JPS6141469B2 - - Google Patents

Info

Publication number
JPS6141469B2
JPS6141469B2 JP52007325A JP732577A JPS6141469B2 JP S6141469 B2 JPS6141469 B2 JP S6141469B2 JP 52007325 A JP52007325 A JP 52007325A JP 732577 A JP732577 A JP 732577A JP S6141469 B2 JPS6141469 B2 JP S6141469B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
emitter
coupled
video recorder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52007325A
Other languages
Japanese (ja)
Other versions
JPS5293228A (en
Inventor
Kuremensu Furaibaagaa Rorin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AI TEII TEII CORP
Original Assignee
AI TEII TEII CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AI TEII TEII CORP filed Critical AI TEII TEII CORP
Publication of JPS5293228A publication Critical patent/JPS5293228A/en
Publication of JPS6141469B2 publication Critical patent/JPS6141469B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 この発明はビデオレコーダの音声部をテレビジ
ヨン受信機に接続するための集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit for connecting the audio section of a video recorder to a television receiver.

テレビジヨン受信機の音声部に集積回路を使用
することは公知である。例えば、ドイツの技術雑
誌「無線工学(Funklechnik)」の1975年版の205
頁ないし209頁に記載されている集積回路
TDA1043や、「シーメンス(Siemens)のデータ
ブツク」の1974年および1975年版の第2巻「線型
回路網(Lineare Schaltungen)」の47頁ないし
55頁に記載された集積回路TBA120Tおよび
TBA120Uがある。
The use of integrated circuits in the audio section of television receivers is known. For example, 205 in the 1975 edition of the German technical magazine "Radio Engineering (Funklechnik)"
Integrated circuits described on pages 209 to 209
TDA1043 and pages 47 to 2 of ``Lineare Schaltungen'', Volume 2 of the 1974 and 1975 editions of the ``Siemens Databook''.
Integrated circuit TBA120T described on page 55 and
There is a TBA120U.

これらの集積回路は音量制御回路から音声出力
信号を発生し音声周波増幅回路において入力信号
を受ける。即ちこの集積回路はビデオレコーダの
接続回路として使用される。この接続は、1974年
7月に設定されたドイツ工業規格(DIN)の
45482号に基いて1本のラインにより、音声信号
を処理するように行われる。この音声信号は、ビ
デオレコーダにおいて発生されるスイツチング電
圧により作動される電子スイツチにより音声回路
の音声周波出力信号からこの音声回路の音声周波
入力信号に変換される。この集積回路に結合され
る付加回路も前述した「シーメンスのデータブツ
ク」の55頁に記載されている。この付加回路はエ
ミツタフオロワ回路と、増幅回路と、音声周波出
力信号を強調してこの信号のデ・エンフアシス分
を補償するためのキヤパシタとを備えている。
These integrated circuits generate an audio output signal from a volume control circuit and receive an input signal at an audio frequency amplification circuit. That is, this integrated circuit is used as a connection circuit for a video recorder. This connection is based on the German Industrial Standard (DIN) established in July 1974.
Based on No. 45482, a single line is used to process the audio signal. This audio signal is converted from an audio frequency output signal of the audio circuit to an audio frequency input signal of this audio circuit by an electronic switch activated by a switching voltage generated in the video recorder. Additional circuitry coupled to this integrated circuit is also described on page 55 of the aforementioned "Siemens Data Book". The additional circuit includes an emitter follower circuit, an amplifier circuit, and a capacitor for enhancing the audio frequency output signal and compensating for the de-emphasis of this signal.

この発明の目的は前記付加回路、特に音声周波
出力信号の減衰分を補償するためのキヤパシタを
除去することが可能で、ビデオレコーダと接続さ
れる音声回路に組込まれるところの、集積回路を
提供することである。
An object of the present invention is to provide an integrated circuit capable of eliminating the additional circuit, in particular a capacitor for compensating the attenuation of the audio frequency output signal, and which is incorporated into an audio circuit connected to a video recorder. That's true.

以下、図面を参照してこの発明の一実施例に係
るビデオレコーダの接続用集積回路を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An integrated circuit for connecting a video recorder according to an embodiment of the present invention will be described below with reference to the drawings.

説明を簡潔にするために、第1図においては、
テレビジヨン受信機の音声回路部の復調器1およ
びこの復調器1に結合された位相回路2を主とし
て示してある。音声中間周波数信号はこの復調器
1の入力端子3に印加される。この復調器1の出
力端子4には音量制御回路LE、デ・エンフアシ
ス用キヤパシタ5およびビデオレコーダ7のAF
端子6が結合されている。
In order to simplify the explanation, in Figure 1,
A demodulator 1 of the audio circuit section of a television receiver and a phase circuit 2 coupled to the demodulator 1 are mainly shown. An audio intermediate frequency signal is applied to the input terminal 3 of this demodulator 1. The output terminal 4 of the demodulator 1 is connected to a volume control circuit LE, a de-emphasis capacitor 5, and the AF of the video recorder 7.
Terminal 6 is connected.

このAF端子6はライン8を介して音声回路の
AF出力端子に結合されている。復調器1のAF出
力端子4と、AF出力端子9との間には、記録用
回路として、即ち出力端子4から出力端子9方向
への信号を処理する信号処理回路として電子スイ
ツチ10およびエミツタ・フオロワ回路11が設
けられ、表示用回路として、即ち出力端子9から
出力端子4方向への信号を処理する信号処理回路
として、エミツタ・フオロワ回路12および電子
スイツチ13が設けられている。この電子スイツ
チ10および13はビデオ用記録表示ユニツト7
において発生されるスイツチング電圧Usにより
開閉制御される。このスイツチング電圧Usはド
イツ工業規格(DIN)の45482号により、記録用
にOVを示し、表示用に+12Vを示す。このスイ
ツチング電圧Usはビデオ用記録表示ユニツト7
内に設けられた電源14およびスイツチ15によ
り提供される。このスイツチ15が閉じている時
には表示モードを示し、開いている時には記録モ
ードを示す。表示モードにおいて、このスイツチ
ング電圧Usは復調器1へ延びる破線により示さ
れるように、この復調器1をしや断する。
This AF terminal 6 is connected to the audio circuit via line 8.
Connected to the AF output terminal. An electronic switch 10 and an emitter are connected between the AF output terminal 4 and the AF output terminal 9 of the demodulator 1 as a recording circuit, that is, as a signal processing circuit that processes signals from the output terminal 4 to the output terminal 9. A follower circuit 11 is provided, and an emitter follower circuit 12 and an electronic switch 13 are provided as a display circuit, that is, as a signal processing circuit for processing signals from the output terminal 9 to the output terminal 4 direction. These electronic switches 10 and 13 are connected to the video recording and display unit 7.
The opening/closing is controlled by the switching voltage U s generated at the switch. This switching voltage U s is designated OV for recording and +12 V for display according to German Industrial Standard (DIN) No. 45482. This switching voltage U s is applied to the video recording and display unit 7.
It is provided by a power supply 14 and a switch 15 provided inside. When this switch 15 is closed, it indicates the display mode, and when it is open, it indicates the recording mode. In the display mode, this switching voltage U s cuts off the demodulator 1, as shown by the dashed line extending to the demodulator 1.

第2図は前述した音声回路TDA1043と共に使
用されるところの、この発明の一実施例に係る接
続回路を示す。第2図から明らかなように、この
接続回路は集積化が容易で、復調器1のAF出力
端子4および前記音声回路のAF出力端子9間に
挿入される。
FIG. 2 shows a connection circuit according to an embodiment of the present invention for use with the audio circuit TDA1043 described above. As is clear from FIG. 2, this connection circuit is easy to integrate and is inserted between the AF output terminal 4 of the demodulator 1 and the AF output terminal 9 of the audio circuit.

第1図に示した各電子スイツチはトランジスタ
101および131をもつ差動増幅回路の半分を
含む。このトランジスタ101および131のコ
レクタ回路にはダイオード結合されたトランジス
タ102および132が設けられている。正の電
源電圧Uを使用する場合、トランジスタ101お
よび131はPNPトランジスタで、トランジスタ
102および132は補償用トランジスタとして
NPNトランジスタにより構成される。このトラ
ンジスタ102および132はベースおよびコレ
クタが結合され、エミツタはそれぞれ抵抗105
および135を介して回路の基準電位に結合され
ている。このようにして、トランジスタ103,
134および133に対して定電流を供給するの
に必要とされる電圧降下が得られる。
Each electronic switch shown in FIG. 1 includes one half of a differential amplifier circuit having transistors 101 and 131. The collector circuits of these transistors 101 and 131 are provided with diode-coupled transistors 102 and 132. When using a positive supply voltage U, transistors 101 and 131 are PNP transistors, and transistors 102 and 132 are used as compensation transistors.
Consists of NPN transistors. The bases and collectors of these transistors 102 and 132 are coupled, and the emitters are each connected to a resistor 105.
and 135 to the circuit reference potential. In this way, the transistors 103,
The voltage drop required to provide constant current to 134 and 133 is obtained.

トランジスタ101および131のエミツタは
相互に結合されると共に、定電流源として、また
は電流ミラー回路を構成するように抵抗20を介
してダブル・コレクタ・トランジスタ21に結合
されている。このトランジスタ21のエミツタは
電源Uに結合され、ベースは一方のコレクタに結
合されている。
The emitters of transistors 101 and 131 are coupled to each other and to double collector transistor 21 via resistor 20 so as to form a constant current source or a current mirror circuit. The emitter of this transistor 21 is coupled to the power supply U, and the base is coupled to one collector.

第1の電子スイツチに属するトランジスタ10
1のベースには、スイツチング電圧Usが抵抗1
6およびダイオード17を介して印加される。こ
のダイオード17のカソードはトランジスタ10
1のベースに結合されている。第2の電子スイツ
チに属するトランジスタ131のベースは、電源
Uおよび接地電位間に結合された分圧用抵抗22
および23を含む分圧回路により定電圧を受け
る。
Transistor 10 belonging to the first electronic switch
At the base of 1, the switching voltage U s is connected to the resistor 1
6 and a diode 17. The cathode of this diode 17 is the transistor 10
1 base. The base of the transistor 131 belonging to the second electronic switch is connected to a voltage dividing resistor 22 connected between the power supply U and the ground potential.
A constant voltage is received by a voltage dividing circuit including and 23.

スイツチング・トランジスタ103のエミツ
タ・コレクタ路はエミツタ・フオロワ回路11の
エミツタ回路と結合され、ベースはトランジスタ
102のベースに結合されている。このスイツチ
ング・トランジスタ103も第1の電子スイツチ
の一部を構成している。このトランジスタ103
のコレクタはエミツタ・フオロア回路11のエミ
ツタに結合され、エミツタは抵抗106を介して
基準電位に結合されている。トランジスタ103
のコレクタ・エミツタ路に流れる電流は定電流源
または電流ミラー回路の場合と同様にトランジス
タ101のコレクタ・エミツタ路に流れる。
The emitter-collector path of switching transistor 103 is coupled to the emitter circuit of emitter-follower circuit 11, and its base is coupled to the base of transistor 102. This switching transistor 103 also forms part of the first electronic switch. This transistor 103
The collector of is coupled to the emitter of the emitter follower circuit 11, and the emitter is coupled to a reference potential via a resistor 106. transistor 103
The current flowing in the collector-emitter path of transistor 101 flows in the collector-emitter path of transistor 101 in the same way as in the case of a constant current source or a current mirror circuit.

第1のスイツチング・トランジスタ103がエ
ミツタ・フオロワ回路11のエミツタに、結合さ
れているのと同様に、第2のスイツチング・トラ
ンジスタ133はエミツタ・フオロア回路12の
エミツタに結合されている。このスイツチング・
トランジスタ133は第2の電子スイツチの一部
を構成している。このトランジスタ133のベー
スはダイオード結合されたトランジスタ132の
ベースに結合され、エミツタは抵抗136を介し
てこの回路の基準電位ポイントに結合されてい
る。
Just as the first switching transistor 103 is coupled to the emitter of the emitter follower circuit 11, the second switching transistor 133 is coupled to the emitter of the emitter follower circuit 12. This switching
Transistor 133 forms part of a second electronic switch. The base of this transistor 133 is coupled to the base of a diode-coupled transistor 132, and its emitter is coupled via a resistor 136 to the reference potential point of the circuit.

トランジスタ12のベース・エミツタ路におけ
るスレシヨルド電圧により生じた電圧変化を補償
するために補償用トランジスタ12′のエミツ
タ・ベース路をトランジスタ12のベースに直列
に結合し、このトランジスタ12′のベースをAF
出力端子9に結合している。また、トランジスタ
12′のエミツタはダブル・コレクタ・トランジ
スタ21の別のコレクタに結合され、コレクタは
この回路の接地ポイントに結合されている。
To compensate for voltage changes caused by the threshold voltage in the base-to-emitter path of transistor 12, the emitter-to-base path of compensation transistor 12' is coupled in series to the base of transistor 12, and the base of transistor 12' is connected to AF.
It is coupled to output terminal 9. The emitter of transistor 12' is also coupled to another collector of double collector transistor 21, the collector of which is coupled to the ground point of the circuit.

表示モードにおいて安定な動作が行われるよう
に、AF出力端子9およびAF信号端子4に同レベ
ルの直流電圧を発生させることが必要である。こ
の条件を満すために抵抗18、補助電源19およ
びトランジスタ134が設けられている。この補
助電源19は抵抗18を介してAF出力端子9に
結合されている。トランジスタ134のコレク
タ・エミツタ路は抵抗137を介して補助電源1
9に並列に結合され、このトランジスタ134の
ベースはトランジスタ132および133のベー
スに結合されている。従つて、このトランジスタ
134のコレクタ・エミツタ路に流れる電流は、
電流ミラー回路における場合と同様に、トランジ
スタ131のコレクタ・エミツタ路に流れる。ト
ランジスタ12′,21,101および131は
PNPトランジスタにより構成され、第2図の中の
その他のトランジスタはNPNトランジスタによ
り構成されている。
In order to perform stable operation in the display mode, it is necessary to generate DC voltages of the same level at the AF output terminal 9 and the AF signal terminal 4. A resistor 18, an auxiliary power supply 19, and a transistor 134 are provided to satisfy this condition. This auxiliary power supply 19 is coupled to the AF output terminal 9 via a resistor 18. The collector-emitter path of the transistor 134 is connected to the auxiliary power supply 1 via a resistor 137.
9 in parallel, the base of transistor 134 being coupled to the bases of transistors 132 and 133. Therefore, the current flowing through the collector-emitter path of this transistor 134 is:
As in the current mirror circuit, it flows in the collector-emitter path of transistor 131. Transistors 12', 21, 101 and 131 are
It is composed of PNP transistors, and the other transistors in FIG. 2 are composed of NPN transistors.

表示モードにおいて、スイツチング電圧Us
印加されているので、トランジスタ131が導通
され、トランジスタ132,133および134
に電流が流れる。これにより、トランジスタ12
および12′が導通され、AF信号が、この場合に
はAF入力端子として作用するAF出力端子9から
復調器1のAF信号出力端子4、更には音量制御
回路LEの入力端子へと送られる。この動作モー
ドにおいては、デ・エンフアシス・キヤパシタ5
はエミツタ・フオロワ回路12の低出力抵抗によ
り短絡されている。
In the display mode, since switching voltage U s is applied, transistor 131 is conductive and transistors 132, 133 and 134 are turned on.
A current flows through. As a result, transistor 12
and 12' are made conductive, and the AF signal is sent from the AF output terminal 9, which in this case acts as an AF input terminal, to the AF signal output terminal 4 of the demodulator 1 and further to the input terminal of the volume control circuit LE. In this mode of operation, the de-emphasis capacitor 5
are shorted by the low output resistance of the emitter-follower circuit 12.

スイツチング電圧が印加されていない場合、即
ちビデオ・レコーダが記録モードにセツトされて
いる場合、またはテレビジヨン受信機がビデオレ
コーダに接続されることなく正常に動作している
場合には、トランジスタ101が導通され、トラ
ンジスタ102および103により構成される定
電流源または電流ミラー回路に電流が流れる。こ
れにより、エミツタ・フオロワ回路11に電流が
流れ、AF信号が入力端子4から出力端子9へと
送られる。
When no switching voltage is applied, i.e. when the video recorder is set to recording mode, or when the television receiver is operating normally without being connected to the video recorder, transistor 101 is switched on. The transistors 102 and 103 are turned on and current flows through the constant current source or current mirror circuit formed by the transistors 102 and 103. As a result, current flows through the emitter follower circuit 11, and the AF signal is sent from the input terminal 4 to the output terminal 9.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の原理を説明するための回路
図、第2図はこの発明の一実施例に係る接続用集
積回路の説明図である。 1……復調器、4……復調器のAF出力端子、
5……デ・エンフアシス・キヤパシタ、7……ビ
デオレコーダ、9……ビデオレコーダのAF出力
端子、10……第1電子スイツチ、11……第1
エミツタ・フオロワ回路、12……第2エミツ
タ・フオロワ回路、13……第2電子スイツチ、
LE……音量制御回路。
FIG. 1 is a circuit diagram for explaining the principle of the invention, and FIG. 2 is an explanatory diagram of a connection integrated circuit according to an embodiment of the invention. 1... Demodulator, 4... AF output terminal of demodulator,
5... De-emphasis capacitor, 7... Video recorder, 9... AF output terminal of video recorder, 10... First electronic switch, 11... First
Emitter follower circuit, 12... Second emitter follower circuit, 13... Second electronic switch,
LE……Volume control circuit.

Claims (1)

【特許請求の範囲】 1 AF信号出力端子がデ・エンフアシス・キヤ
パシタを介して基準電位ポイントに結合されたと
ころの復調器をもつテレビジヨン受像機とビデオ
レコーダの音声部とを接続し、このビデオレコー
ダおよびテレビジヨン受像機間におけるAF信号
の転送を1本の転送ラインにより実行するところ
の接続回路において、前記復調器のAF信号出力
端子および前記ビデオレコーダの音声部のAF信
号出力端子間における記録信号ラインを形成する
ところの第1電子スイツチング手段および第1エ
ミツタ・フオロワ回路と、前記復調器のAF信号
出力端子および前記ビデオレコーダの音声部の
AF信号出力端子間における表示信号ラインを形
成するところの第2エミツタ・フオロワ回路およ
び第2電子スイツチング手段を備え、これらの第
1および第2電子スイツチング手段が前記ビデオ
レコーダにおいて発生されるスイツチング電圧に
より制御されてこのビデオレコーダの記録モード
および表示モードを切換えることを特徴とすると
ころのビデオレコーダの音声部をテレビジヨン受
信機に接続するための集積回路。 2 前記第1および第2電子スイツチング手段は
共同して差動増幅回路を形成し、この第1電子ス
イツチング手段は第1トランジスタと、この第1
トランジスタのコレクタ回路に結合されたところ
の、ダイオード結合された第2トランジスタとを
有し、前記第2電子スイツチング手段は第3トラ
ンジスタと、この第3トランジスタのコレクタ回
路に結合されたところの、ダイオード結合された
第4トランジスタとを有し、前記第1トランジス
タのベースには抵抗およびダイオードを直列に介
してスイツチング電圧が印加され、前記第3トラ
ンジスタのベースには定電圧が印加され、前記第
1および第2エミツタ・フオロワ回路のエミツタ
回路には、ベースがそれぞれ前記第2および第4
トランジスタのコレクタ・エミツタ回路に結合さ
れている第5および第6トランジスタのコレク
タ・エミツタ回路が結合され、表示モードにおい
ては、前記ビデオレコーダのAF信号出力端子お
よび前記復調器のAF信号出力端子に同じ直流電
圧が発生されるように、抵抗を介して前記ビデオ
レコーダのAF信号出力端子に補助電源が結合さ
れ、ベースが前記第6トランジスタのベースに結
合された第7トランジスタのエミツタ・コレクタ
回路が前記補助電源に並列に結合されていること
を特徴とする特許請求の範囲第1項記載のビデオ
レコーダの音声部をテレビジヨン受信機に接続す
るための集積回路。 3 前記第2エミツタ・フオロワ回路には第8ト
ランジスタが相補結合されていることを特徴とす
る特許請求の範囲第2項記載のビデオレコーダの
音声部をテレビジヨン受信機に接続するための集
積回路。
[Claims] 1. A television receiver having a demodulator whose AF signal output terminal is coupled to a reference potential point via a de-emphasis capacitor and an audio section of a video recorder are connected, and this video In a connection circuit that transfers an AF signal between a recorder and a television receiver using one transfer line, recording is made between an AF signal output terminal of the demodulator and an AF signal output terminal of the audio section of the video recorder. a first electronic switching means and a first emitter-follower circuit forming a signal line, an AF signal output terminal of the demodulator and an audio section of the video recorder;
a second emitter-follower circuit forming a display signal line between the AF signal output terminals and second electronic switching means, the first and second electronic switching means being configured to be switched by a switching voltage generated in the video recorder; An integrated circuit for connecting an audio section of a video recorder to a television receiver, characterized in that it is controlled to switch between a recording mode and a display mode of the video recorder. 2 said first and second electronic switching means together form a differential amplifier circuit, said first electronic switching means being connected to said first transistor;
a second diode-coupled transistor coupled to the collector circuit of the transistor, the second electronic switching means comprising a third transistor and a diode-coupled second transistor coupled to the collector circuit of the third transistor; A switching voltage is applied to the base of the first transistor through a resistor and a diode in series, a constant voltage is applied to the base of the third transistor, and a switching voltage is applied to the base of the first transistor. and the emitter circuit of the second emitter-follower circuit has a base connected to the second and fourth emitter circuits, respectively.
The collector-emitter circuits of the fifth and sixth transistors are coupled to the collector-emitter circuit of the transistor, and in the display mode, the same terminal is connected to the AF signal output terminal of the video recorder and the AF signal output terminal of the demodulator. An auxiliary power supply is coupled to the AF signal output terminal of the video recorder via a resistor so that a DC voltage is generated, and an emitter-collector circuit of a seventh transistor whose base is coupled to the base of the sixth transistor is connected to the emitter-collector circuit of the seventh transistor. An integrated circuit for connecting the audio section of a video recorder to a television receiver as claimed in claim 1, characterized in that it is coupled in parallel to an auxiliary power supply. 3. An integrated circuit for connecting an audio section of a video recorder to a television receiver according to claim 2, wherein an eighth transistor is complementary coupled to the second emitter-follower circuit. .
JP732577A 1976-01-29 1977-01-27 Circuit for integrating to connect video recorder audio unit to television receiver Granted JPS5293228A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762603219 DE2603219C3 (en) 1976-01-29 1976-01-29 Integrated circuit for connecting the audio part of video recording and / or playback devices to television receivers

Publications (2)

Publication Number Publication Date
JPS5293228A JPS5293228A (en) 1977-08-05
JPS6141469B2 true JPS6141469B2 (en) 1986-09-16

Family

ID=5968480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP732577A Granted JPS5293228A (en) 1976-01-29 1977-01-27 Circuit for integrating to connect video recorder audio unit to television receiver

Country Status (5)

Country Link
JP (1) JPS5293228A (en)
DE (1) DE2603219C3 (en)
FR (1) FR2340002A1 (en)
GB (1) GB1530432A (en)
IT (1) IT1077876B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2488471B1 (en) * 1980-08-08 1986-01-31 Thomson Brandt INTEGRATED INTERFACE CIRCUIT BETWEEN A TELEVISION RECEIVER AND ITS PERITELEVISION SOCKET

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1354943A (en) * 1963-01-29 1964-03-13 Improvements in devices for reproducing moving images from organs on which they have been previously recorded
US3795762A (en) * 1969-06-11 1974-03-05 Rca Corp Plural operating mode television receivers
DE2254093A1 (en) * 1972-11-04 1974-05-16 Licentia Gmbh CIRCUIT FOR THE OPTIONAL TRANSMISSION OF A SIGNAL IN TWO DIRECTIONS, IN PARTICULAR RECORDING / PLAYBACK FOR A RECORDING DEVICE

Also Published As

Publication number Publication date
DE2603219B2 (en) 1979-09-20
FR2340002A1 (en) 1977-08-26
DE2603219A1 (en) 1977-08-04
IT1077876B (en) 1985-05-04
DE2603219C3 (en) 1980-06-04
JPS5293228A (en) 1977-08-05
FR2340002B1 (en) 1984-04-13
GB1530432A (en) 1978-11-01

Similar Documents

Publication Publication Date Title
US4949054A (en) Temperature stable oscillator
US4849663A (en) Switchable smoothing network
US4101842A (en) Differential amplifier
JPS6141469B2 (en)
US4167708A (en) Transistor amplifier
JP3225527B2 (en) Delay circuit
US3399277A (en) Signal translating circuit
US4631595A (en) Feedback display driver stage
EP0052289B1 (en) Voltage follower amplifier
JPH0226815B2 (en)
JPS6151447B2 (en)
GB2096423A (en) Amplifier comprising means for avoiding direct voltage transients on the amplifier output
JP2526478Y2 (en) Differential pair switch circuit
US4199732A (en) Amplifying circuit
JPS6042497Y2 (en) muting circuit
JPH0638492Y2 (en) Analog switch circuit
JPH0548350A (en) Output buffer circuit provided with alarm function
JPH023586B2 (en)
JP2512153B2 (en) Sync signal separation device
KR900006361Y1 (en) Frequency compensating circuit of tape recording
JPS6119550Y2 (en)
JPS6258169B2 (en)
JPS605663Y2 (en) Video signal switch
JPH0445199Y2 (en)
JPS6034289B2 (en) gain control device