KR900006361Y1

KR900006361Y1 - Frequency compensating circuit of tape recording

Info

Publication number: KR900006361Y1
Application number: KR2019860021616U
Authority: KR
Inventors: 김주학
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-12-29
Filing date: 1986-12-29
Publication date: 1990-07-16
Also published as: KR880013428U

Abstract

내용 없음.No content.

Description

Tape Recording Frequency Compensation Circuit

첨부 도면은 본 고안의 회로도이다.The accompanying drawings are circuit diagrams of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R1-R13 : 저항 R14 : 반고정 저항R1-R13: resistor R14: semi-fixed resistor

C1-C6 : 콘덴서 Q1:트랜지스터C1-C6: Capacitor Q1: Transistor

IC1 : 반전게이트 집적회로 SW1,SW2 : 스위치IC1: Inverted gate integrated circuit SW1, SW2: Switch

G1-G7 : 반전게이트 L1-L3 : 코일G1-G7: Inverting gate L1-L3: Coil

RS : 녹음 입력신호 FO : 녹음 주파수RS: Recording input signal FO: Recording frequency

본 고안은 테이프 레고딩 주파수 보상회로에 관한 것으로써, 더욱 상세하게는 반전게이트 집접회로를 이용하여 주파수 특성회로를 간단히 구성하여 주파수 보상 특성을 개선하도록 하는 테이프 레코딩 주파수 보상회로에 관한 것이다.The present invention relates to a tape recording frequency compensation circuit, and more particularly, to a tape recording frequency compensation circuit for improving a frequency compensation characteristic by simply configuring a frequency characteristic circuit using an inverted gate integrated circuit.

종래의 테이프 레코더에 사용되는 레코딩 주파수 보상회로는 노말 스피드(Normal Speed) 주파수 보상회로와 하이 스피드(High Speed) 주파수 보상회로와 크롬 테이프 주파수 보상회로 등을 선택하는 스위치가 필요하였고, 구조상으로도 매우 복잡한 문제점이 있었다.The recording frequency compensation circuit used in the conventional tape recorder requires a switch for selecting a normal speed frequency compensation circuit, a high speed frequency compensation circuit, a chrome tape frequency compensation circuit, and the like. There was a complicated problem.

본 고안은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 본 고안의 목적은 반전게이트 집적회로를 이용하여 주파수 특성회로를 간단히 구성하여 주파수 보상특성을 개선할 수 있는 테이프레코딩 보상회로를 제공하는 데 있다.The present invention was devised to solve the problems of the prior art as described above, and an object of the present invention is to simply configure a frequency characteristic circuit using an inverted gate integrated circuit, thereby improving tape recording compensation. To provide a circuit.

상기한 바와같은 목적을 달성하기 위하여 본 고안은, 녹음입력신호는 반고정 저항과 콘덴서를 통해 트랜지스터의 베이스에 인가되게 연결하고, 트랜지스터의 콜렉터는 저항을 통하여 전원에 연결됨과 동시에 저항과 콘덴서 및 트램회로를 통하여 녹음 주파수와 함께 헤드에 연결되며, 트랜지스터의 에이터에는 노말 스피드 보상회로와, 하이 스피드 보상회로와, 크롬 테이프 보상 회로가 각각 병렬로 연결되고, 전원은 저항을 통하여 집적회로의 반전게이트의 출력단과 다른 반전게이트의 입력단에 연결됨과 동시에 제1, 2스위치 각각 연결되며, 제1스위치에 연결된 저항은 3개의 반전제이트의 입력단에 각각 연결되고, 제2스위치에 연결된 저항은 2개의 반전게이트의 입력단에 각각 연결되며, 상기한 주파수 보상회로에는 3개의 반전게이트의 출력단이 각각 연결되어 구성되는 것을 특징으로 하는 테이프 레고딩 주파수 보상회로를 제공하는 데 있다.In order to achieve the object as described above, the present invention, the recording input signal is connected to the base of the transistor through a semi-fixed resistor and a capacitor, the collector of the transistor is connected to the power supply through the resistor and at the same time the resistor, capacitor and tram The circuit is connected to the head with the recording frequency. The transistor's data is connected in parallel with the normal speed compensation circuit, the high speed compensation circuit, and the chrome tape compensation circuit in parallel. It is connected to the output terminal and the input terminal of the other inverting gate, and is connected to the first and second switches, respectively, and the resistor connected to the first switch is connected to the input terminals of the three inverting gates, respectively, and the resistor connected to the second switch is the two inverting gates. Are respectively connected to the input terminals of the output circuits of the three inverting gates. To provide a tape re prep frequency compensation circuit, it characterized in that each connection is constituted.

이하 본 고안의 바람직한 시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

녹음 입력신호(RS)는 접지된 반고정 저항(R14)로 입력되어 콘덴서(C6)를 통하여 트랜지스터(Q1)의 베이스에 인가되도록 연결하고, 상기 베이스는 전원(B+)이 저항(R7), (R8)에 의하여 분배되어 인가되게 연결하며, 트랜지스터(Q1)의 콜렉터는 저항(R9)를 통하여 전원(B+)에 연결됨과 동시에 저항(R10), 콘덴서(C5)와 병렬연결된 코일(L3)과 콘덴서(C7)를 통해 해드(HEAD)에 연결되어 있다.The recording input signal RS is inputted to the grounded semi-fixed resistor R14 to be applied to the base of the transistor Q1 through the capacitor C6, and the base is supplied with the resistors R7, ( Connected by being distributed by R8, and the collector of transistor Q1 is connected to power source B + through resistor R9 and coil L3 and capacitor connected in parallel with resistor R10 and capacitor C5. It is connected to HEAD via C7.

트랜지스터(Q1)의 에미터는 접지된 저항(R6)을 통하여 콘덴서(C4)에 연결되고, 콘덴서(C4)의 다른 단자는 저항(R3), (R4), (R5)과 코일(L1), (L2)이 연결되어 있으며, 상기 저항(R5)는 접지되어 있고, 코일(L1)은 콘덴서(C1)와 저항(R1)을 통하여 집적회로(IC1)의 반전게이트(C2)의 출력단에 연결되어 있으며, 코일(L2)는 콘덴서(C2)와 저항(R2)을 통하여 집적회로(IC1)의 반전게이트(G3)의 출력단에 연결되어 있고 저항(R3)는 콘덴서(C3)를 통하여 집적회로(IC1)의 반전게이트(G4)의 출력단에 연결되어 있으며, 저항(R4)는 집적회로(IC1)의 반전게이트(G4)의 출력단에 연결되어 있다.The emitter of transistor Q1 is connected to capacitor C4 via grounded resistor R6, and the other terminals of capacitor C4 are resistors R3, R4, R5 and coils L1, ( L2 is connected, the resistor R5 is grounded, and the coil L1 is connected to the output terminal of the inverting gate C2 of the integrated circuit IC1 through the capacitor C1 and the resistor R1. The coil L2 is connected to the output terminal of the inverting gate G3 of the integrated circuit IC1 through the capacitor C2 and the resistor R2, and the resistor R3 is connected to the integrated circuit IC1 through the capacitor C3. The resistor R4 is connected to the output terminal of the inverted gate G4 of the integrated circuit IC1.

전원(B+)을 인가하는 스위치(SW1), (SW2)는 저항(R11), (R12)에 각각 연결되고, 저항(R13)은 집적회로(IC1)의 반전게이트(C1)의 출력단과 반전게이트(G2),(G5)의 입력단에 연결되며, 스위치(SW1)에 연결된 저항(R11)는 집적회로(IC1)의 반전게이트(G1)(G3)(G6)의 입력단에 각각 연결되고, 스위치(SW2)에 연졀된저항(R12)는 집적회로(IC1)의 반전게이트(G4), (G7)의 입력단에 각각 연결된다.The switches SW1 and SW2 for applying the power source B + are connected to the resistors R11 and R12, respectively, and the resistor R13 is an output terminal and an inverting gate of the inverting gate C1 of the integrated circuit IC1. Resistor R11 connected to input terminals G2 and G5, and connected to switch SW1 are connected to input terminals of inverting gates G1, G3, and G6 of integrated circuit IC1, respectively. The resistor R12 connected to SW2 is connected to the input terminals of the inverting gates G4 and G7 of the integrated circuit IC1, respectively.

상기한 스위치(SW1), (SW2)는 각각 하이 스피드 주파수 보상과 크롬 테이프 녹음보상 선택스위치이다. 상기와 같은 구성을 갖는 본 고안의 회로 동작을 설명한다.The switches SW1 and SW2 are high speed frequency compensation and chrome tape recording compensation selection switches, respectively. The circuit operation of the present invention having the configuration as described above will be described.

녹음입력신호(RS)는 반고정 저항(R14)에서 레벨조정이 되어 트랜지스터(Q1)의 베이스에 인가된다.The recording input signal RS is level-adjusted by the semi-fixed resistor R14 and applied to the base of the transistor Q1.

이때 저항(R7),(R8)에 의하여 트랜지스터(Q1)의 바이어스가 조절되고, 저항(R6),(R8)에 의하여 증폭이득이 조절된다.At this time, the bias of the transistor Q1 is adjusted by the resistors R7 and R8, and the amplification gain is adjusted by the resistors R6 and R8.

트랜지스터(Q1)의 베이스에 입력되어 증폭된 녹음신호(RS)는 저항(R10)과 콘덴서(C5)를 거친후 코일(L3)과 콘덴서(C7)로 이루어진 트랩회로를 통하여 녹음바이어스 주파수(fo)와 혼합되어 헤드에서 녹음이 이루어진다.The recording signal RS input and amplified to the base of the transistor Q1 passes through the resistor R10 and the condenser C5, and then through the trap circuit composed of the coil L3 and the condenser C7, the recording bias frequency fo. Mixing is done with the head.

상기와 같이 녹음이 진행될 때 테이프의 특성에 맞는 주파수를 만들기 위하여 트랜지스터(Q1)의 에미터에 주파수 보상회로를 연결하여 보상된 주파수를 헤드에 보낸다.When recording is performed as described above, a frequency compensation circuit is connected to an emitter of the transistor Q1 to make a frequency suitable for the characteristics of the tape, and the compensated frequency is sent to the head.

첫째, 노말 스피드로 녹음할 때는, 스위치(SW1), (SW2)를 모두 오프시키면 전원(B+)으로 부터 인가 되는 하이레벨 전압은 저항(R13)을 통하여 집적회로(IC1)의 반전 게이트(G1)의 출력단과 반전게이트(G2), (G5)의 입력단에 인가되므로 반전게이트(G2)는 로우레벨이 출력되어 여기에 연결된 코일(L1)과 콘덴서(C1)및 저항(R1)으로 이루어진 노말 스피드 보상회로가 동작하게 된다. 상기 보상신호는 트랜지스터(Q1)를 통하여 녹음 입력신호(RS)와 함께 헤드로 인가된다.First, when recording at normal speed, when both the switches SW1 and SW2 are turned off, the high level voltage applied from the power source B + becomes the inverting gate G1 of the integrated circuit IC1 through the resistor R13. It is applied to the output terminal and the input terminal of the inverting gates (G2), (G5) of the inverting gate (G2) is a low level output is normal speed compensation consisting of a coil (L1), a capacitor (C1) and a resistor (R1) connected thereto The circuit is activated. The compensation signal is applied to the head together with the recording input signal RS through the transistor Q1.

이때, 집적회로(IC1)의 반전게이트(G3), (G4)출력이 모두 하이 레벨로 출력되기 때문에 하이 스피드 및 크롬 테이프의 보상회로는 동작하지 않게된다.At this time, since the outputs of the inverting gates G3 and G4 of the integrated circuit IC1 are all output at a high level, the compensation circuit of the high speed and the chrome tape does not operate.

둘째, 하이 스피드로 녹음할 때는, 스위치(SW1)을 온 시키면 전원(B+)으로 부터 인가되는 하이레벨 전압은 저항(R11)을 통하여 집적회로(IC1)의 반전게이트(G1),(G3), (G6)에 인가되므로 반전게이트(G1)의 출력은 로우 레벨이 되어 반전게이트(G2), (C5)의 입력에 인가됨에 따라 반전게이트(G2), (G5)의 출력은 하이레벨이 출력되어 노말 스피드 보상회로는 동작하지 않고, 스위치(SW2)가 오프된 상태이므로 반전게이트(G4), (G7)의 출력은 하이레벨이 되어 크롬 데이프 보상회로도 동작하지 않으며, 상기한 반전게이트(G3)의 출력단에는 로우레벨이 출력되어 코일(L2)과 콘덴서(C2)및 저항(R2)으로 이루어진 하이 스피드 보상회로가 동작되어 노말 스피드 보상회로와 같은 방법으로 헤드에 인가된다.Second, when recording at high speed, when the switch SW1 is turned on, the high level voltage applied from the power source B + is inverted through the resistor R11 to the inverting gates G1, G3, and G3 of the integrated circuit IC1. As it is applied to (G6), the output of the inverting gate (G1) is at a low level, and the output of the inverting gates (G2), (G5) is output at a high level as it is applied to the inputs of the inverting gates (G2), (C5). Since the normal speed compensation circuit does not operate and the switch SW2 is turned off, the outputs of the inverting gates G4 and G7 are at a high level so that the chrome dap compensation circuit does not operate. A low level is output to the output terminal, and a high speed compensation circuit including a coil L2, a capacitor C2, and a resistor R2 is operated to be applied to the head in the same manner as a normal speed compensation circuit.

셋째, 클롬 테이프로 녹음할 때는, 스위치(SW2)를 온 시키면 전원(B+)으로 부터 인가되는 하이레벨 전압은 저항(R12)를 통하여 집적회로(IC1)의 안전게이트(G4),(G7)에 인가되어 반전게이트(G4)의 출력단에는 로우레벨이 출력되므로 크롬테이프 주파수 보상회로가 동작하게된다.Third, when recording with chrome tape, when the switch SW2 is turned on, the high level voltage applied from the power source B + is transmitted to the safety gates G4 and G7 of the integrated circuit IC1 through the resistor R12. Since the low level is applied to the output terminal of the inverting gate G4, the chrome tape frequency compensation circuit operates.

이때 반게이트(G2), (G3)에는 하이레벨이 인가되므로 그 출력은 로우레벨이 되어 노말 스피드 보상회로와 하이 스피드 보상회로는 동작하지 않는다.At this time, since the high level is applied to the half gates G2 and G3, the output becomes a low level, and the normal speed compensation circuit and the high speed compensation circuit do not operate.

집적회로(IC1)의 반전게이트(G6-G7)는 스테레오 시스템에서 두개의 체널중 다른 하나의 체널 주파수 보상회를 나타낸 것이다. `The inverting gates G6-G7 of the integrated circuit IC1 represent the channel frequency compensation circuit of the other of the two channels in the stereo system. `

상기한 바와같이 본 고안에 의하여, 반전게이트로 이루어진 집적회로를 이용하여 주파수 보상회로를 구성함으로써 회로를 간단하게 구성할 수 있고, 주파수 보상특성을 개선할 수 있으며, 회존의 정환하 동작으로 인하여 제품의 신뢰성이 향상되는 효과가 있다.As described above, by constructing the frequency compensation circuit by using the integrated circuit composed of the inverted gate, the circuit can be easily configured, the frequency compensation characteristic can be improved, and the product can be improved due to the rotational switching operation. There is an effect of improving the reliability.

Claims

The recording input signal RS is connected to the base of the transistor Q1 through the semi-fixed resistor R14 and the capacitor C6, and the collector of the transistor Q1 is connected to the power supply B + through the resistor R9. At the same time, it is connected to the head together with the recording frequency fo through a trap circuit composed of a resistor R10, a capacitor C5, and a coil L3 and a capacitor C7. Normal speed compensation circuit composed of L1), condenser C1 and resistor R1, high speed compensation circuit composed of coil L2 cone sensor C2 and resistor R2, and resistors R3 and R4. And a chrome tape compensation circuit composed of a capacitor C3 are connected in parallel, and the power supply B + is connected to the output terminal of the inverting gate G1 of the integrated circuit IC1, the inverting gate G2, and (through the resistor R13). The resistor R11 connected to the input terminal of G5 and connected to the switches SW1 and SW2, respectively, is connected to the switch SW1. Resistor R12 connected to the input terminals of G1), G3, and G6, respectively, and connected to the switch SW2 is connected to the input terminals of the inverting gates C4 and G7, and the normal speed and the high speed. Tape output frequency compensation circuit, characterized in that the output circuit of the inversion gate (G2-G4) is connected to the compensation circuit of the chrome tape, respectively.