JPS6141444B2 - - Google Patents
Info
- Publication number
- JPS6141444B2 JPS6141444B2 JP53102713A JP10271378A JPS6141444B2 JP S6141444 B2 JPS6141444 B2 JP S6141444B2 JP 53102713 A JP53102713 A JP 53102713A JP 10271378 A JP10271378 A JP 10271378A JP S6141444 B2 JPS6141444 B2 JP S6141444B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- input
- bonding pad
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、トランジスタ増幅回路を具備する
半導体集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor integrated circuit device including a transistor amplifier circuit.
従来、モノリシツク半導体集積回路装置に構成
されるパワーIC等の入力段増幅回路として、一
対の入力端子を有し、一方の入力端子に入力信号
を印加し、他方の入力端子を接地したもの、例え
ば差動トランジスタ、あるいはエミツタ接地トラ
ンジスタ増幅回路が用いられている。 Conventionally, an input stage amplifier circuit such as a power IC configured in a monolithic semiconductor integrated circuit device has a pair of input terminals, an input signal is applied to one input terminal, and the other input terminal is grounded, for example. A differential transistor or a common emitter transistor amplifier circuit is used.
この場合、入力段回路等の小振幅回路の接地ラ
インには、１個のボンデイングパツドを介して共
通に接地電位を供給するものであつた。 In this case, a ground potential is commonly supplied to the ground lines of small amplitude circuits such as input stage circuits through one bonding pad.
ところが、外部接地端子と上記ボンデイングパ
ツドを接続するボンデイング線による抵抗を有す
るものであるため、電源電圧が印加されるツエナ
ーダイオードと抵抗とによる定電圧回路等を介し
て電源リツプルが接地ラインにもれ込むこととな
り、モノリシツク半導体集積回路内の接地ライン
が電源リツプル成分で変動し、上記入力段増幅回
路の接地側入力端子に印加され、大きく増幅され
て出力されることとなる。すなわち、電源Vcc
（第１動作電位）ラインと接地電位（第２動作電
位）ラインとの間に種々な回路が接続されている
が、上記入力段回路における入力信号としての接
地電位も、上記接地電位ラインに接地電位を供給
するためのボンデイングパツドを介して与えられ
ていた。このような構成であると出力段の大きな
トランジスタのオン・オフに起因して発生する
Vccのリツプル成分がVccと接地電位との間に接
続されたツエナーダイオード等を介して接地電位
には伝わつてしまい、そのリツプル成分は初段増
幅器に入力されて増幅され、ハム除去率を悪化さ
せるのである。したがつて、この共通に接地電位
を供給することが、ハム除去率悪化の原因の大き
なものであることが判明した。 However, since it has a resistance due to the bonding wire that connects the external ground terminal and the bonding pad, power supply ripples are also transmitted to the ground line through a constant voltage circuit consisting of a Zener diode and a resistor to which the power supply voltage is applied. As a result, the ground line in the monolithic semiconductor integrated circuit fluctuates due to the power supply ripple component, which is applied to the ground-side input terminal of the input stage amplifier circuit, where it is greatly amplified and output. That is, the power supply Vcc
Various circuits are connected between the (first operating potential) line and the ground potential (second operating potential) line, and the ground potential as an input signal in the input stage circuit is also connected to the ground potential line. The electrical potential was applied through bonding pads. With such a configuration, this occurs due to the turning on and off of the large transistor in the output stage.
The ripple component of Vcc is transmitted to the ground potential through a Zener diode connected between Vcc and the ground potential, and the ripple component is input to the first stage amplifier and amplified, worsening the hum rejection rate. be. Therefore, it has been found that supplying this common ground potential is a major cause of the deterioration of the hum removal rate.
この発明は、ハム除去率の改善を図つたトラン
ジスタ増幅回路を提供するためになされた。 The present invention was made in order to provide a transistor amplifier circuit that improves the hum rejection rate.
この発明は、一対の入力端子を有し、一方の入
力端子に入力信号を印加し、他方の入力端子を接
地するトランジスタ増幅回路において、上記接地
電位を独立したICチツプ上のボンデイングパツ
ドを介して与えるものとするものである。 The present invention provides a transistor amplifier circuit that has a pair of input terminals, applies an input signal to one input terminal, and grounds the other input terminal, in which the ground potential is connected to a bonding pad on an independent IC chip. It shall be given as follows.
以下、実施例により、この発明を具体化に説明
する。 EXAMPLES Hereinafter, this invention will be concretely explained with reference to Examples.
第１図は、この発明の一実施例を示す回路図で
ある。この第１図の回路は１つのICチツプで形
成される。 FIG. 1 is a circuit diagram showing an embodiment of the present invention. The circuit shown in FIG. 1 is formed from one IC chip.
この回路は、BTL（Balanced Transfonner
Less）回路の入力バツフアアンプにこの発明を
適用したものである。 This circuit is a BTL (Balanced Transformer)
This invention is applied to an input buffer amplifier of a circuit (Less).
このバツフアアンプは、入力信号に対して互い
に逆相の出力信号を形成するもので、差動トラン
ジスタ回路で構成される。 This buffer amplifier forms output signals having phases opposite to each other with respect to an input signal, and is composed of a differential transistor circuit.
すなわち、ダーリントン接続されたトランジス
タQ1，Q2及びQ3，Q4のうち、トランジスタQ2，
Q4のエミツタを抵抗R3，R4を介して共通にして
定電流押出回路をI0を設け、トランジスタQ2，
Q4のコレクタに負荷抵抗R1，R2を設けて差動回
路を構成する。 That is, among the Darlington-connected transistors Q 1 , Q 2 and Q 3 , Q 4 , the transistors Q 2 ,
The emitter of Q 4 is shared through resistors R 3 and R 4 , a constant current push circuit is provided with I 0 , and transistors Q 2 ,
Load resistors R 1 and R 2 are provided at the collector of Q 4 to form a differential circuit.
この差動回路の一方の入力であるトランジスタ
Q1のベースを入力信号端子とし、ICチツプ上の
ボンデイングパツドP3を介してICパツケージの
外部入力端子T3に接続する。 The transistor that is one input of this differential circuit
The base of Q1 is used as the input signal terminal, and is connected to the external input terminal T3 of the IC package via bonding pad P3 on the IC chip.
一方、他方の入力であるトランジスタQ3のベ
ースは接地してバイアス電圧を与えるものとし、
独立したボンデイングパツドP1を介してICパツ
ケージの外部接地端子、T1に接続する。 On the other hand, the base of transistor Q 3 , which is the other input, is grounded to provide a bias voltage.
Connect to the external ground terminal of the IC package, T 1 , through a separate bonding pad P 1 .
そして、小振幅回路の接地端子であるトランジ
スタQ1，Q3のコレクタ端子、及び負荷抵抗R1，
R2の接地端子は共通に接続し、ポンデイングパ
ツドP2に接続する。また、この差動出力を入力と
するプリアンプ１，２の接地端子、定電圧回路
（図示せず）等の接地端子も同様に上記ボンデイ
ングパツドP2に接続し、この共通ボンデイングパ
ツドP2を介して外部接地端子T1に接続する。 Then, the collector terminals of transistors Q 1 and Q 3 which are the ground terminals of the small amplitude circuit, and the load resistors R 1 ,
The ground terminals of R 2 are connected in common and connected to the ponding pad P 2 . Further, the ground terminals of the preamplifiers 1 and 2, which receive this differential output as input, and the ground terminals of the constant voltage circuit (not shown), etc., are similarly connected to the bonding pad P2 , and the common bonding pad P2 Connect to external ground terminal T 1 via.
なお、電源電圧は外部端子T4からボンデイン
グパツドP4を介して電源ラインに供給されるもの
である。 Note that the power supply voltage is supplied from the external terminal T4 to the power supply line via the bonding pad P4 .
上記プリアンプ１，２の出力は、それぞれプツ
シユブル回路等の出力回路（図示せず）に入力さ
れ、両出力回路の出力端子間に負荷を設けるもの
である。この出力回路は、第１図の回路とともに
１つのICチツプ上に形成されていても良く、ま
た、独立に他のICチツプに形成されていても良
い。 The outputs of the preamplifiers 1 and 2 are respectively input to output circuits (not shown) such as pushable circuits, and a load is provided between the output terminals of both output circuits. This output circuit may be formed on one IC chip together with the circuit shown in FIG. 1, or may be formed independently on another IC chip.
第２図は、他の一実施例を示す回路図である。 FIG. 2 is a circuit diagram showing another embodiment.
この回路は、エミツタ接地増幅回路にこの発明
を適用したものであり、増幅トランジスタQ5の
ベースは、入力信号端子としてボンデイングパツ
ドP3を介して外部入力端子T3に接続する。一
方、エミツタは、エミツタ抵抗R6の接地端子を
独立したボンデイングパツドP1を介して外部接地
端子T1に接続する。 In this circuit, the present invention is applied to a common emitter amplifier circuit, and the base of the amplifier transistor Q5 is connected as an input signal terminal to an external input terminal T3 via a bonding pad P3 . On the other hand, the emitter connects the ground terminal of the emitter resistor R6 to the external ground terminal T1 via an independent bonding pad P1 .
そして、小振幅増幅回路３及び定電圧回路（図
示せず）等の接地端子は、ボンデイングパツドP2
を介して共通に外部接地端子T1に接続するもの
である。 The ground terminals of the small amplitude amplifier circuit 3, constant voltage circuit (not shown), etc. are connected to the bonding pad P2.
It is commonly connected to the external ground terminal T1 through the terminal.
なお、電源電圧は外部端子T4からボンデイン
グパツドP4を介して供給される。 Note that the power supply voltage is supplied from the external terminal T4 via the bonding pad P4 .
また、上記トランジスタQ1のエミツタは、負
帰還入力端子とし、ボンデイングパツドP5を介し
て外部負帰還端子T5に接続するものである。 Further, the emitter of the transistor Q1 is used as a negative feedback input terminal, and is connected to an external negative feedback terminal T5 via a bonding pad P5 .
以上説明した各実施例回路によれば、一対の入
力端子のうち接地される端子は、独立させたボン
デイングパツドを設け、ボンデイング線により外
部接地端子から接地電位を供給するものであるた
め、ボンデイング線の抵抗ｒbによりボンデイン
グパツドP2に電源リツプル成分のもれが生じるも
のであつても、外部接地端子T1の電位はほぼ零
ボルトに固定されるものであることより、上記入
力端子へのリツプル成分が供給されることが防止
でき、ハム除去率の大幅な改善を図ることができ
る。 According to each of the embodiment circuits described above, the terminal to be grounded among the pair of input terminals is provided with an independent bonding pad, and the ground potential is supplied from the external grounding terminal via the bonding wire. Even if the power supply ripple component leaks to the bonding pad P2 due to the resistance rb of the wire, the potential of the external grounding terminal T1 is fixed to approximately zero volts, so the above input terminal It is possible to prevent ripple components from being supplied to the filter, and it is possible to significantly improve the hum removal rate.
なお、前記実施例において、各外部端子Ｔと各
ボンデイング端子Ｐとの間の抵抗ｒbは、ICチツ
プ上のボンデイングパツドとICパツケージの端
子との間を接続するコネクタ線の抵抗であり、抵
抗ｒaは、モノリシツク半導体集積回路における
アルミニウム配線等の配線抵抗である。 In the above embodiment, the resistance r b between each external terminal T and each bonding terminal P is the resistance of the connector wire connecting between the bonding pad on the IC chip and the terminal of the IC package, The resistance r a is a wiring resistance such as aluminum wiring in a monolithic semiconductor integrated circuit.
この発明は、モノリシツク半導体集積回路に構
成され、一対の入力端子を有し、一方の入力端子
には外部入力端子に接続され、他方の入力端子は
直接又は抵抗等を介して少なくとも交流的に接地
されるトランジスタ増幅回路に広く適用できるも
のである。 The present invention is configured as a monolithic semiconductor integrated circuit and has a pair of input terminals, one input terminal is connected to an external input terminal, and the other input terminal is grounded at least AC-wise, either directly or through a resistor or the like. The present invention can be widely applied to transistor amplifier circuits.
第１図、第２図は、それぞれこの発明の一実施
例を示す回路図である。
１，２……プリアンプ、３……小振幅回路。
FIG. 1 and FIG. 2 are circuit diagrams each showing an embodiment of the present invention. 1, 2...preamplifier, 3...small amplitude circuit.
Claims (1)
に接続された複数のトランジスタ回路を具備する
半導体集積回路装置であつて、増幅すべき信号が
印加される第１入力端子と第２動作電位が印加さ
れる第２入力端子とを有する増幅手段を含み、そ
の第２動作電位が印加される第１入力端子は上記
第２動作電位ラインに接続される第１のボンデイ
ングパツドとは独立別個に設けられた第２のボン
デイングパツドに接続され、コネクタ線によりそ
れら第１、第２のボンデイングパツドと共通外部
端子とが電気的接続されてなることを特徴とする
半導体集積回路装置。1 A semiconductor integrated circuit device comprising a plurality of transistor circuits connected to a first operating potential line and a second operating potential line, wherein a first input terminal to which a signal to be amplified is applied and a second operating potential line are connected to each other. an amplifying means having a second input terminal to which the second operating potential is applied; the first input terminal to which the second operating potential is applied is independent and separate from the first bonding pad connected to the second operating potential line; A semiconductor integrated circuit device, characterized in that it is connected to a second bonding pad provided, and the first and second bonding pads and a common external terminal are electrically connected by a connector wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271378A JPS5530210A (en) | 1978-08-25 | 1978-08-25 | Transistor amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271378A JPS5530210A (en) | 1978-08-25 | 1978-08-25 | Transistor amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5530210A JPS5530210A (en) | 1980-03-04 |
| JPS6141444B2 true JPS6141444B2 (en) | 1986-09-16 |
Family
ID=14334899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10271378A Granted JPS5530210A (en) | 1978-08-25 | 1978-08-25 | Transistor amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5530210A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05293590A (en) * | 1992-04-20 | 1993-11-09 | Mitsutoyo Corp | Manufacture of mold |
| US9028525B2 (en) | 2007-09-07 | 2015-05-12 | Merit Medical Systems, Inc. | Percutaneous retrievable vascular filter |
| US10722338B2 (en) | 2013-08-09 | 2020-07-28 | Merit Medical Systems, Inc. | Vascular filter delivery systems and methods |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5863141A (en) * | 1981-10-09 | 1983-04-14 | Matsushita Electronics Corp | Semiconductor integrated circuit device |
| JPH0546112U (en) * | 1991-11-13 | 1993-06-18 | アルプス電気株式会社 | IC for tuner and IC chip for tuner |
| JP2008218776A (en) * | 2007-03-06 | 2008-09-18 | Renesas Technology Corp | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4524251Y1 (en) * | 1966-12-20 | 1970-09-24 |
-
1978
- 1978-08-25 JP JP10271378A patent/JPS5530210A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4524251Y1 (en) * | 1966-12-20 | 1970-09-24 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05293590A (en) * | 1992-04-20 | 1993-11-09 | Mitsutoyo Corp | Manufacture of mold |
| US9028525B2 (en) | 2007-09-07 | 2015-05-12 | Merit Medical Systems, Inc. | Percutaneous retrievable vascular filter |
| US10722338B2 (en) | 2013-08-09 | 2020-07-28 | Merit Medical Systems, Inc. | Vascular filter delivery systems and methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5530210A (en) | 1980-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579397A (en) | Amplifier device for a condenser microphone | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| JPS6331105B2 (en) | ||
| JP2559392B2 (en) | Bridge amplifier | |
| JPS6141444B2 (en) | ||
| JP2936527B2 (en) | Bias circuit | |
| JPH0452649B2 (en) | ||
| EP0074680B1 (en) | Differential amplifier | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPS6043682B2 (en) | signal amplifier | |
| JPH0115219Y2 (en) | ||
| JPS60219803A (en) | Operational amplifier | |
| JP3438959B2 (en) | Amplifier ground fault protection circuit | |
| JPH09116347A (en) | Single end input type high frequency amplifier | |
| JP2558294B2 (en) | Amplifier circuit IC | |
| JPH0241925Y2 (en) | ||
| JPH0219648B2 (en) | ||
| JPH021868Y2 (en) | ||
| JPH0117848Y2 (en) | ||
| JPS6228885B2 (en) | ||
| JPS59207715A (en) | Amplifier | |
| JPH02295207A (en) | Amplifying device | |
| JPH0212053B2 (en) | ||
| JPH0347768B2 (en) |