JPS6141422B2 - - Google Patents

Info

Publication number
JPS6141422B2
JPS6141422B2 JP3427480A JP3427480A JPS6141422B2 JP S6141422 B2 JPS6141422 B2 JP S6141422B2 JP 3427480 A JP3427480 A JP 3427480A JP 3427480 A JP3427480 A JP 3427480A JP S6141422 B2 JPS6141422 B2 JP S6141422B2
Authority
JP
Japan
Prior art keywords
address
microinstruction
storage means
write
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3427480A
Other languages
Japanese (ja)
Other versions
JPS56129947A (en
Inventor
Yoshiharu Oono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3427480A priority Critical patent/JPS56129947A/en
Publication of JPS56129947A publication Critical patent/JPS56129947A/en
Publication of JPS6141422B2 publication Critical patent/JPS6141422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Description

【発明の詳細な説明】 本発明はデータ処理装置におけるマイクロプロ
グラム制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram control device in a data processing device.

データ処理装置における命令の読出し、解釈お
よび実行はすべてレジスタ間の情報の転送、主記
憶装置の始動、桁ずらしおよび加算器の使用など
数10種類の基本動作の組合せにより実現でき、こ
れらの基本動作は数個から数十個の指令を順次実
行することにより行なわれる。
Reading, interpreting, and executing instructions in a data processing device can all be accomplished by combining dozens of basic operations, such as transferring information between registers, starting main memory, shifting digits, and using adders. is performed by sequentially executing several to several dozen commands.

一般に、上記基本動作を指定する指令をマイク
ロ命令と言い、マイクロ命令の集合から成る通常
のプログラムより一段低いレベルのプログラムを
マイクロプログラムと言う。
In general, commands that specify the basic operations mentioned above are called microinstructions, and programs that are one level lower than normal programs that are made up of a set of microinstructions are called microprograms.

データ処理装置に用いられるマイクロプログラ
ム制御方式は、従来のフリツプフロツプとゲート
との組み合せで制御を行なうかわりにマイクロプ
ログラムを用いて行なうために制御が簡単にな
り、また被制御論理の方も簡単化され設計が容易
になる利点と、もう一つマイクロプログラムを格
納する記憶装置を書き換えることにより機能の拡
張および変更が容易に行えるという利点を有して
いる。
The microprogram control method used in data processing devices uses microprograms instead of the conventional combination of flip-flops and gates, which simplifies control and also simplifies the controlled logic. It has the advantage of easy design and the ability to easily expand and change functions by rewriting the storage device that stores the microprogram.

この利点を十分に活用すれば、プログラムのル
ーチンをマイクロプログラムレベルでコーデイン
グすることも可能である。マイクロプログラムで
コーデイングしたプログラムはハードウエアに対
して細かい動作指示ができるため命令のみで組み
立てられたプログラムのルーチンに比べ、並行動
作等の機能が追加でき、の結果、ハードウエアの
性能を十分に発揮させることが可能となり、ソフ
トウエア命令でコーデイングした場合に比べ高速
な処理ができるようになる。しかしながら、この
ような手法により実現されたマイクロプログラム
のステツプ数が前記機能追加のため従来のフリツ
プフロツプおよびゲートによる制御方式を単に置
き換えたマイクロプログラムのステツプ数に比較
して、飛躍的に増加することは避けられない。こ
のマイクロプログラムの全ステツプを格納するた
めの制御メモリを実現することは価格の増加と実
装空間の拡大を招く。このため、マイクロプログ
ラムを使用頻度の高いルーチンと低いルーチンと
に分割し、制御メモリに常駐エリアとオーバーレ
イエリアとを設け、通常常駐エリアに格納した使
用頻度の高いマイクロプログラムルーチンを従来
と同じように実行し、使用頻度の低いマイクロプ
ログラムルーチンを必要とする場合には外部記憶
から必要なマイクロプログラムステツプを制御メ
モリのオーバーレイエリアにロードするというマ
イクロプログラムオーバーレイ制御方式(以下オ
ーバーレイ)が採用されている。
By taking full advantage of this advantage, it is possible to code program routines at the microprogram level. Programs coded using microprograms can give detailed operation instructions to the hardware, so compared to program routines assembled using only instructions, functions such as parallel operation can be added, and as a result, the performance of the hardware can be fully improved. This enables faster processing than when coding with software instructions. However, the number of steps in a microprogram realized by such a method will not increase dramatically compared to the number of steps in a microprogram that simply replaces the conventional control method using flip-flops and gates to add the above-mentioned functions. Inevitable. Implementing a control memory to store all the steps of this microprogram will increase the cost and expand the implementation space. For this reason, microprograms are divided into frequently used routines and less frequently used routines, a resident area and an overlay area are provided in the control memory, and frequently used microprogram routines stored in the normally resident area can be stored in the same manner as before. A microprogram overlay control method (hereinafter referred to as "overlay") is adopted in which when a microprogram routine that is executed and infrequently used is required, the necessary microprogram steps are loaded from external storage into the overlay area of the control memory.

このオーバーレイ制御方式には次に述べる2つ
の方式がある。第1に、オーバーレイ制御をすべ
てマイクロプログラム制御により行なわせソフト
ウエアプログラムを全く関与させないようにする
方式であり、第2に、ソフトウエア命令によりオ
ーバーレイアドレス指定を含むオーバーレイ指示
を行なわせこの指示に従いハードウエア制御およ
びマイクロプログラム制御が行なわれ、これによ
りオーバーレイ動作が実行される方式である。こ
のようなオーバーレイの指示はその性質上ユーザ
プログラムではなくシステムプログラムのみによ
り行なわれている。このようなシステムプログラ
ムを採用してもプログラムの誤りをなくすことは
困難であり、オーバーレイアドレス指定を誤り常
駐エリアの使用頻度の高いマイクロ命令で構成さ
れるシステムプログラムに使用頻度の低いマイク
ロ命令を重ね書きした場合には、システムの動作
は予期できない状態に陥り回復不能な状況になる
可能性が大きい。この事態を避けるために制御メ
モリの常駐エリアを書き換えから保護する必要が
ある。
This overlay control method includes two methods described below. Firstly, all overlay control is carried out under microprogram control, with no involvement of software programs at all.Secondly, overlay instructions, including overlay address specification, are performed using software instructions, and the hardware is executed according to these instructions. In this method, software control and microprogram control are performed, and the overlay operation is thereby executed. Due to its nature, such overlay instructions are performed only by the system program, not by the user program. Even if such a system program is adopted, it is difficult to eliminate program errors, and overlay addressing errors may occur if infrequently used microinstructions are superimposed on a system program consisting of frequently used microinstructions in the resident area. If you do, there is a high possibility that the system will become unpredictable and unrecoverable. To avoid this situation, it is necessary to protect the resident area of the control memory from being rewritten.

従来の常駐エリアの保護方式としては主記憶に
対して用いられている保護方式を採用するのが一
般的である。例えば、オーバーエリアの開始アド
レスを保持するベースアドレスレジスタとアドレ
スレジスタとアドレス加算回路とを設け相対アド
レスでオーバーレイエリアのアドレス指定を行う
方式や論理アドレスを物理アドレスに変換するア
ドレス変換バツフアを用いてオーバーレイエリア
を管理する方式がある。
As a conventional protection method for resident areas, it is common to adopt the protection method used for main memory. For example, a method that uses a base address register that holds the start address of the overlay area, an address register, and an address adder circuit to specify the address of the overlay area using a relative address, or an overlay method that uses an address conversion buffer that converts a logical address to a physical address. There is a method for managing areas.

しかしながら、これらの方式は大がかりなハー
ドウエアを必要とするため、価格の増加を生じか
つオーバーレイエリアの管理のためのオーバーヘ
ツドおよび制御メモリアドレス生成時間が増加す
るという欠点がある。
However, these schemes have the disadvantage of requiring extensive hardware, resulting in increased cost, and increased overhead for managing the overlay area and control memory address generation time.

本発明の目的はより少ないハードウエアで制御
メモリのオーバーレイ動作時の常駐エリアを保護
できるようにしたマイクロプログラム制御装置を
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a microprogram control device that can protect a resident area of a control memory during an overlay operation with less hardware.

本発明の装置は、複数のマイクロ命令を記憶す
る書換え可能なマイクロ命令記憶手段と、 このマイクロ命令記憶手段の記憶位置を示すア
ドレス情報を格納するマイクロ命令アドレス格納
手段と、 前記マイクロ命令記憶手段への書込みを指示す
る書込み指示マイクロ命令を格納するマイクロ命
令格納手段と、 前記マイクロ命令記憶手段への書込みアドレス
を格納する書込みアドレス格納手段と、 前記マイクロ命令アドレス格納手段のアドレス
と前記書込みアドレス格納手段のアドレスとを比
較する比較手段と、 前記マイクロ命令格納手段から書込み指示マイ
クロ命令が与えられたときに前記比較手段の比較
結果に応じて前記マイクロ命令記憶手段の書込み
動作を制御する手段とを備えたことを特徴とす
る。
The device of the present invention includes: a rewritable microinstruction storage means for storing a plurality of microinstructions; a microinstruction address storage means for storing address information indicating a storage location of the microinstruction storage means; micro-instruction storage means for storing a write instruction micro-instruction for instructing writing of the micro-instruction storage means; write address storage means for storing a write address to the micro-instruction storage means; and an address of the micro-instruction address storage means and the write address storage means. and means for controlling a write operation of the microinstruction storage means according to the comparison result of the comparison means when a write instruction microinstruction is given from the microinstruction storage means. It is characterized by:

次に本発明について図面を用いて詳細に説明す
る。第1図に示す本発明の一実施例はマイクロプ
ログラムを格納する制御メモリ1、制御メモリ1
から読み出された動作指示部および分岐アドレス
部を有するマイクロ命令をそれぞれ保持するマイ
クロ命令レジスタ2および3、マイクロ命令アド
レスレジスタ4、マイクロ命令レジスタ3の出力
とマイクロ命令アドレスレジスタ4の出力の一方
を選択し、制御メモリ1をアクセスするアドレス
とする切替回路5、切替回路5の出力値+1を生
成する+1加算器6、マイクロ命令の動作指示部
を保持するマイクロ命令レジスタ2の出力を解読
し、制御信号を発生するデコーダ7、デコーダ7
の出力制御信号により制御される演算回路8、演
算回路8から送られてくる値を保持し制御回路1
1の指示に従いマイクロ命令アドレスレジスタ4
に転送する書込アドレスレジスタ9、マイクロ命
令アドレスレジスタ4と書込アドレスレジスタ9
の保持する値の大小を比較する比較回路10、デ
コーダ7からの制御信号の指示と比較回路10の
出力を参照し制御メモリ1の書込動作を管理する
制御回路11、オーバーレイの対象となるマイク
ロプログラムを格納する外部メモリ12、外部メ
モリ12から取り出されたデータを保持するデー
タレジスタ13から構成されている。なお、図で
は演算回路8、外部メモリ12および制御回路1
1に対する制御線を示し、他の制御線は省略して
いる。
Next, the present invention will be explained in detail using the drawings. One embodiment of the present invention shown in FIG. 1 includes a control memory 1 storing a microprogram;
microinstruction registers 2 and 3, microinstruction address register 4, which hold microinstructions having operation instruction parts and branch address parts read from microinstruction registers 2 and 3, microinstruction address register 4; deciphers the output of the switching circuit 5 which selects the control memory 1 as the address to be accessed, the +1 adder 6 which generates the output value +1 of the switching circuit 5, and the microinstruction register 2 which holds the operation instruction section of the microinstruction; Decoder 7 that generates a control signal, Decoder 7
The arithmetic circuit 8 is controlled by the output control signal of the arithmetic circuit 8, and the control circuit 1 holds the value sent from the arithmetic circuit 8.
1, microinstruction address register 4
Write address register 9, microinstruction address register 4 and write address register 9 to be transferred to
a comparison circuit 10 that compares the magnitude of the values held by the decoder 7, a control circuit 11 that refers to the control signal instruction from the decoder 7 and the output of the comparison circuit 10, and manages the write operation of the control memory 1; It consists of an external memory 12 that stores programs and a data register 13 that holds data retrieved from the external memory 12. In addition, in the figure, the arithmetic circuit 8, external memory 12, and control circuit 1
1, and other control lines are omitted.

次に本実施例の動作を詳細に説明する。 Next, the operation of this embodiment will be explained in detail.

マイクロ命令アドレスレジスタ4の保持するア
ドレスは切替回路5を介して、制御メモリ1をア
クセスし、制御メモリ1から読み出されたマイク
ロ命令はマイクロ命令レジスタ2および3にセツ
トされる。マイクロ命令レジスタ2および3の出
力はデコーダ7により解読され、制御信号の形態
で演算回路8の動作を指示する。一方、切替回路
5の出力は+1加算回路6により“1”加算さ
れ、次に実行するアドレスとしてマイクロ命令ア
ドレスレジスタ4にセツトされる。この動作を繰
り返すことにより連続したアドレスに割当てられ
たマイクロプログラムが順次実行される。マイク
ロ命令がマイクロプログラムの分岐を指示した場
合、マイクロ命令レジスタ3の値を切替回路5で
選択して制御メモリ1をアクセスし、マイクロ命
令レジスタ3の示すアドレスに分岐する。アドレ
スの+1加算または分岐動作により制御メモリ1
からマイクロ命令を適宜取り出して、マイクロ命
令の指示する動作を実行することにより演算回路
8で処理を続行する。
The address held in microinstruction address register 4 accesses control memory 1 via switching circuit 5, and the microinstruction read from control memory 1 is set in microinstruction registers 2 and 3. The outputs of microinstruction registers 2 and 3 are decoded by decoder 7 and instruct the operation of arithmetic circuit 8 in the form of control signals. On the other hand, the output of the switching circuit 5 is incremented by "1" by the +1 addition circuit 6, and is set in the microinstruction address register 4 as the address to be executed next. By repeating this operation, microprograms assigned to consecutive addresses are sequentially executed. When the microinstruction instructs a branch of the microprogram, the value of the microinstruction register 3 is selected by the switching circuit 5, the control memory 1 is accessed, and the branch is made to the address indicated by the microinstruction register 3. Control memory 1 is added by adding 1 to the address or branching.
The processing is continued in the arithmetic circuit 8 by appropriately extracting microinstructions from the microinstructions and executing the operations instructed by the microinstructions.

処理を続行する過程で制御メモリ1に格納され
ていないマイクロプログラムルーチンを必要とす
る事象が発生した場合、マイクロプログラムはマ
イクロプログラムオーバーレイ管理ルーチン(こ
のルーチンは制御メモリに常駐している)に分岐
する。この管理ルーチンでは必要とするマイクロ
プログラムルーチンを判断し、マイクロ命令レジ
スタ2からデコーダ7を介して外部メモリ12に
データ要求を送出する。外部メモリ12から取り
出されたデータはデータレジスタ13にセツトさ
れる。また、この管理ルーチンでは演算回路8
を、制御し、外部メモリ12から取り出したマイ
クロプログラムを格納する制御メモリアドレスを
生成し、書込みアドレスレジスタ9にセツトする
とともに制御メモリ1の書込指示信号をデコーダ
7を介して制御回路11に供給する。書込みアド
レスレジスタ9にセツトされた制御メモリ1の書
込みアドレス値は書込指示信号を発生させたマイ
クロ命令を格納していた制御メモリ1の読出アド
レスと比較回路10で比較される。比較回路10
の出力が書込みアドレスが読出しアドレスより大
きいことを示す場合、制御回路11は書込みアド
レスの内容をマイクロ命令アドレスレジスタ4に
転送したあとで、前記データレジスタにセツトさ
れたマイクロプログラムを制御メモリ1内の、マ
イクロ命令アドレスレジスタ4の指定するアドレ
スに書き込む。一方、比較回路10の出力が書込
みアドレスは読出しアドレスより小さいことを示
す場合、制御回路11はマイクロ命令アドレスレ
ジスタ4への転送を阻止するとともに制御メモリ
1への書込み動作を行なわない。
In the course of continuing processing, if an event occurs that requires a microprogram routine that is not stored in control memory 1, the microprogram branches to the microprogram overlay management routine (this routine resides in control memory). . This management routine determines the required microprogram routine and sends a data request from the microinstruction register 2 to the external memory 12 via the decoder 7. Data retrieved from external memory 12 is set in data register 13. Also, in this management routine, the arithmetic circuit 8
, generates a control memory address for storing the microprogram retrieved from the external memory 12, sets it in the write address register 9, and supplies a write instruction signal for the control memory 1 to the control circuit 11 via the decoder 7. do. The write address value of the control memory 1 set in the write address register 9 is compared by the comparison circuit 10 with the read address of the control memory 1 that stored the microinstruction that generated the write instruction signal. Comparison circuit 10
If the output of indicates that the write address is larger than the read address, the control circuit 11 transfers the contents of the write address to the microinstruction address register 4, and then transfers the microprogram set in the data register to the control memory 1. , writes to the address specified by the microinstruction address register 4. On the other hand, if the output of the comparison circuit 10 indicates that the write address is smaller than the read address, the control circuit 11 blocks the transfer to the microinstruction address register 4 and does not perform the write operation to the control memory 1.

以上述べたように、本実施例のマイクロプログ
ラム制御装置の制御メモリ書込制御機構では、制
御メモリ1の書込み指示信号を発生するマイクロ
命令を格納するアドレスより小さいアドレスへの
書込み動作を阻止する。従つて、制御メモリ書込
指示を発生するマイクロ命令を常駐エリアの適当
な位置(例えば常駐エリアの最大アドレス)に置
くことにより常駐エリアへの書込み動作を阻止で
きる。
As described above, the control memory write control mechanism of the microprogram control device of this embodiment prevents a write operation to an address smaller than the address at which the microinstruction that generates the write instruction signal of the control memory 1 is stored. Therefore, a write operation to the resident area can be prevented by placing a microinstruction that generates a control memory write instruction at an appropriate position in the resident area (for example, at the maximum address of the resident area).

また、第2図は制御回路11の一部の回路図で
あるが、比較器出力信号線20に生ずる比較結果
に従い、書込みタイミング信号線24上に送られ
る書込みパルスをアンドゲート21により、制御
メモリ書込み信号線22への伝搬を制御するとと
もに、フリツプフロツプ23にセツトすることに
より、フリツプフロツプ23の出力信号線25を
マイクロプログラムで参照することが可能とな
る。本発明の構成を採用することにより、マイク
ロプログラムはオーバーレイアドレス指定不良発
生を容易に認知できる。
FIG. 2 is a circuit diagram of a part of the control circuit 11, and according to the comparison result generated on the comparator output signal line 20, a write pulse sent on the write timing signal line 24 is applied to the control memory by an AND gate 21. By controlling the propagation to the write signal line 22 and setting it in the flip-flop 23, the output signal line 25 of the flip-flop 23 can be referenced by the microprogram. By adopting the configuration of the present invention, the microprogram can easily recognize the occurrence of an overlay addressing failure.

本発明には、制御メモリの常駐エリアの保護機
能を少量のハードウエアで、かつ保護機能実現の
ためのオーバーヘツドを増加することなく実現で
きるという効果がある。
The present invention has the advantage that the protection function of the resident area of the control memory can be realized with a small amount of hardware and without increasing the overhead for realizing the protection function.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図、および第
2図は第1図に示した制御回路11を示す回路図
である。 第1図および第2図において、1……制御メモ
リ、2および3……マイクロ命令レジスタ、4…
…マイクロ命令アドレスレジスタ、5……切替回
路、6……+1加算器、7……デコーダ、8……
演算回路、9……書込みアドレスレジスタ、10
……比較器、11……制御回路、12……外部メ
モリ、13……データレジスタ、20……比較器
出力信号線、21……ANDゲート、22……制
御メモリ書込み信号線、23……フリツプフロツ
プ。
FIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing the control circuit 11 shown in FIG. 1 and 2, 1...control memory, 2 and 3...microinstruction register, 4...
...Microinstruction address register, 5...Switching circuit, 6...+1 adder, 7...Decoder, 8...
Arithmetic circuit, 9...Write address register, 10
... Comparator, 11 ... Control circuit, 12 ... External memory, 13 ... Data register, 20 ... Comparator output signal line, 21 ... AND gate, 22 ... Control memory write signal line, 23 ... Flip flop.

Claims (1)

【特許請求の範囲】 1 複数のマイクロ命令を記憶する書換え可能な
マイクロ命令記憶手段と、 前記マイクロ命令記憶手段内の記憶位置を示す
アドレス情報を格納するマイクロ命令アドレス格
納手段と、 前記マイクロ命令記憶手段への書込みを指示す
る書込指示マイクロ命令を格納するマイクロ命令
格納手段と、 前記マイクロ命令記憶手段への書込みアドレス
を格納する書込みアドレス格納手段と、 前記マイクロ命令アドレス格納手段に格納され
たアドレスと前記書込みアドレス格納手段に格納
されたアドレスとを比較する比較手段と、 前記マイクロ命令格納手段から前記書込指示マ
イクロ命令が与えられたときに前記比較手段の比
較結果に応じて前記マイクロ命令記憶手段の書込
み動作を制御する手段とを備えたことを特徴とす
るマイクロプログラム制御装置。
[Scope of Claims] 1. Rewritable microinstruction storage means for storing a plurality of microinstructions; microinstruction address storage means for storing address information indicating a storage location within the microinstruction storage means; and the microinstruction storage means. microinstruction storage means for storing a write instruction microinstruction for instructing writing to the microinstruction storage means; write address storage means for storing a write address to the microinstruction storage means; and an address stored in the microinstruction address storage means. and an address stored in the write address storage means; and a comparison means for comparing the address stored in the write address storage means; A microprogram control device comprising: means for controlling a write operation of the means.
JP3427480A 1980-03-17 1980-03-17 Microprogram controller Granted JPS56129947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3427480A JPS56129947A (en) 1980-03-17 1980-03-17 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3427480A JPS56129947A (en) 1980-03-17 1980-03-17 Microprogram controller

Publications (2)

Publication Number Publication Date
JPS56129947A JPS56129947A (en) 1981-10-12
JPS6141422B2 true JPS6141422B2 (en) 1986-09-16

Family

ID=12409577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3427480A Granted JPS56129947A (en) 1980-03-17 1980-03-17 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS56129947A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963097A (en) * 1982-09-30 1984-04-10 Panafacom Ltd Memory protection system using address comparison
JPS6137540U (en) * 1984-08-08 1986-03-08 日本電気株式会社 Memory with memory protection function
JPH01197867A (en) * 1988-02-02 1989-08-09 Ibiden Co Ltd Multi-processor system

Also Published As

Publication number Publication date
JPS56129947A (en) 1981-10-12

Similar Documents

Publication Publication Date Title
US4488227A (en) Program counter stacking method and apparatus for nested subroutines and interrupts
JPS63301339A (en) Computer device
JPH09504392A (en) ATA interface architecture using state machine
US4446517A (en) Microprogram memory with page addressing and address decode in memory
US3341817A (en) Memory transfer apparatus
JPH0346850B2 (en)
US4047245A (en) Indirect memory addressing
JP4745613B2 (en) Information processing apparatus and information processing method
CN110647764B (en) Protection method and system for user-mode nonvolatile memory file system
JPS61221936A (en) Data processor
JPS6141422B2 (en)
US4124892A (en) Data processing systems
JPS6342294B2 (en)
JPS6319058A (en) Memory device
US20210173568A1 (en) Integrity check of a memory
JPS58213349A (en) Information processor
JPS6320631A (en) Register selecting system
JP2847863B2 (en) Microprocessor interrupt control method
JPS5972545A (en) Microprogram control system
GB2008817A (en) Data processing system including a cache store
JPS6218937B2 (en)
JPH0810429B2 (en) Micro program controller
JPH0239812B2 (en)
JPS59186048A (en) Microprogram control system
JPS6125259A (en) Rewriting control system of memory