JPS6139647A - Signaling signal transmitting device - Google Patents
Signaling signal transmitting deviceInfo
- Publication number
- JPS6139647A JPS6139647A JP15989084A JP15989084A JPS6139647A JP S6139647 A JPS6139647 A JP S6139647A JP 15989084 A JP15989084 A JP 15989084A JP 15989084 A JP15989084 A JP 15989084A JP S6139647 A JPS6139647 A JP S6139647A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- signals
- signaling
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1641—Hierarchical systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、低速データと、音声信号とを混在させて、高
速デジタル回線で多重化伝送する伝送装置における音声
回線のシグナリング信号を伝送するためのシグナリング
信号伝送装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical field to which the invention pertains The present invention relates to a signaling system for transmitting a voice line signaling signal in a transmission device that multiplexes and transmits a mixture of low-speed data and voice signals over a high-speed digital line. The present invention relates to a signal transmission device.
従来技術
データ信号をEf4kb/sのデジタルO次群信号に多
重化する方式としては、例えばCCITT勧告のx−5
0多重化方式がある。これは、2.4kb/s、4.8
kb/s。As a method for multiplexing a conventional technology data signal into a digital O order signal of Ef4kb/s, for example, x-5 of the CCITT recommendation is used.
There is a zero multiplexing method. This is 2.4kb/s, 4.8
kb/s.
9.8kb/s等の低速データ信号を、6ビットずつを
単位として、第3図に示すように、6ビットのデータビ
ットD1〜D6の前後に1ビットのフレームピッ)Fお
よびステータスビットSを付加して(6+2)エンベロ
ープフレームを構成し、該エンベロープフレームを3.
2kb/s、6.4kb/sまたは12.8kb/s等
のベアラ速度のベアラ信号に変換して、複数のベアラ信
号を64kb/sのデジタル信号に多重化する方式であ
る。A low-speed data signal such as 9.8 kb/s is processed in units of 6 bits, and as shown in Figure 3, 1-bit frame bits (F) and status bits (S) are placed before and after the 6-bit data bits D1 to D6. Add (6+2) envelope frames and convert the envelope frames into 3.
This is a method of converting bearer signals to bearer speeds of 2 kb/s, 6.4 kb/s, or 12.8 kb/s, and multiplexing a plurality of bearer signals into a 64 kb/s digital signal.
一方、音声信号をPCM符号化して84kb/sのデジ
タル音声信号として伝送することは周知である。On the other hand, it is well known that an audio signal is PCM encoded and transmitted as an 84 kb/s digital audio signal.
従って、音声信号とデータ信号とを混在して伝送する場
合には、64kb/sで整合をとるのが最も一般的であ
る。Therefore, when transmitting a mixture of audio signals and data signals, it is most common to match at 64 kb/s.
しかし、84kb/sのPCM符号化された音声信号の
シグナリング信号を伝送するために、例えばPCM24
方式では、 64kb/sのPCM符号化されたデジタ
ル音声信号を24個配列した1、544Mb/sの中で
マルチフレームを組み、lフレーム中8ビットのPGM
符号の最下位ビットを周期的にビットステイーリングし
て、そこにシグナリング信号を重畳して伝送するという
、所謂イン−チャネルによるシグナリング方式を採用し
ている。また、PC:M 30方式で11.2.048
Mb/sの中で、シグナリングを伝送する為のチャネル
を定義して、所謂アウト−チャネルによるシグナリング
伝送方式を採用している。上記いずれの方式においても
、シグナリング伝送の為にシグナリングフレームを組ん
でおり、データ信号と混在させて伝送する場合は、デー
タ用とシグナリング用の2本庄のフレームを組む必要が
あり、また、そのフレームビットの為に、回線速度に対
して最大有効情報伝送容量に制約が生じるという欠点が
ある。However, in order to transmit a signaling signal of an 84 kb/s PCM encoded audio signal, for example, PCM24
In this method, 24 64kb/s PCM-encoded digital audio signals are arranged into multi-frames at 1,544Mb/s, and 8-bit PGM per frame is created.
A so-called in-channel signaling method is adopted in which the least significant bit of the code is periodically bit-stailed and a signaling signal is superimposed thereon and transmitted. Also, PC: 11.2.048 with M30 method
A channel for transmitting signaling is defined in Mb/s, and a so-called out-channel signaling transmission method is adopted. In any of the above methods, a signaling frame is assembled for signaling transmission, and if it is to be transmitted in a mixed manner with data signals, it is necessary to assemble two frames, one for data and one for signaling. The drawback is that the maximum effective information transmission capacity is limited by the line speed due to the number of bits.
発明の目的
本発明の目的は、上述の従来の欠点を解決し、シグナリ
ング信号をデータ伝送用に定義されたフレームに乗せて
伝送することができるシグナリング信号伝送装置を提供
することにある。OBJECTS OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional drawbacks and to provide a signaling signal transmission device that can transmit a signaling signal in a frame defined for data transmission.
発明の構成
本発明のシグナリング信号伝送装置は、音声信号を64
kb/sのデジタル音声信号に変換する音声信号変換
部と、1ビットのフレームビットに続く6ビットのデー
タビットと1ビットのステータスビットとからなる(6
+2)エンベロープフレームを3.2 kb/s、B、
4kb/s、12.8kb/s等のベアラ信号として出
力するデータ信号変換部と、複数のデータ信号変換部の
出力するベアラ信号を多重化して64 kb/sのデー
タ多重化信号として出力するデータ多重変換部と、1以
上の上記データ多重変換部および複数の前記音声信号変
換部の出力を多重化出力する混合多重変換部とを備えて
、データ信号とデジタル音声信号とを混在させて伝送す
る伝送装置において、上記音声信号の6回線分のシグナ
リンク信号ヲ前記エンベロープフレームの6ビットのデ
ータビットに対応させて3.2または6.4kb/sの
ベアラ信号に変換出力するシグナリング変換部を備えて
、該シグナリング変換部の出力を前記データ多重変換部
に入力させ、該データ多重変換部は上記シグナリング変
換部および前記データ信号変換部の出力を多重化するよ
うに構成したことを特徴とする。Structure of the Invention The signaling signal transmission device of the present invention transmits audio signals at 64
It consists of an audio signal converter that converts into a kb/s digital audio signal, and a 1-bit frame bit followed by 6-bit data bits and 1-bit status bit (6
+2) Envelope frame at 3.2 kb/s, B,
A data signal converter that outputs a bearer signal of 4 kb/s, 12.8 kb/s, etc., and data that multiplexes bearer signals output from a plurality of data signal converters and outputs a data multiplexed signal of 64 kb/s. A multiplex conversion unit, and a mixing multiplex conversion unit that multiplexes and outputs the outputs of one or more of the data multiplex conversion units and a plurality of the audio signal conversion units, and mixes and transmits the data signal and the digital audio signal. The transmission device includes a signaling converter that converts and outputs a 3.2 or 6.4 kb/s bearer signal in correspondence with the 6-bit data bits of the envelope frame from the 6-line signaling link signal of the audio signal. The output of the signaling converter is input to the data multiplex converter, and the data multiplex converter is configured to multiplex the outputs of the signaling converter and the data signal converter.
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例を示すブロック図であり、第
2図は上記実施例のシグナリング変換部の詳細を示すブ
ロック図である。すなわち、音声信号10−1−10−
jをそれぞれ64kb/sのPGM信号に変換する音声
信号変換部9と、データ信号5−1〜5−iを入力して
、第3図に示すような1ビットのフレームビットFに続
く6ビットのデータビットD1〜D6と1ビットのステ
ータスビットSとからなる(6+2)エンさローブフレ
ームを構成し、これを3.2kb/s、6.4kb/s
、12.8kb/s等のベアラ信号として出力するデー
タ信号変換部4と、音声信号9の6回線分のシグナリン
グ信号を前記エンベロープフレーム信号の6ビットのデ
ータビットにそれぞれ対応させて(6+2)エンベロー
プフレームを構成し、3.2またはEl、4 kb/s
のベアラ信号に変換出力するシグナリング変換部2と、
該シグナリング変換部2およびデータ信号変換部4の出
力するベアラ信号を多重化して64 kb/sのデータ
多重化信号8として出力するデータ多重変換部7と、デ
ータ多重変換部7および複数の音声信号変換部9の出力
を多重化出力する混合多重変換部13とを備えて、デー
タ信号とPCM音声信号とを混在させて伝送する。そし
て、各音声信号に対するシグナリング信号は、シグナリ
ング変換部2の出力するベアラ信号3の各データビット
によって伝送する。ベアラ信号3は、データ信号変換部
4の出力するベアラ信号6−1〜6−iと同様なフォー
マットであり、シグナリング変換部2の出力とデータ信
号変換部4の出力をデータ多重変換部7によってfi4
Kb/sのディジタル信号に多重化することは容易であ
る。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a block diagram showing details of the signaling conversion section of the above embodiment. That is, the audio signal 10-1-10-
The audio signal converter 9 converts each of j into a PGM signal of 64 kb/s, and the data signals 5-1 to 5-i are input, and 6 bits following the 1-bit frame bit F as shown in FIG. 3 are input. A (6+2) encoded lobe frame consisting of data bits D1 to D6 and 1 status bit S is constructed, and this is
, 12.8 kb/s, etc., and a (6+2) envelope by making the signaling signals for six lines of the audio signal 9 correspond to the six data bits of the envelope frame signal, respectively. Configure frame, 3.2 or El, 4 kb/s
a signaling converter 2 that converts and outputs the bearer signal;
a data multiplex converter 7 that multiplexes the bearer signals output from the signaling converter 2 and the data signal converter 4 and outputs it as a 64 kb/s data multiplex signal 8; and a data multiplex converter 7 and a plurality of audio signals. It includes a mixing/multiplexing converting section 13 that multiplexes and outputs the output of the converting section 9, and transmits a data signal and a PCM audio signal in a mixed manner. The signaling signal for each voice signal is transmitted by each data bit of the bearer signal 3 output from the signaling converter 2. The bearer signal 3 has the same format as the bearer signals 6-1 to 6-i output from the data signal converter 4, and the output of the signaling converter 2 and the output of the data signal converter 4 are combined by the data multiplex converter 7. fi4
It is easy to multiplex into a Kb/s digital signal.
第2図は、シグナリング変換部2の構成を示すブロック
図である。すなわち、音声回線6回線のシグナリング信
号15−1−15−6をレベル変換回路16−1〜16
−6によって論理1/ベルに変換してエンベロープ変換
回路17の入力端子D□〜D6に入力させる。エンベロ
ープ変換回路17は、エンベロープ組立/分解クロック
発生回路20から供給される制御クロック18によって
、フレームビットFと上記6回線のシグナリング信号に
対応する6ビットのデータ信号およびステータスビット
Sとからなる8ビットノ工ンベロープフレームヲ組ンで
、ベアラ信号18として出力する。FIG. 2 is a block diagram showing the configuration of the signaling converter 2. As shown in FIG. That is, the signaling signals 15-1-15-6 of the six audio lines are converted into level converters 16-1 to 16.
-6, it is converted into logic 1/bell and inputted to the input terminals D□ to D6 of the envelope conversion circuit 17. The envelope conversion circuit 17 generates an 8-bit signal consisting of a frame bit F, a 6-bit data signal corresponding to the signaling signals of the six lines, and a status bit S, using a control clock 18 supplied from an envelope assembly/disassembly clock generation circuit 20. The envelope frame is assembled and output as a bearer signal 18.
エンベロープ組立/分解クロック発生回路20は、外部
から供給されるベアラ速度制御信号22によって、制御
クロック18および21を出力する。シグナリング信号
15−1−15−6のサンプリング速度を400Hzと
したときは、ベアラ信号18のベアラ速度は、3.2k
Hzとなり、シグナリング信号15−1〜15−6のサ
ンプリング速度を800Hzとしたときのベアラ信号速
度は6.4KHzとなる。シグナリング信号のサンプリ
ング速度は、シグナリング信号の歪配分によって決定さ
れ、ベアラ速度もこれによって決定される。一方、デー
タ多重変換部7から出力される相手側からの同様なベア
ラ信号24がシフトレジスタ23に入力され、シフトレ
ジスタ23は、エンベロープ組立/分解クロック発生回
路20から供給される制御クロック21によって並列に
出力する。シフトレジスタ23の出力する6ビットのデ
ータ信号をそれぞれラッチ回路25にラッチさせ、レベ
ル変換回路26−1〜26−6でそれぞれ信号レベルに
変換してシグナリング信号27−1〜27−6として出
力する。The envelope assembly/disassembly clock generation circuit 20 outputs control clocks 18 and 21 in response to a bearer speed control signal 22 supplied from the outside. When the sampling rate of the signaling signals 15-1-15-6 is 400Hz, the bearer rate of the bearer signal 18 is 3.2k.
Hz, and when the sampling rate of the signaling signals 15-1 to 15-6 is 800 Hz, the bearer signal rate is 6.4 KHz. The sampling rate of the signaling signal is determined by the distortion distribution of the signaling signal, and the bearer rate is also determined thereby. On the other hand, a similar bearer signal 24 from the other side outputted from the data multiplexing converter 7 is input to the shift register 23, and the shift register 23 is parallelized by the control clock 21 supplied from the envelope assembly/disassembly clock generation circuit 20. Output to. Each of the 6-bit data signals output from the shift register 23 is latched by a latch circuit 25, converted to a signal level by level conversion circuits 26-1 to 26-6, and output as signaling signals 27-1 to 27-6. .
なお、第1図においては、受信側の回路の記載は省略さ
れている。In addition, in FIG. 1, the description of the receiving side circuit is omitted.
本実施例においては、6回線分のシグナリング信号15
−1〜15−6を(6+2)エンベロープフレーム形式
のデータ信号と同じへアラ信号に変換して、他の低速デ
ータと同様にデータ多重変換部7によって多重化伝送す
るように構成したから、音声信号とデータ信号とを混在
させて伝送する場合に、データ用とシグナリング用の2
本庄フレームを組む必要がなく、音声回線のシグナリン
グ信号を他の低速データのベアラ信号と同様にして容易
に多重化伝送できるという効果がある。In this embodiment, 15 signaling signals for 6 lines are used.
-1 to 15-6 are converted to the same signal as the data signal in the (6+2) envelope frame format, and the data multiplex converter 7 transmits the multiplexed data in the same way as other low-speed data. When transmitting a mixture of signals and data signals, there are two types: one for data and one for signaling.
There is no need to assemble a Honjo frame, and the signaling signal of the voice line can be easily multiplexed and transmitted in the same manner as other low-speed data bearer signals.
発明の効果
以上のように、本発明においては、音声回線のシグナリ
ング信号を、データ信号と同様な(6+2)エンベロー
プフレーム信号形式で伝送するように構成したから、音
声回線のシグナリング信号と他の低速データ信号とを同
一のデータ多重変換部によって多重化して伝送できると
いう効果がある。Effects of the Invention As described above, in the present invention, the signaling signal of the voice line is transmitted in the (6+2) envelope frame signal format similar to the data signal, so that the signaling signal of the voice line and other low-speed This has the advantage that data signals can be multiplexed and transmitted by the same data multiplex converter.
第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例のシグナリング変換部の構成を示すブロック
図、第3図は(6+2)エンベロープフレームの構成図
である。
図において、1−1〜1−6:シグナリング信号、2:
シグナリング変換部、3.6−1〜6−i、18゜24
:ベアラ信号、4:データ信号変換部、5−1〜5−1
:データ信号、7:データ多重変換部、8:データ多重
化信号、9:音声信号変換部、10−1〜10−j :
音声信号、11−1〜11−j :デジタル音声信号、
13:混合多重変換部、14:混合多重化信号、15−
1〜15−[1:シグナリング信号、16−1〜1B−
8ニレベル変換回路、17:エンベロープ変換回路、1
9.21:制御クロック、20:エンベロープ組立/分
解クロック発生回路、22:ベアラ速度制御信号、23
:シフトレジスタ、25:ラッチ回路、26−1〜2[
1−6ニレベル変換回路、27−1〜27−6 :シグ
ナリング信号。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a signaling conversion section of the above embodiment, and FIG. 3 is a block diagram of a (6+2) envelope frame. In the figure, 1-1 to 1-6: signaling signals, 2:
Signaling converter, 3.6-1 to 6-i, 18°24
: Bearer signal, 4: Data signal converter, 5-1 to 5-1
: data signal, 7: data multiplex converter, 8: data multiplex signal, 9: audio signal converter, 10-1 to 10-j:
Audio signal, 11-1 to 11-j: Digital audio signal,
13: Mixing multiplex converter, 14: Mixing multiplex signal, 15-
1 to 15-[1: Signaling signal, 16-1 to 1B-
8 two-level conversion circuit, 17: envelope conversion circuit, 1
9.21: Control clock, 20: Envelope assembly/disassembly clock generation circuit, 22: Bearer speed control signal, 23
: Shift register, 25: Latch circuit, 26-1 to 2 [
1-6 two-level conversion circuit, 27-1 to 27-6: signaling signal.
Claims (1)
音声信号変換部と、1ビットのフレームビットに続く6
ビットのデータビットと1ビットのステータスビットと
からなる(6+2)エンベロープフレームを3.2kb
/s、6.4kb/s、12.8kb/s等のベアラ信
号として出力するデータ信号変換部と、複数のデータ信
号変換部の出力するベアラ信号を多重化して64kb/
sのデータ多重化信号として出力するデータ多重変換部
と、1以上の前記データ多重変換部および複数の前記音
声信号変換部の出力を多重化出力する混合多重変換部と
を備えて、データ信号とデジタル音声信号とを混在させ
て伝送する伝送装置において、上記音声信号の6回線分
のシグナリング信号を前記エンベロープフレームの6ビ
ットのデータビットに対応させて3.2または6.4k
b/sのベアラ信号に変換出力するシグナリング変換部
を備えて、該シグナリング変換部の出力を前記データ多
重変換部に入力させ、該データ多重変換部は上記シグナ
リング変換部および前記データ信号変換部の出力を多重
化するように構成したことを特徴とするシグナリング信
号伝送装置。An audio signal converter that converts the audio signal into a 64kb/s digital audio signal, and 6 bits following the 1-bit frame bit.
A (6+2) envelope frame consisting of 1 bit data bit and 1 bit status bit is 3.2 kb.
/s, 6.4 kb/s, 12.8 kb/s, etc., and a data signal converter that outputs bearer signals of 64 kb/s, 6.4 kb/s, etc.
a data multiplex converter that outputs as a data multiplex signal of s, and a mixing multiplex converter that multiplexes and outputs the outputs of one or more of the data multiplex converters and a plurality of the audio signal converters; In a transmission device that transmits a mixture of digital audio signals and digital audio signals, the signaling signals for six lines of the audio signals are made to correspond to the six data bits of the envelope frame to 3.2 or 6.4K.
a signaling converter that converts and outputs a B/S bearer signal, inputs the output of the signaling converter to the data multiplex converter, and the data multiplex converter converts the signaling converter and the data signal converter. A signaling signal transmission device characterized in that it is configured to multiplex outputs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15989084A JPS6139647A (en) | 1984-07-30 | 1984-07-30 | Signaling signal transmitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15989084A JPS6139647A (en) | 1984-07-30 | 1984-07-30 | Signaling signal transmitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6139647A true JPS6139647A (en) | 1986-02-25 |
JPH0546129B2 JPH0546129B2 (en) | 1993-07-13 |
Family
ID=15703411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15989084A Granted JPS6139647A (en) | 1984-07-30 | 1984-07-30 | Signaling signal transmitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6139647A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124392A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Digital communication system |
JPS55124391A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Transmission system for digital subscriber's line |
-
1984
- 1984-07-30 JP JP15989084A patent/JPS6139647A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124392A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Digital communication system |
JPS55124391A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Transmission system for digital subscriber's line |
Also Published As
Publication number | Publication date |
---|---|
JPH0546129B2 (en) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6014540A (en) | Bit compression multiplexing system | |
JPS6139647A (en) | Signaling signal transmitting device | |
US4827256A (en) | Sound transmission method for data way system | |
JPS58165444A (en) | Sound and data composite transmitting system | |
JPS61239736A (en) | Bit steal system | |
JPS6331327A (en) | Signaling signal transmission equipment | |
US4488295A (en) | Alarm immune program signal | |
JPS6340067B2 (en) | ||
JP2692111B2 (en) | DSI-ADPCM device | |
JP2826423B2 (en) | Cellular coding method | |
JPS58206274A (en) | Data transmitting system | |
JPS6376649A (en) | Terminal adding device | |
JPH0756960B2 (en) | Frame conversion method | |
JPS61205032A (en) | Envelope transmission system | |
JPS63148735A (en) | Alarm transfer system | |
JPH0828695B2 (en) | Channel access method | |
JPH02149034A (en) | Duplexing system for order-wire line | |
JPH01227540A (en) | Digital transmission system | |
JPS63217733A (en) | Mutually converting system for 1.5 mpcm/2madpcm | |
JPS61161837A (en) | Time division multiplex pcm-adpcm intermodulation device | |
JPH07123248B2 (en) | Envelope transmission system | |
JPS63204848A (en) | Transmission system and reception system | |
JPS60239142A (en) | Multiplexer | |
JPS6012837A (en) | Data transmission system | |
JPS6148295A (en) | Annex and exchange system of pcm/adpcm |