JPS6136893A - Manufacture of planar resonance circuit - Google Patents

Manufacture of planar resonance circuit

Info

Publication number
JPS6136893A
JPS6136893A JP15653284A JP15653284A JPS6136893A JP S6136893 A JPS6136893 A JP S6136893A JP 15653284 A JP15653284 A JP 15653284A JP 15653284 A JP15653284 A JP 15653284A JP S6136893 A JPS6136893 A JP S6136893A
Authority
JP
Japan
Prior art keywords
circuit
web
webs
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15653284A
Other languages
Japanese (ja)
Inventor
越雲 正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sato Corp
Original Assignee
Sato Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sato Corp filed Critical Sato Corp
Priority to JP15653284A priority Critical patent/JPS6136893A/en
Publication of JPS6136893A publication Critical patent/JPS6136893A/en
Pending legal-status Critical Current

Links

Landscapes

  • Burglar Alarm Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (発明の利用分野) 本発明は平面状共振回路の製造方法に係り、特に共振現
象を利用した万引防止装置に利用される共振タグとして
の平面状共振回路の製造方法に関する。
Detailed Description of the Invention (Field of Application of the Invention) The present invention relates to a method for manufacturing a planar resonant circuit, and in particular, a method for manufacturing a planar resonant circuit as a resonant tag used in a shoplifting prevention device that utilizes a resonance phenomenon. Regarding.

(従来技術) 従来のこの種の平面状共振回路lは第1図乃至第3図に
示す如く、誘電体基板ウェブ2の表面及び裏面に誘導子
3とコンデンサー4とからなる共振回路模様を形成した
ものである。しかしながら誘電体基板ウェブ2の表面及
び裏面の共振回路模様を同時に製作する従来の製造方法
では、表面の誘導子3及びコンデンサー4の部分(第一
反復回路模様)と裏面のコンデンサー4の部分(第二反
復回路模様)とが夫々エツチング量が大幅に異なるにも
かかわらず同じスピードで製造せざるをえず、工程的に
複雑で生産効率が悪く歩留りも悪いという種々の問題が
生じている。
(Prior Art) A conventional planar resonant circuit 1 of this type, as shown in FIGS. 1 to 3, forms a resonant circuit pattern consisting of an inductor 3 and a capacitor 4 on the front and back surfaces of a dielectric substrate web 2. This is what I did. However, in the conventional manufacturing method of simultaneously manufacturing the resonant circuit pattern on the front and back sides of the dielectric substrate web 2, the inductor 3 and capacitor 4 portion on the front side (first repeating circuit pattern) and the capacitor 4 portion on the back side (first repeating circuit pattern) Two repeating circuit patterns) must be manufactured at the same speed even though the etching amounts are significantly different from each other, resulting in various problems such as complicated processes, low production efficiency, and low yields.

(発明の目的) 本発明はこのような問題に鑑みてなされたもので、その
目的とする処は、第一反復回路模様と第二反復回路模様
とを夫々のエツチング量にみあった適正速度で別々にエ
ツチング加工することにより生産効率・歩留まり向上並
びに品質安定を図る事のできる平面状共振回路の製造方
法を提供する事を目的とする。
(Object of the Invention) The present invention has been made in view of the above-mentioned problems, and its purpose is to etch the first repeating circuit pattern and the second repeating circuit pattern at an appropriate speed corresponding to the amount of etching of each. The object of the present invention is to provide a method for manufacturing a planar resonant circuit that can improve production efficiency, yield, and stabilize quality by performing etching processing separately.

(発明の要点) 即ち、本発明は第一反復回路模様と第二反復回路模様と
を夫々独立した第一及び第二の連続状基板ウェブに別々
に作成し、これらを一定条件下で貼り合わせ、更に個々
の平面状共振回路に分離する車によって共振回路を有す
る平面状共振回路を製作するものである。
(Summary of the Invention) That is, the present invention involves separately creating a first repeating circuit pattern and a second repeating circuit pattern on independent first and second continuous substrate webs, and then bonding them together under certain conditions. In addition, a planar resonant circuit having a resonant circuit is manufactured by a wheel which is further separated into individual planar resonant circuits.

(実施例) 次に本発明を図面に基づき、より詳細に説明する。(Example) Next, the present invention will be explained in more detail based on the drawings.

まず本発明においては第4図に示す如く帯状の基板ウェ
ブ10に導電性フィルム11を貼り合わせた材料ウェブ
12を準備する。この基板ウェブ10としては15乃至
30ミクロンの厚さが好ましく、一番基本的なパターン
としては誘電体フィルムを採用し、たとえばポリエチレ
ン、ポリスチレン、ポリプロピレンその他誘電体としで
適したプラスチックフィルム材を用いる。
First, in the present invention, as shown in FIG. 4, a material web 12 is prepared by bonding a conductive film 11 to a strip-shaped substrate web 10. The substrate web 10 preferably has a thickness of 15 to 30 microns, and the most basic pattern is a dielectric film, such as polyethylene, polystyrene, polypropylene, or other suitable plastic film material as a dielectric.

t、 タ導M 性フィルム11としては7ミクロン乃至
50ミクロンの厚さが好ましく、アルミ箔、銅箔或は錫
箔等を用いる。
The conductive film 11 preferably has a thickness of 7 to 50 microns, and is made of aluminum foil, copper foil, tin foil, or the like.

この両部材10.11を貼り合わせる方法としては接着
剤を用いずに基板ウェブ10の上に導電性フィルム11
を熱ロールにて貼り合わせる方法がある。勿論、接着剤
を用いてもよい。或いはエクストローション方法により
溶融押出された基板ウェブ10と導電性フィルム11を
冷却ロールによって貼り合わせるようにしてもよい。
A method of bonding these two members 10.11 is to attach the conductive film 11 on the substrate web 10 without using an adhesive.
There is a method of pasting them together using a hot roll. Of course, adhesive may also be used. Alternatively, the substrate web 10 and the conductive film 11 melt-extruded by an extrusion method may be bonded together using a cooling roll.

このように形成した材料ウェブ12を二つ別々に準備し
、一方の材料ウェブ12に誘導子1及びコンデンサー4
の部分として機能する極板(導電領域)をエツチング方
法により形成して第一反復回路模様13を有する第一回
路ウェブ14を作成する。
Two material webs 12 formed in this way are prepared separately, and the inductor 1 and capacitor 4 are placed on one material web 12.
A first circuit web 14 having a first repeating circuit pattern 13 is created by forming a plate (conductive region) serving as a portion of the circuit by an etching method.

この方法を第5図及び第6図に示す。即ち、導電性フィ
ルム11の上に誘導子3及びコンデンサー4に対応して
耐蝕性インキ15により回路模様を印刷する。この印刷
方法としてはグラビア印刷法、スクリーン印刷法、オフ
セット印刷法或いは凸版印刷性等任意のものを用いるこ
とができる0次に耐蝕性インキ15によって印刷されて
いない導電性フィルム11部分をエツチングによって除
去し、第6図に示す如く所定の第−反復回路模様工3を
有する第一回路ウェブ14を作成する。
This method is illustrated in FIGS. 5 and 6. That is, a circuit pattern corresponding to the inductor 3 and capacitor 4 is printed on the conductive film 11 using corrosion-resistant ink 15. As this printing method, any method such as gravure printing, screen printing, offset printing, or letterpress printing can be used.The portion of the conductive film 11 that is not printed with the zero-order corrosion-resistant ink 15 is removed by etching. Then, as shown in FIG. 6, a first circuit web 14 having a predetermined repeating circuit pattern 3 is created.

同様にして第二反復回路模様16すなわちコンデンサー
4の一部を形成する極板(導電領域)を別個に形成して
第二回路ウェブ17を作成する。
Similarly, the second circuit web 17 is created by separately forming the second repetitive circuit pattern 16, i.e. the plate (conductive area) forming part of the capacitor 4.

このように形成した第一及び第二回路ウェブ14.17
を第7図に示す如く所定のロール18間に圧接して貼り
合わせるものである。この貼り合わせにあたっては熱圧
着する方法を用いることもできるし、接着剤を用いても
よい。
First and second circuit webs 14.17 thus formed
are pressed together between predetermined rolls 18 as shown in FIG. For this bonding, a method of thermocompression bonding may be used, or an adhesive may be used.

かくすれば第8図に示す如く基板ウェブ1oの表面及び
裏面に第一反復回路模様13及び第二反復回路模様16
を形成することができ、更にその表面に保護用として必
要であれば任意の厚さの保護フィルム19.20(支持
フィルム)を貼り合わせ、かつ各反復回路模様を一つ一
つの共振回路に形成すべく切断すれば単一の平面状共振
回路が形成される。
Thus, as shown in FIG. 8, a first repetitive circuit pattern 13 and a second repetitive circuit pattern 16 are formed on the front and back surfaces of the substrate web 1o.
If necessary, a protective film 19.20 (supporting film) of any thickness is laminated to the surface, and each repetitive circuit pattern is formed into a single resonant circuit. If it is cut as much as possible, a single planar resonant circuit will be formed.

尚、基板ウェブとしては誘電体フィルムを用いる場合の
みでなく、支持フィルムとしてポリエステル、ナイロン
、ポリプロピレン、その他フレキシブルな支持材に適し
たプラスチックフィルムを用いる事によっても回路を形
成する事ができる。
Note that the circuit can be formed not only by using a dielectric film as the substrate web, but also by using polyester, nylon, polypropylene, or other plastic films suitable for flexible support materials as the support film.

次にこの方法について第9図に基き説明する。Next, this method will be explained based on FIG. 9.

この方法では、第一基板ウェブとして誘電体基板ウェブ
21を用い、第二基板ウェブとして支持フィルム22を
用いて上述と同様な方法にて第一及び第二回路ウェブ2
3.24を形成したものを貼り合わせる事ができる。但
し、この場合には第一及び第二反復回路模様13.16
が誘電体基板ウェブ21によって隔離される事が必要で
ある。
In this method, a dielectric substrate web 21 is used as the first substrate web, a support film 22 is used as the second substrate web, and the first and second circuit webs 21 are connected to each other in the same manner as described above.
3.24 can be bonded together. However, in this case, the first and second repetitive circuit patterns 13.16
is required to be separated by a dielectric substrate web 21.

更には、第1O図に示す如く、基板ウェブとして共に支
持フィルム22を用い、間に誘電体基板ウェブ21を介
在させる事によっても同様に平面状共振タグを製造する
事ができる。この場合、誘電体基板ウェブ21として予
め準備してもよいが、エクストルージョン法により溶融
押出された誘電体基板ウェブ21を第一回路ウェブ25
及び第二回路ウェブ24の間に介在させて冷却ロールに
よって貼り合わせるようにしてもよい。
Furthermore, as shown in FIG. 1O, a planar resonant tag can be similarly manufactured by using a support film 22 as the substrate web and interposing a dielectric substrate web 21 therebetween. In this case, the dielectric substrate web 21 may be prepared in advance, but the dielectric substrate web 21 melt-extruded by an extrusion method may be used as the first circuit web 21.
It may also be made to be interposed between the second circuit web 24 and the second circuit web 24 and bonded together using a cooling roll.

尚、反復回路模様はエツチングより形成してもよいが導
電性インクを用いて或いはホットスタンピング乃至プレ
ス加工によって形成するようにする事もできる。
The repetitive circuit pattern may be formed by etching, but it may also be formed by using conductive ink or by hot stamping or pressing.

(発明の効果) 以−に説明した発明の効果を従来技術との対比において
説明する。
(Effects of the Invention) The effects of the invention described below will be explained in comparison with the prior art.

(1)まず、本発明によれば印刷工程が単純化でき生産
性が向上する。導電性フィルムが誘電体フィルムの表裏
両面に同時に形成される従来の方法では、位置合わせの
フォトスイッチが使えないため第一及び第二の反復回路
模様の位置合わせ(前後左右)に困難を極める為、工数
が増加しかつ不良率が増大するという問題がある。しか
して本発明では、印刷工程において第一及び第二基板ウ
ェブの位置合わせの必要がなく位置合わせ自体はエツチ
ングの後フォトスイッチが完全に使える状態になった後
行なうので、位置合わせ作業能率が向上する。
(1) First, according to the present invention, the printing process can be simplified and productivity can be improved. With the conventional method in which conductive films are simultaneously formed on both the front and back sides of a dielectric film, it is extremely difficult to align the first and second repeating circuit patterns (front, back, left, and right) because a photoswitch for positioning cannot be used. However, there are problems in that the number of man-hours increases and the defective rate increases. However, in the present invention, there is no need to align the first and second substrate webs during the printing process, and the alignment itself is performed after etching and when the photoswitch is fully usable, so the efficiency of alignment work is improved. do.

(2)更にはエツチング工程の合理化適正化が図れる。(2) Furthermore, the etching process can be rationalized and optimized.

従来の方法においては第一及び第二反復回路模様が異な
る為、エツチング量が夫々異なる。しかしながら同時に
エツチングする必要から同一速度でエツチングする為、
片方の反復回路模様に適したエツチング速度で工程を流
すと他方の面の反復回路模様は過剰エツチングとなって
回路の断線や容量不良を起こし、或いは過小エツチング
となり回路の未完成や短絡発生が起こり非常に生産性が
悪くかつ不良率も高かった。しかしながら本発明では第
一及び第二の反復回路模様を夫々別個に形成するため各
々に適したエツチング速度で製造する車ができ以上のよ
うな不都合を解決する事ができる。
In the conventional method, since the first and second repetitive circuit patterns are different, the amount of etching is different. However, since it is necessary to etch at the same time, etching is performed at the same speed.
If the etching process is carried out at an etching speed suitable for the repetitive circuit pattern on one side, the repetitive circuit pattern on the other side will be over-etched, causing circuit disconnections and capacity defects, or under-etched, resulting in incomplete circuits and short circuits. Productivity was extremely low and the defective rate was high. However, in the present invention, since the first and second repetitive circuit patterns are formed separately, a car can be manufactured at etching speeds suitable for each, thereby solving the above-mentioned disadvantages.

(3)更には従来必ず必要であったエツチング後の補強
加工が不要になる。すなわち従来は誘電体フィルム自体
が反復回路模様の支持体でもあった、しかし誘電体とし
ての条件により支持体としての強度を確保する車が困難
なためエツチングの後別途に補強紙等の貼り合わせ加工
が必要で工数が増えていた。しかしながら本発明では少
なくともどちらか一方のフィルム材に誘電体をもたせる
必要がなくなるため必要とする強度をもつ支持フィルム
材を使う事ができる。従ってエツチング完了後の補強を
目的とする加工が削除可能である。
(3) Furthermore, reinforcing processing after etching, which was always necessary in the past, becomes unnecessary. In other words, in the past, the dielectric film itself was also the support for the repetitive circuit pattern, but due to the conditions of the dielectric, it was difficult to ensure the strength as a support, so after etching, it was separately laminated with reinforcing paper, etc. was required, increasing the number of man-hours. However, in the present invention, since it is not necessary to provide at least one of the film materials with a dielectric material, a support film material having the required strength can be used. Therefore, processing for the purpose of reinforcement after etching is completed can be omitted.

(4)更には共振回路としての周波数のばらつきを同一
工程内の貼り合わせ時に矯正可能である。すなわちこの
周波数のばらつきは主に誘電体フィルムの厚みのばらつ
き(コンデンサー用路のばらつき)によって発生する。
(4) Furthermore, it is possible to correct variations in frequency as a resonant circuit during bonding in the same process. That is, this frequency variation is mainly caused by variation in the thickness of the dielectric film (variation in the capacitor path).

しかしながら本発明では第一及び第二の反復回路模様を
貼り合わせる際に一定間隔を保った熱ロール間を通す事
により誘電体の厚みばらつきは矯正可能となる。
However, in the present invention, when the first and second repetitive circuit patterns are pasted together, the thickness variations in the dielectric can be corrected by passing them between heated rolls kept at a constant interval.

(5)更には従来のエツチングマシーンは表裏同時に形
成するため非常に特殊なエツチングマシーンかつ高度な
技術が必要であるが本発明によれば片面エツチングであ
り一般的なエツチングマシーンを用い通常の技術で加工
可能となる。
(5) Furthermore, conventional etching machines require a very special etching machine and advanced technology to form etching on both sides at the same time, but according to the present invention, etching is performed on one side and can be done using a general etching machine and using normal techniques. Processing becomes possible.

以上の如く本発明によれば生産効率、品質安定さらには
歩留りも向上でき生産性の高い平面状共振回路を製造す
ることができる。
As described above, according to the present invention, production efficiency, quality stability, and yield can be improved, and a highly productive planar resonant circuit can be manufactured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は平面状共振回路の説明図、第2図は同、平面図
、第3図は同、裏面図、第4図乃至第10図は本発明を
説明するもので、第4図は材料ウェブの説明図、第5図
はエツチング工程における耐蝕インキ印刷時の断面図、
第6図はエツチングをした後の反復回路模様の断面図、
第7図は回路ウェブの貼り合わせ状態を説明する説明図
、第8図は同、貼り合わせ状態の断面説明図、第9図は
貼り合わせの他のパターンを説明する断面図、第10図
は貼り合わせの更に他のパターンを説明する断面説明図
である。 符号の説明 ■・・・平面状共振回路 2.21伊・11誘電体基板フィルム 3・・Φ誘導子    4・―拳コンデンサー10・・
基板ウェブ 11・・争導電性フィルム12・・材料ウ
ェブ 13.16争・・反復回路模様 14.17.23.24.25・・・回路ウェブ15・
ψ・耐蝕性インキ  18φ・80−ル19.20.2
2・−・支持フィルム 特許出願人   株式会社サトー 第  6  図 第  7  図 d 第  8  図 第  9  図 η
FIG. 1 is an explanatory diagram of a planar resonant circuit, FIG. 2 is a top view, FIG. 3 is a back view, FIGS. 4 to 10 are explanatory diagrams of the present invention, and FIG. An explanatory diagram of the material web, FIG. 5 is a cross-sectional view during printing with corrosion-resistant ink in the etching process,
Figure 6 is a cross-sectional view of the repeating circuit pattern after etching.
FIG. 7 is an explanatory diagram illustrating the bonded state of the circuit web, FIG. 8 is a cross-sectional explanatory diagram of the bonded state, FIG. 9 is a cross-sectional diagram illustrating another pattern of bonding, and FIG. FIG. 7 is a cross-sectional explanatory diagram illustrating still another pattern of bonding. Explanation of symbols ■... Planar resonant circuit 2.21 Italy 11 Dielectric substrate film 3... Φ inductor 4... Fist capacitor 10...
Substrate web 11.Conductive film 12.Material web 13.16.Repetitive circuit pattern 14.17.23.24.25.Circuit web 15.
ψ・Corrosion-resistant ink 18φ・80-L 19.20.2
2.--Support film patent applicant SATO Co., Ltd. Figure 6 Figure 7 Figure d Figure 8 Figure 9 Figure η

Claims (7)

【特許請求の範囲】[Claims] (1)少なくとも一個の誘導子と、少なくとも一個のコ
ンデンサーの部分として機能する導電性領域とを含む第
一反復回路模様を第一基板ウエブの導電面状にエツチン
グ成形して第一回路ウエブとなし、この第一回路ウエブ
とは別に少なくとも一個のコンデンサーの部分として機
能する導電性領域を含む第二反復回路模様を第二基板ウ
エブの導電面状にエツチング成形して第二回路ウエブと
なし、これら第一及び第二回路ウエブを所定の関係位置
に、かつ所定の厚みになるように貼り合わせをし、各反
復共振回路模様を分離して独立した平面状共振回路を形
成することを特徴とする平面状共振回路の製造方法。
(1) A first circuit web is formed by etching a first repeating circuit pattern including at least one inductor and a conductive region functioning as part of at least one capacitor onto the conductive surface of the first substrate web. Separately from the first circuit web, a second repeating circuit pattern including a conductive region functioning as part of at least one capacitor is etched onto the conductive surface of the second substrate web to form a second circuit web; The first and second circuit webs are pasted together at predetermined relative positions and with a predetermined thickness, and each repetitive resonant circuit pattern is separated to form an independent planar resonant circuit. A method for manufacturing a planar resonant circuit.
(2)第一及び第二基板ウエブが誘電体であることを特
徴とする特許請求の範囲第1項記載の平面状共振回路の
製造方法。
(2) The method for manufacturing a planar resonant circuit according to claim 1, wherein the first and second substrate webs are dielectric.
(3)第一及び第二反復回路模様が第一又は第二基板ウ
エブの何れかによつて隔離されるように第一及び第二回
路ウエブを貼り合わせることを特徴とする特許請求の範
囲第2項記載の平面状共振回路の製造方法。
(3) The first and second circuit webs are laminated together such that the first and second repeating circuit patterns are separated by either the first or second substrate web. 2. A method for manufacturing a planar resonant circuit according to item 2.
(4)第一及び第二反復回路模様が第一基板ウエブ及び
第二基板ウエブによつて隔離されるように第一及び第二
回路ウエブを貼り合わせる事を特徴とする特許請求の範
囲第2項記載の平面状共振回路の製造方法。
(4) The first and second circuit webs are bonded together such that the first and second repeating circuit patterns are separated by the first and second substrate webs. A method for manufacturing a planar resonant circuit as described in .
(5)第一及び第二基板ウエブの一方が誘電体であり他
方が支持フイルムであることを特徴とする特許請求の範
囲第1項記載の平面状共振回路の製造方法。
(5) The method for manufacturing a planar resonant circuit according to claim 1, wherein one of the first and second substrate webs is a dielectric and the other is a support film.
(6)第一及び第二反復回路模様が誘電体からなる基板
ウエブによつて隔離されるように第一及び第二回路ウエ
ブを貼り合わせることを特徴とする特許請求の範囲第5
項記載の平面状共振回路の製造方法。
(6) The first and second circuit webs are bonded together such that the first and second repetitive circuit patterns are separated by a substrate web made of a dielectric material.
A method for manufacturing a planar resonant circuit as described in .
(7)少なくとも一個の誘導子と、少なくとも一個のコ
ンデンサーの部分として機能する導電性領域とを含む第
一反復回路模様を支持フイルムからなる第一基板ウエブ
の導電面状にエツチング成形して第一回路ウエブとなし
、この第一回路ウエブとは別に少なくとも一個のコンデ
ンサーの部分として機能する導電性領域を含む第二反復
回路模様を支持フイルムからなる第二基板ウエブの導電
面状にエツチング成形して第二回路ウエブとなし、これ
ら第一及び第二回路ウエブを所定の関係位置に、かつ所
定の厚みになるように誘電体からなる第三基板ウエブを
介在させて貼り合わせをし、各反復共振回路模様を分離
して独立した平面状共振回路を形成することを特徴とす
る平面状共振回路の製造方法。
(7) etching a first repeating circuit pattern including at least one inductor and a conductive region functioning as part of at least one capacitor onto the conductive surface of the first substrate web comprising the support film; a circuit web and, separate from the first circuit web, a second repeating circuit pattern including a conductive region functioning as part of at least one capacitor, is etched onto the conductive surface of a second substrate web comprising a support film; The first and second circuit webs are bonded together at a predetermined relative position and with a predetermined thickness with a third substrate web made of a dielectric material interposed, and each repetitive resonance A method for manufacturing a planar resonant circuit, comprising separating circuit patterns to form independent planar resonant circuits.
JP15653284A 1984-07-28 1984-07-28 Manufacture of planar resonance circuit Pending JPS6136893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15653284A JPS6136893A (en) 1984-07-28 1984-07-28 Manufacture of planar resonance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15653284A JPS6136893A (en) 1984-07-28 1984-07-28 Manufacture of planar resonance circuit

Publications (1)

Publication Number Publication Date
JPS6136893A true JPS6136893A (en) 1986-02-21

Family

ID=15629847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15653284A Pending JPS6136893A (en) 1984-07-28 1984-07-28 Manufacture of planar resonance circuit

Country Status (1)

Country Link
JP (1) JPS6136893A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192489U (en) * 1986-02-26 1987-12-07
JPS6438683A (en) * 1987-07-31 1989-02-08 Sekisui Chemical Co Ltd Marking body for searching ground embedded object
JPH02210288A (en) * 1989-02-10 1990-08-21 Showa Denko Kk Marker sheet
JPH02253187A (en) * 1989-03-27 1990-10-11 Showa Denko Kk Marking sheet
JP2006338563A (en) * 2005-06-06 2006-12-14 Dainippon Printing Co Ltd Flame-retardant tag

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539278U (en) * 1976-07-08 1978-01-26
JPS57176790A (en) * 1981-04-22 1982-10-30 Koito Mfg Co Ltd Method of producing laminated printed circuit board
JPS5914090A (en) * 1982-07-14 1984-01-24 株式会社 ハマダ機械設計事務所 Resonance multiplying circuit for prevension of burglar

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539278U (en) * 1976-07-08 1978-01-26
JPS57176790A (en) * 1981-04-22 1982-10-30 Koito Mfg Co Ltd Method of producing laminated printed circuit board
JPS5914090A (en) * 1982-07-14 1984-01-24 株式会社 ハマダ機械設計事務所 Resonance multiplying circuit for prevension of burglar

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192489U (en) * 1986-02-26 1987-12-07
JPS6438683A (en) * 1987-07-31 1989-02-08 Sekisui Chemical Co Ltd Marking body for searching ground embedded object
JPH02210288A (en) * 1989-02-10 1990-08-21 Showa Denko Kk Marker sheet
JPH02253187A (en) * 1989-03-27 1990-10-11 Showa Denko Kk Marking sheet
JP2006338563A (en) * 2005-06-06 2006-12-14 Dainippon Printing Co Ltd Flame-retardant tag

Similar Documents

Publication Publication Date Title
CN100380399C (en) Paper RFID tag and method of manufacturing the same
US3913219A (en) Planar circuit fabrication process
US4089733A (en) Method of forming complex shaped metal-plastic composite lead frames for IC packaging
JPH03150893A (en) Manufacture of circuit array and circuit array provided on carrier film
EP1587029B1 (en) RFID-tag
US6210518B1 (en) Method and fixture for manufacturing flexible printed circuit board
JP5496093B2 (en) Method and apparatus for manufacturing RFID tags
US7008500B2 (en) High pressure lamination of electronic cards
CA1218761A (en) Method and apparatus for tape automated bonding of integrated circuits
US5281556A (en) Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane
JPS6136893A (en) Manufacture of planar resonance circuit
JP4012019B2 (en) Method for forming antenna wiring pattern
JP3355537B2 (en) Method of manufacturing flexible flat cable and method of manufacturing material for flexible flat cable
JP2927215B2 (en) Method for manufacturing flexible circuit board
JP2004351559A (en) Method and device for punching card
JP2004252802A (en) Electronic information storage card and its manufacturing method
JP5083091B2 (en) Method and apparatus for forming non-contact data carrier conductive member
JP4273986B2 (en) Plastic card manufacturing method and plastic card
JPS6241096A (en) Preparation of integrated circuit card
JPS5837617B2 (en) Jiki Cardono Seizouhouhou
JP2003008176A (en) Manufacturing method of multi-layer board
JP2000163551A (en) Substrate for card and its production
JPH05145216A (en) Manufacture of printed wiring board with heat sink
JP3667841B2 (en) Manufacturing method of flat wiring body
JPH11272834A (en) Ic card and its manufacture