JPS6135752B2 - - Google Patents

Info

Publication number
JPS6135752B2
JPS6135752B2 JP53094776A JP9477678A JPS6135752B2 JP S6135752 B2 JPS6135752 B2 JP S6135752B2 JP 53094776 A JP53094776 A JP 53094776A JP 9477678 A JP9477678 A JP 9477678A JP S6135752 B2 JPS6135752 B2 JP S6135752B2
Authority
JP
Japan
Prior art keywords
correction
output
memory
sensitivity
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53094776A
Other languages
Japanese (ja)
Other versions
JPS5522129A (en
Inventor
Joji Tajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9477678A priority Critical patent/JPS5522129A/en
Publication of JPS5522129A publication Critical patent/JPS5522129A/en
Publication of JPS6135752B2 publication Critical patent/JPS6135752B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 本発明はMOS又はCCDなどの一次元又は二次
元に素子が配列されており各画素を個別の素子で
受光し、電気信号に変換するシリコンタイプイメ
ージセンサの各素子毎の感度などの不均一性をデ
イジタル的に補正する装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention applies to each element of a silicon type image sensor such as a MOS or CCD in which elements are arranged in one or two dimensions, and each pixel is received by an individual element and converted into an electrical signal. The present invention relates to a device for digitally correcting non-uniformity such as sensitivity.

従来画像の撮像には電子管タイプのものがひろ
く利用されているが、近年、半導体技術の進歩に
伴ない固体のイメージセンサが耐久性、及び集積
度などの利点によつて実用段階に入つている。し
かし、これらイメージセンサの特徴として一次元
又は二次元に配列された各素子が各画素を構成
し、その各素子が製造工程により必ずしも均一に
製造されないため暗電流及び感度に不均一性が現
われる欠点がある。第1図に35素子の一次元セン
サの出力信号例を示す。V0(t)は各素子tに
関する暗時出力であり、V1(t)は同じく明時
出力である。これは、各素子毎に、暗電流及び明
電流がまちまちであることを示す。第2図に例と
してt1,t2,t3の3素子の入射光量Iと出力電圧
Vの関係を示す。即ち、シリコンタイプのイメー
ジセンサに於いては、IとVの関係は線型ではあ
るがI=O(入射光なし)の場合の出力V0
(t)、及び感度を示す傾きが各素子毎に異なつて
いる。このような出力信号をA/D変換器を用い
て例えば8ビツトのデイジタル信号に変換し、信
号処理を行う場合、可能なだけの情報を信号から
得るためには第3図に示すような構成をとる必要
がある。即ち、イメージセンサ2からの出力信号
は増巾器3、A/D変換器4を介し、デイジタル
化されたのち、センサ補正装置1により補正さ
れ、信号処理装置5で利用される。6は駆動回路
である。このセンサ補正装置の最も一般的な構成
は第4図に示すようなものである。ここでセンサ
は2048素子CCDとする。センサ補正装置1はメ
モリ装置12から成る。メモリ装置12は2048個
の補正テーブルの集まりと考えることができる。
即ち、各センサ素子について、1つの補正テーブ
ルが対応する。補正テーブルにはA/D変換器4
からのデイジタル信号(8ビツトの値)に対する
真のレベル値(8ビツト)が記憶されており、デ
イジタル信号がアドレス母線101に加えられる
ことにより真の値が出力される。
Conventionally, electron tube type sensors have been widely used to capture images, but in recent years, with advances in semiconductor technology, solid-state image sensors have entered the practical stage due to their advantages such as durability and integration. . However, a characteristic of these image sensors is that each pixel is composed of elements arranged one-dimensionally or two-dimensionally, and each element is not necessarily manufactured uniformly during the manufacturing process, resulting in non-uniformity in dark current and sensitivity. There is. Figure 1 shows an example of the output signal of a 35-element one-dimensional sensor. V 0 (t) is the dark output for each element t, and V 1 (t) is the bright output as well. This indicates that the dark current and bright current vary from element to element. FIG. 2 shows, as an example, the relationship between the amount of incident light I and the output voltage V of three elements t 1 , t 2 , and t 3 . That is, in a silicon type image sensor, although the relationship between I and V is linear, the output V 0 when I = O (no incident light)
(t) and the slope indicating sensitivity are different for each element. When converting such an output signal into, for example, an 8-bit digital signal using an A/D converter and performing signal processing, the configuration shown in Figure 3 is required to obtain as much information as possible from the signal. It is necessary to take That is, the output signal from the image sensor 2 is digitized via an amplifier 3 and an A/D converter 4, corrected by a sensor correction device 1, and used by a signal processing device 5. 6 is a drive circuit. The most common configuration of this sensor correction device is as shown in FIG. Here, the sensor is a 2048-element CCD. The sensor correction device 1 consists of a memory device 12 . The memory device 12 can be thought of as a collection of 2048 correction tables.
That is, one correction table corresponds to each sensor element. A/D converter 4 is included in the correction table.
The true level value (8 bits) for the digital signal (8 bit value) from the address bus 101 is stored, and when the digital signal is applied to the address bus 101, the true value is output.

各センサ素子は互いに異なる感度を持つている
可能性があるため、上記の補正テーブルは2048個
必要であり、各補正テーブルは現在アドレス母線
101に入力されている信号の元となつたセンサ
素子のアドレスを駆動回路6が与えることにより
選択される。補正テーブルが2048個あるため、補
正テーブル選択のためのアドレス母線102は11
ビツト必要である。補正結果は共通の出力線10
3上に出力され、信号処理装置5に送られる。
Since each sensor element may have a different sensitivity from each other, 2048 correction tables are required, and each correction table corresponds to the sensor element that is the source of the signal currently input to the address bus 101. The selection is made by the drive circuit 6 giving an address. Since there are 2048 correction tables, the number of address bus lines 102 for selecting correction tables is 11.
Bits are required. The correction result is the common output line 10
3 and sent to the signal processing device 5.

以上の構成のセンサ補正装置の場合、各補正テ
ーブルは入力の8ビツトに対応して256バイトの
容量を持ち、これが2048個必要なため、全体とし
て512Kバイトのメモリ装置12が必要となる。
このように各々の素子の各々の値に対する補正値
をメモリ装置12に持てば完全に信号を補正する
ことができる。しかしこのためには、2048素子の
イメージセンサの信号の補正のために4メガビツ
トもの大容量のメモリ装置を必要とし、装置の価
格が異常に高くなる。
In the case of the sensor correction device having the above configuration, each correction table has a capacity of 256 bytes corresponding to 8 bits of input, and 2048 correction tables are required, so a total memory device 12 of 512 Kbytes is required.
In this way, if the memory device 12 has correction values for each value of each element, the signal can be completely corrected. However, this requires a memory device with a large capacity of 4 megabits to correct the signals of the 2048-element image sensor, making the device extremely expensive.

本発明の目的は補正精度を保つたままこのメモ
リ装置の容量を削減し安価なセンサ補正装置を提
供することにある。
An object of the present invention is to provide an inexpensive sensor correction device that reduces the capacity of this memory device while maintaining correction accuracy.

本発明はシリコンタイプのイメージセンサの特
徴を生かし、各素子の暗信号レベルをあらかじめ
記憶する暗信号メモリと、センサ出力をA/D変
換した出力から前記暗信号メモリの出力を減算す
る減算回路と、各素子の感度をあらかじめ記憶す
る感度メモリと、前記感度メモリの出力によりア
ドレスされ、前記減算回路の出力の各ビツトによ
りアクセスされる複数の補正メモリと、前記の複
数の補正メモリの出力すべてを加算し、補正結果
を出力する加算回路とから構成されセンサ補正を
実行するものである。
The present invention takes advantage of the characteristics of a silicon type image sensor and includes a dark signal memory that stores the dark signal level of each element in advance, and a subtraction circuit that subtracts the output of the dark signal memory from the output obtained by A/D converting the sensor output. , a sensitivity memory that stores the sensitivity of each element in advance, a plurality of correction memories that are addressed by the output of the sensitivity memory and accessed by each bit of the output of the subtraction circuit, and all the outputs of the plurality of correction memories. It is configured with an addition circuit that performs addition and outputs a correction result, and executes sensor correction.

以下に本発明の動作を第5図の実施例を参照し
て説明する。例としては前述と同様2048素子の
CCDの場合を考える。このCCDは各素子の暗時
出力が帯域の5%以下の値の不均一性を持ち、感
度も同じく5%以下の不均一性を持つとする。言
いかえるとA/D変換の出力は0〜255の値をと
るが、255の5%は12.75であるため、各素子の暗
時出力V0(t)は例えば0〜13の14通りの値し
かとらない。このとき飽和光量を与えた場合に
も、各素子の、暗時出力を含めた出力値が255を
超えないようにするには、高々242(=255−13)
を光量に比例する出力の最大値となるようにす
る。各素子の、飽和光量に対する比例部分の出力
値 V2(t)=V1(t)−V0(t) …(1) は、やはり高々5%以内の不均一性を持つので、
229〜242の14通りの値しかとらない。暗信号メモ
リ13は、各素子tに対するV0(t)を記憶し
ており、感度メモリ15は第(2)式により与えられ
る、各素子tに対するV2′(t)を記憶してい
る。V2′(t)は0〜13の値をとる。これは各素
子の感度の識別番号を考えることができる。そし
て、同じV2′(t)を持つ素子はすべて同じ感度
を持つので、感度は2048の全素子に亘つて14通り
のみ存在する。
The operation of the present invention will be explained below with reference to the embodiment shown in FIG. As an example, 2048 elements are used as described above.
Consider the case of CCD. It is assumed that this CCD has a non-uniformity in the dark output of each element of 5% or less of the band, and also has a non-uniformity in sensitivity of 5% or less. In other words, the output of A/D conversion takes values from 0 to 255, but since 5% of 255 is 12.75, the dark output V 0 (t) of each element has 14 values from 0 to 13, for example. I only take it. At this time, even if a saturated light amount is given, in order to prevent the output value of each element including the dark output from exceeding 255, it is necessary to use at most 242 (= 255 - 13).
to the maximum value of the output proportional to the amount of light. The output value V 2 (t) = V 1 (t) − V 0 (t) (1) of the proportional part to the saturated light amount of each element still has non-uniformity within 5% at most, so
It only takes 14 values from 229 to 242. The dark signal memory 13 stores V 0 (t) for each element t, and the sensitivity memory 15 stores V 2 '(t) for each element t given by equation (2). V 2 '(t) takes a value from 0 to 13. This can be thought of as an identification number for the sensitivity of each element. Since all elements having the same V 2 '(t) have the same sensitivity, there are only 14 different sensitivities among all 2048 elements.

V2′(t)=V2(t)−229 …(2) 減算回路14は、A/D変換器の出力線101
(8ビツト)のデータから暗信号メモリ13の出
力線130上のデータ(4ビツト)を減算し、出
力は信号線140に出力される。暗信号メモリ1
3のアドレスはCCDのスキヤンに従つてアドレ
ス母線102によりスキヤンされる。この結果暗
電流の不均一性の補正が行われた。感度メモリ1
5は同様にアドレス母線102によりアクセスさ
れ各素子の感度に対応して予め測定され、格納さ
れている感度の識別番号V2′(t)が信号線15
0に出力される。複数の補正メモリ16の各々は
各感度に対する各ビツトの重みを記憶しており、
信号線150によりアドレスされる。信号線14
0の各ビツトが“1”の場合は対応する補正メモ
リ16の重みが出力信号線160に出力され
“0”の場合はoが出力される。補正結果は信号
線160のすべてを加算回路17により加算した
結果であり信号線103に出力される。各感度i
(=V2′(t))に対する各入力ビツトjへの重み
ijは式(3)のように補正メモリ16に記憶され
る。但し入力電圧V2の値は式(4)のように表わさ
れるとする。
V 2 '(t)=V 2 (t)-229...(2) The subtraction circuit 14 connects the output line 101 of the A/D converter
The data (4 bits) on the output line 130 of the dark signal memory 13 is subtracted from the data (8 bits), and the output is output to the signal line 140. Dark signal memory 1
Address No. 3 is scanned by the address bus 102 in accordance with the CCD scan. As a result, the non-uniformity of dark current was corrected. Sensitivity memory 1
5 is similarly accessed by the address bus 102, and the sensitivity identification number V 2 '(t) which is previously measured and stored corresponding to the sensitivity of each element is transmitted to the signal line 15.
Output to 0. Each of the plurality of correction memories 16 stores the weight of each bit for each sensitivity,
Addressed by signal line 150. Signal line 14
When each bit of 0 is "1", the weight of the corresponding correction memory 16 is outputted to the output signal line 160, and when each bit is "0", o is outputted. The correction result is the result of adding all the signal lines 160 by the adding circuit 17 and is output to the signal line 103. Each sensitivity i
The weight W ij given to each input bit j for (=V 2 '(t)) is stored in the correction memory 16 as shown in equation (3). However, it is assumed that the value of the input voltage V 2 is expressed as in equation (4).

Wij=255/229+i2j …(3) (ここで、αjは入力ビツトjの値、i=0〜
13、j=0〜7) 補正結果V3は式(5)のようになる。
Wij=255/229+ i2j ...(3) (Here, αj is the value of input bit j, i=0~
13, j=0 to 7) The correction result V3 is as shown in equation (5).

例えば感度i=0の場合、飽和光量に対し、入
力電圧V2は229しかない、しかし、補正された結
果V3は255となるべきであるので、補正式は式(6)
のようになる。
For example, when sensitivity i = 0, the input voltage V 2 is only 229 for the saturated light amount, but the corrected result V 3 should be 255, so the correction formula is Equation (6)
become that way.

V3=255/229V2 …(6) このとき、感度i=0の画素に対し、V2=100
が得られたとすると、真の値として式(6)により
V3=111が得られる。(小数点以下は四捨五入し
た。) 本発明では、これをビツト毎に分解して求めて
おり、式(3)によれば、8つの重みWojはそれぞれ
式(3)により、 W00=1.11,W01=2.23,
W02=4.45,W03=8.91, W04=17.82,W05=35.63,
W06=71.27,W07=142.53 となる。また入力信号はV2=100で、2進法で書
き直すと、01100100となるため、 α=0,α=0,α=1,α=0 α=0,α=1,α=1,α=0 である。よつて式(5)は上記の値から、 V3=W02+W05+W06
=4.45+35.63+71.27=111.35 と計算され、四捨五入して正しくV3=111が得ら
れる。
V 3 =255/229V 2 ...(6) At this time, for a pixel with sensitivity i = 0, V 2 = 100
Assuming that is obtained, the true value is given by equation (6).
V 3 =111 is obtained. (The numbers below the decimal point are rounded off.) In the present invention, this is determined by decomposing it into bits, and according to equation (3), the eight weights Woj are calculated as follows: W 00 = 1.11, W 01 = 2.23,
W 02 = 4.45, W 03 = 8.91, W 04 = 17.82, W 05 = 35.63,
W 06 = 71.27, W 07 = 142.53. Also, the input signal is V 2 = 100, and when rewritten in binary, it becomes 01100100, so α 0 = 0, α 1 = 0, α 2 = 1, α 3 = 0 α 4 = 0, α 5 = 1 , α 6 =1, α 7 =0. Therefore, formula (5) is obtained from the above values, V 3 = W 02 + W 05 + W 06
= 4.45 + 35.63 + 71.27 = 111.35, which is rounded off to correctly obtain V 3 = 111.

補正結果が各ビツトに対する重みの和になるこ
とはシリコンタイプセンサの線型性を利用してい
る。また8ビツトデータの場合、各補正メモリ1
6の出力値を加算して8ビツトの精度を持たせる
ため、出力信号線160の各々は少くとも小数点
以下3ケタを含む11ビツトの精度を必要とする。
(第5図では簡単のため1本の線で示している)
この結果、出力信号は第4図の構成の場合とほと
んど同様の精度の補正結果となる。このとき使用
されたメモリの容量は暗信号メモリ13に2048×
4ビツト、感度メモリ15に同じく2048×4ビツ
ト、補正メモリ16に8×14×11ビツト、総計約
18キロビツトであり、第4図の構成に比較して約
200分の1になつており、大幅な削減効果が得ら
れ装置の価格を低下させることができる。この場
合、減算回路、加算回路が使用されているが、そ
の遅延時間はメモリアクセスに比較して長くはな
いので時間特性の劣化を伴なうこともない。
The fact that the correction result is the sum of the weights for each bit takes advantage of the linearity of the silicon type sensor. In addition, in the case of 8-bit data, each correction memory 1
In order to add 6 output values to have 8 bits of precision, each output signal line 160 requires 11 bits of precision, including at least 3 digits after the decimal point.
(In Figure 5, it is shown as a single line for simplicity.)
As a result, the output signal becomes a correction result with almost the same accuracy as in the case of the configuration shown in FIG. The capacity of the memory used at this time is 2048 × dark signal memory 13.
4 bits, same 2048 x 4 bits for sensitivity memory 15, 8 x 14 x 11 bits for correction memory 16, total approx.
18 kilobits, which is approximately 18 kilobits compared to the configuration shown in Figure 4.
The amount is reduced to 1/200, resulting in a significant reduction effect and lowering the cost of the equipment. In this case, a subtraction circuit and an addition circuit are used, but their delay time is not long compared to memory access, so there is no deterioration in time characteristics.

以上の実施例では暗信号の各素子毎の不均一性
を補正するために暗信号メモリと減算回路を構成
に含んでいるが、今後CCDなどの製造技術、及
び駆動技術の進歩により暗信号の不均一性は無視
できる程小さくなる可能性があり、その場合には
上記暗信号メモリ、減算回路を構成に含まずにセ
ンサ補正装置を構成することができる。その結果
上の例の場合には更に8キロビツトのメモリの削
減が可能になる。
In the above embodiment, a dark signal memory and a subtraction circuit are included in the configuration in order to correct the non-uniformity of the dark signal for each element. There is a possibility that the non-uniformity becomes negligible, and in that case, the sensor correction device can be configured without including the dark signal memory and the subtraction circuit. As a result, in the above example, an additional 8 kilobits of memory can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明により補正の対象と
なるイメージセンサの入射光量と出力信号の説明
図、第3図は本発明のイメージセンサ系における
位置づけの説明図、第4図は一般的なセンサ補正
装置の説明図、第5図は本発明の実施例である。 なお図において、1は本発明のセンサ補正装
置、2はイメージセンサ、3は増幅器、4はA/
D変換器、5は信号処理装置、6は駆動回路、1
3は暗信号メモリ、14は減算回路、15は感度
メモリ、16は複数の補正メモリ、17は加算回
路である。
Figures 1 and 2 are illustrations of the amount of incident light and output signals of the image sensor to be corrected according to the present invention, Figure 3 is an illustration of the positioning in the image sensor system of the present invention, and Figure 4 is a general diagram. FIG. 5, which is an explanatory diagram of a sensor correction device, is an embodiment of the present invention. In the figure, 1 is a sensor correction device of the present invention, 2 is an image sensor, 3 is an amplifier, and 4 is an A/
D converter, 5 is a signal processing device, 6 is a drive circuit, 1
3 is a dark signal memory, 14 is a subtraction circuit, 15 is a sensitivity memory, 16 is a plurality of correction memories, and 17 is an addition circuit.

Claims (1)

【特許請求の範囲】 1 複数の素子から成るイメージセンサの各素子
の感度をあらかじめ記憶する感度メモリと、前記
感度メモリの出力によりアドレスされ、前記イメ
ージセンサの出力記号をA/D変換した出力の各
ビツトにより対応して、アクセスされる複数の補
正メモリと、前記の複数の補正メモリの出力すべ
てを加算し、補正結果を出力する加算回路とから
構成され、センサ補正を実行するセンサ補正装
置。 2 複数の素子から成るイメージセンサの各素子
の暗信号レベルをあらかじめ記憶する暗信号メモ
リと、前記イメージセンサの出力信号をA/D変
換した出力から前記暗信号メモリの出力を減算す
る減算回路と、各素子の感度をあらかじめ記憶す
る感度メモリと、前記感度メモリの出力によりア
ドレスされ、前記減算回路の出力の各ビツトによ
り対応してアクセスされる複数の補正メモリと、
前記の複数の補正メモリの出力すべてを加算し補
正結果を出力する加算回路とから構成され、セン
サ補正を実行するセンサ補正装置。
[Scope of Claims] 1. A sensitivity memory that stores in advance the sensitivity of each element of an image sensor consisting of a plurality of elements, and an output that is addressed by the output of the sensitivity memory and that is an A/D converted output symbol of the image sensor. A sensor correction device that performs sensor correction and is comprised of a plurality of correction memories that are accessed in correspondence with each bit, and an addition circuit that adds all the outputs of the plurality of correction memories and outputs a correction result. 2. A dark signal memory that stores in advance the dark signal level of each element of an image sensor consisting of a plurality of elements, and a subtraction circuit that subtracts the output of the dark signal memory from the output obtained by A/D converting the output signal of the image sensor. , a sensitivity memory that stores the sensitivity of each element in advance, and a plurality of correction memories that are addressed by the output of the sensitivity memory and accessed correspondingly by each bit of the output of the subtraction circuit;
A sensor correction device that performs sensor correction and includes an addition circuit that adds all the outputs of the plurality of correction memories and outputs a correction result.
JP9477678A 1978-08-02 1978-08-02 Compensator for sensor Granted JPS5522129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9477678A JPS5522129A (en) 1978-08-02 1978-08-02 Compensator for sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9477678A JPS5522129A (en) 1978-08-02 1978-08-02 Compensator for sensor

Publications (2)

Publication Number Publication Date
JPS5522129A JPS5522129A (en) 1980-02-16
JPS6135752B2 true JPS6135752B2 (en) 1986-08-14

Family

ID=14119491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9477678A Granted JPS5522129A (en) 1978-08-02 1978-08-02 Compensator for sensor

Country Status (1)

Country Link
JP (1) JPS5522129A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198066U (en) * 1986-06-05 1987-12-16
JPS6450065U (en) * 1987-09-24 1989-03-28

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573133A (en) * 1983-04-19 1986-02-25 Rockwell International Corporation Signal processor for compensating detector non-uniformities

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RCA REVIEW=1974 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198066U (en) * 1986-06-05 1987-12-16
JPS6450065U (en) * 1987-09-24 1989-03-28

Also Published As

Publication number Publication date
JPS5522129A (en) 1980-02-16

Similar Documents

Publication Publication Date Title
US7196725B1 (en) Image reading apparatus and computer readable storage medium
TWI623230B (en) Imaging device, imaging device, electronic device, threshold calculation device, and imaging method
US7113565B2 (en) Radiological imaging apparatus and method
JP4384092B2 (en) Method and apparatus for correcting pixel value in image sensor capable of addressing in line and column
EP0457522B1 (en) Gamma correction circuits
US6914627B1 (en) Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor
US5521640A (en) Color image array scanner with high resolution monochrome mode
US6587145B1 (en) Image sensors generating digital signals from light integration processes
US7825971B2 (en) Low noise image sensing system and method for use with sensors with very small pixel size
JP3308146B2 (en) Solid-state imaging device
JP2000513518A (en) Calibration method and system for imaging device
JP2002344813A (en) Imaging unit and radiation imaging unit
JPS6135751B2 (en)
JPS6135752B2 (en)
US6816196B1 (en) CMOS imager with quantized correlated double sampling
JPS6135753B2 (en)
JPH1065973A (en) Solid-state image pickup device
JP2008245121A (en) Imaging apparatus and image sensor device
JPH0530350A (en) Solid-state image pickup device
JP2003259234A (en) Cmos image sensor
JPH03195177A (en) Picture reader
JPH0556356A (en) Signal processing circuit
JP2010109607A (en) Solid-state imaging device
JP4396023B2 (en) Solid-state imaging device and driving method thereof
JPH04506140A (en) Method and apparatus for correcting shading effects in video images