JPS6134630A - レジスタフアイル - Google Patents
レジスタフアイルInfo
- Publication number
- JPS6134630A JPS6134630A JP11964385A JP11964385A JPS6134630A JP S6134630 A JPS6134630 A JP S6134630A JP 11964385 A JP11964385 A JP 11964385A JP 11964385 A JP11964385 A JP 11964385A JP S6134630 A JPS6134630 A JP S6134630A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- fields
- node
- register file
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims description 28
- 230000006870 function Effects 0.000 claims description 16
- 239000002131 composite material Substances 0.000 claims description 4
- 238000006467 substitution reaction Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000013138 pruning Methods 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
関連する米国特許出願
本願に直接的にまたは間接的に関連する米国特許出願は
以下のとおりである： Ｇａｒｙ Ｅ、 ＬｏＯｓｄｏｎ、 ｅｔ ａｌ、に
よって１９８４年６月５日に出願され、かつ“１変数を
含まない適応可能な言語コードを用いる２進的に方向付
けられたグラフとして記憶されたプログラムを実行する
整理編集プロセッサに対するグラフマネジャー（Ｇ ｒ
ａｐｈ Ｍ ａｎａａｅｒ ｆｏｒ ａ Ｒｅｄ
ｕｃ口ＯｎＰ ｒｏｃｅｓｓｏｒ Ｅ ｘｅｃｕｔｉ
ｎｇ Ｐ ｒｏｏｒａｍｓ Ｓ ｔｏｒｅｄ ａｓＢ
１ｎａｒｙ Ｄｉｒｅｃｔｅｄ Ｇ ｒａｐｈｓ
ＥｍｐｌｏｙｉｎｇＶａｒｉａｂｌｅ−Ｆｒｅｅ
Ａｐｐｌｉｃａｔｉｖｅ ＬａｎｏｕａｏｅＣｏｄ
ｅｓ） ”と題された特許出願、連続番号第６１７゜５
２６号；および （３ａｒｙ Ｅ 、 Ｌ ｏｇｓｄｏｎ、 ｅｔ ａｔ
、によって１９８４年６月５日に出願され、かつ゛変数
を含まない適応可能な言語コードを用いる２進的に方向
付けられたグラフとして記憶された整理編集プロセッザ
実行プログラムに対する条件コンセントレータおよび制
御記憶手段（Ｃｏｎｄｉｔｉｏｎ Ｃｏｎｃｅｎｔｒ
ａｔｏｒａｎｄ Ｃ０ｎｔｒ０１ ５ｔｏｒｅ ｆｏｒ
ａ ＲｅｄｕＣＮＯｎＰｒｏｃｒｅｓｓｏｒ Ｅｘ
ｅｃｕｔｉｎＯＰｒｏｏｒａｍｓ ５ｔｏｒｅｄａｓ
Ｂ １ｎａｒＶ Ｄ １ｒｅｃｔｅｄ Ｇｒａｐｈｓ
Ｅ＋１１＋）Ｉ（ｌＶｉｎ（ＩＶａｒｉａｂｌｅ −
Ｆ ｒｅｅ Ａ ｐｐｌｉｃａｔｉｖｅ Ｌ ａｎａ
ｕａｏｅＣｏｄｅｓ） ”と題された特許出願連続番号
箱６１７゜５３２号。 この発明は、２進的に方向付けられたグラフとして表わ
されたプログラムを評価するようにされたディジタルプ
ロセッサに対する並列レジスタ転送機構に関し、より特
定的には、同等のグラフの漸進的な置換によってそのよ
うなグラフを評価するプロセッサに関する。 九訂ＪＬｉりＪｄＬ 今日の市場におけるほとんどのディジタルコンピュータ
は、Ｊｏｈｎ ＶＯｎ Ｎｅｕｍａｎｎによって最初
に仮定されたタイプのものであり、それらはコマンドの
実行を逐次的に行なっている。ＦＯＲＴＲＡＮおよびＣ
０ＢＯＬのような、コンピュータをプログラムするため
の第１の高水準言語はこの構成を反映しており、コンピ
ュータによって実行されるべきアルゴリズムの設計とと
もに記憶の管理および制御の流れの管理の責任をプログ
ラマに負わせていた。純１− ｒ ｓ ｐのような純粋
に適応可能な言語は、プログラマをこれらの管理の責任
から解放することだけ、無条件言語とは異なっている。 純ＬＩＳＰに代わるものは、［）ａｖｉｄ Ａ。 Ｔｕｒｎｅｒによって開発されたセイントアンドリニー
ススタティツクランゲツジ（Ｓ ａｉｎｔ Ａ ｎｄ
ｒｅｗｓＳｔａｔｉｃ Ｌａｎｇｕａ（Ｉｅ ）すなわ
ち５ＡＳＬである（ＳＡＳニー１ ａｎｇｕａｇｅ Ｍ
ａｎｕａｌ ｕ ｎ１Ｖｅｒｓ＋ｔｙｏｆ Ｓ
ｔ、 Ａｎｄｒｅｗｓ、 １９７６）、 ”コンビ
ネータ″と呼ばれるいくつかの定数を導入することによ
って、この言語は、変数を含まない表記法に変換される
（Ｄ、 Ａ、 Ｔｕｒｎｅｒ、 ”△ Ｎｅｗｒｍｐ
＋ｅｍｅｎｔａｔｔｏｎ Ｔｅｃｔ＋ｎ１ｑｕｅ ｆｏ
ｒ Ａｐｐｌｉｃａｔｉｖｅｌ ａ ｎ （ｌ Ｌｌ
ａ ｊｌ ｅ Ｓ”、 Ｓｏｆｔｗａｒｅ −Ｐｒａ
ｃｔｉｃｅ ａｎｄＥｘｐｅｒｉｅｎｃｅ、 Ｖｏｌ
、 ９． ＤＩ）、 ３１−４９．１９７９）。この表
記法は、（引数として関数を使用しかつ結果どしてその
関数を戻す）高次関数および（１つまたはそれ以」−の
引数が規定されていないときでさえ結果を戻す）厳密で
はない関数を取扱うのに特に有利である。 Ｔ ｕｒｎｅｒによって開発された実行手法は、プラス
、マイナスなどのような１１Ｉ］の原始関数と、高次の
、厳密ではない関数である１組のコンビネータとを用い
る。これらの演算子は、置換の規則によって形式的に定
義され、そのいくつかの例は以下のとおりである。 Ｓ ｆ ｇ ×＋ｆ × （ＬＪ ×）Ｋ ｘ ｙ＋
Ｘ ■ ×→× Ｙ ｈ−４ｈ （Ｙ ｈ） Ｃｆ Ｘ Ｖ →ｒｙｘ ３ｆ ｇ ｘ →ｆ（ｏｘ）ｃｏｎｄ
Ｄ Ｘ Ｖ→ｘ、ｐが真の場合ｙ、ｐが偽の場合 プラス ｍｎ＋ｒ、ここで、ｍおよびｎは、すでにある
数まで減少さ れておらなければならず、 ｒはｍとｎとの合計であ る。 他のコンビネータおよびそれらの定義は、上述のＴ ｕ
ｒｎｅｒの刊行物において見出される。 このコンビネータの表記法は、２進的に方向付けられた
グラフとして都合良く表わされており、このグラフにお
いて、各ノードは、引数への関数の適用を表わしている
（これらのグラフは、最初の２つのコンビネータの名称
からＳＫ−グラフとして知られている）。この置換の法
則はその後、グラフ変換ルールとして理解されており、
これらのグラフ（それゆえに、それらが表わすプログラ
ム）は、非常に簡単な特性のプロセッサによって、整理
編集とて知られている処理において評価される。そのよ
うな整理編集プロセッサは、゛″変数含まない適応可能
な言語コードを用いるツリー状のグラフとして記憶され
たプログラムを実行するだめの整理編集プロセッサ（Ｒ
ｅｄＬＩｃｔ １ＯｎＰ ｒｏｃｅｓｓｏｒ ｆｏｒ
Ｅ ｘｅｃｕｔｉｎｇ Ｐ ｒｏｇｒａｍｓＳｔｏ
ｒｅｄ ａｓ Ｔｒｅｅｌｉｋｅ Ｇｒａｐｈｓ Ｅ
ｍｐｌｏｙｉｎｇＶａｒｉａｂｌｅ −Ｆｒｅｅ Ａｐ
ｐｌｉｃａＮｖｅ Ｌ ａｎｇｕａａｅＣｏｄｅｓ）
”と題された３ｏ１ｔｏｎ ｅｔ ａｌ、に：よる米
国特許第４．４４７，８７５号において開示されている
。 整理編集処理の詳細は、Ｔｕｒｎｅｒの論文において見
出されるが、簡単な例が有用である。第１八図ないし第
１Ｄ図は、５ＡＳＬプログラムを表わすグラフの整理編
集を描いている。 サクセサ（ｓｕｃｃｅｓｓｏｒ ） ２ここで、 サクセサｘ＝１＋ｘ このプログラムは、コンビネータの表現ＣＩ２ （プラ
ス１） −１０＝ に翻訳（コンパイル）され、この表現は、第１Ａ図のグ
ラフによって表わされている。このグラフの連続的な変
換は、次のものを生じる。 Ｃルール（第１Ｂ図）を用いる、■〈プラス１）■ルー
ル（第１Ｃ図）を用いる、プラス１２プラスルール〈第
１Ｄ図）を用いる、３グラフを減少させるために実行さ
れる置換は、レジスタファイルにおける一方のロケーシ
ョンから他方のロケーションにシフトされる、ポインタ
およびコンビネータコードのような、いくつかの異なる
データの操作を要求する。上述のＢａ１ｔｏｎａｔ ａ
ｔ、の出願において開示された実施例において、各グラ
フー整理編集ステップは、レジスターファイルの転送の
シーケンスを要求する。しかしながら、多くの場合、レ
ジスタ間で要求された転送は、結果として速度の増大を
もたらしながら、同時に実行され得る。 この発明の目的は、一連の置換を介して２進的に方法付
けられたグラフの評価のための改善された処理システム
を提供することである。 この発明の他の目的は、いくつかの同時的なレジスタの
転送によって各置換が実行されるようなプロセッサを提
供することである。 さらに、この発明の目的は、ファイルを構成するそれぞ
れのレジスタ間のレジスタ内容の同時転送を調整するよ
うな整理編集プロセッサに対づる改善されたレジスタフ
ァイルを提供することである。 発明の概要 上）ホの目的を達成するために、この発明は、適応可能
な言語の整理編集プロセッサに用いるＩζめのレジスタ
ファイルに存する。このファイルには、それらの内容の
同時転送のためにファイルにおける種々のレジスタを相
互接続するいくつかのクロスバ−ネットワークが設
以下のとおりである： Ｇａｒｙ Ｅ、 ＬｏＯｓｄｏｎ、 ｅｔ ａｌ、に
よって１９８４年６月５日に出願され、かつ“１変数を
含まない適応可能な言語コードを用いる２進的に方向付
けられたグラフとして記憶されたプログラムを実行する
整理編集プロセッサに対するグラフマネジャー（Ｇ ｒ
ａｐｈ Ｍ ａｎａａｅｒ ｆｏｒ ａ Ｒｅｄ
ｕｃ口ＯｎＰ ｒｏｃｅｓｓｏｒ Ｅ ｘｅｃｕｔｉ
ｎｇ Ｐ ｒｏｏｒａｍｓ Ｓ ｔｏｒｅｄ ａｓＢ
１ｎａｒｙ Ｄｉｒｅｃｔｅｄ Ｇ ｒａｐｈｓ
ＥｍｐｌｏｙｉｎｇＶａｒｉａｂｌｅ−Ｆｒｅｅ
Ａｐｐｌｉｃａｔｉｖｅ ＬａｎｏｕａｏｅＣｏｄ
ｅｓ） ”と題された特許出願、連続番号第６１７゜５
２６号；および （３ａｒｙ Ｅ 、 Ｌ ｏｇｓｄｏｎ、 ｅｔ ａｔ
、によって１９８４年６月５日に出願され、かつ゛変数
を含まない適応可能な言語コードを用いる２進的に方向
付けられたグラフとして記憶された整理編集プロセッザ
実行プログラムに対する条件コンセントレータおよび制
御記憶手段（Ｃｏｎｄｉｔｉｏｎ Ｃｏｎｃｅｎｔｒ
ａｔｏｒａｎｄ Ｃ０ｎｔｒ０１ ５ｔｏｒｅ ｆｏｒ
ａ ＲｅｄｕＣＮＯｎＰｒｏｃｒｅｓｓｏｒ Ｅｘ
ｅｃｕｔｉｎＯＰｒｏｏｒａｍｓ ５ｔｏｒｅｄａｓ
Ｂ １ｎａｒＶ Ｄ １ｒｅｃｔｅｄ Ｇｒａｐｈｓ
Ｅ＋１１＋）Ｉ（ｌＶｉｎ（ＩＶａｒｉａｂｌｅ −
Ｆ ｒｅｅ Ａ ｐｐｌｉｃａｔｉｖｅ Ｌ ａｎａ
ｕａｏｅＣｏｄｅｓ） ”と題された特許出願連続番号
箱６１７゜５３２号。 この発明は、２進的に方向付けられたグラフとして表わ
されたプログラムを評価するようにされたディジタルプ
ロセッサに対する並列レジスタ転送機構に関し、より特
定的には、同等のグラフの漸進的な置換によってそのよ
うなグラフを評価するプロセッサに関する。 九訂ＪＬｉりＪｄＬ 今日の市場におけるほとんどのディジタルコンピュータ
は、Ｊｏｈｎ ＶＯｎ Ｎｅｕｍａｎｎによって最初
に仮定されたタイプのものであり、それらはコマンドの
実行を逐次的に行なっている。ＦＯＲＴＲＡＮおよびＣ
０ＢＯＬのような、コンピュータをプログラムするため
の第１の高水準言語はこの構成を反映しており、コンピ
ュータによって実行されるべきアルゴリズムの設計とと
もに記憶の管理および制御の流れの管理の責任をプログ
ラマに負わせていた。純１− ｒ ｓ ｐのような純粋
に適応可能な言語は、プログラマをこれらの管理の責任
から解放することだけ、無条件言語とは異なっている。 純ＬＩＳＰに代わるものは、［）ａｖｉｄ Ａ。 Ｔｕｒｎｅｒによって開発されたセイントアンドリニー
ススタティツクランゲツジ（Ｓ ａｉｎｔ Ａ ｎｄ
ｒｅｗｓＳｔａｔｉｃ Ｌａｎｇｕａ（Ｉｅ ）すなわ
ち５ＡＳＬである（ＳＡＳニー１ ａｎｇｕａｇｅ Ｍ
ａｎｕａｌ ｕ ｎ１Ｖｅｒｓ＋ｔｙｏｆ Ｓ
ｔ、 Ａｎｄｒｅｗｓ、 １９７６）、 ”コンビ
ネータ″と呼ばれるいくつかの定数を導入することによ
って、この言語は、変数を含まない表記法に変換される
（Ｄ、 Ａ、 Ｔｕｒｎｅｒ、 ”△ Ｎｅｗｒｍｐ
＋ｅｍｅｎｔａｔｔｏｎ Ｔｅｃｔ＋ｎ１ｑｕｅ ｆｏ
ｒ Ａｐｐｌｉｃａｔｉｖｅｌ ａ ｎ （ｌ Ｌｌ
ａ ｊｌ ｅ Ｓ”、 Ｓｏｆｔｗａｒｅ −Ｐｒａ
ｃｔｉｃｅ ａｎｄＥｘｐｅｒｉｅｎｃｅ、 Ｖｏｌ
、 ９． ＤＩ）、 ３１−４９．１９７９）。この表
記法は、（引数として関数を使用しかつ結果どしてその
関数を戻す）高次関数および（１つまたはそれ以」−の
引数が規定されていないときでさえ結果を戻す）厳密で
はない関数を取扱うのに特に有利である。 Ｔ ｕｒｎｅｒによって開発された実行手法は、プラス
、マイナスなどのような１１Ｉ］の原始関数と、高次の
、厳密ではない関数である１組のコンビネータとを用い
る。これらの演算子は、置換の規則によって形式的に定
義され、そのいくつかの例は以下のとおりである。 Ｓ ｆ ｇ ×＋ｆ × （ＬＪ ×）Ｋ ｘ ｙ＋
Ｘ ■ ×→× Ｙ ｈ−４ｈ （Ｙ ｈ） Ｃｆ Ｘ Ｖ →ｒｙｘ ３ｆ ｇ ｘ →ｆ（ｏｘ）ｃｏｎｄ
Ｄ Ｘ Ｖ→ｘ、ｐが真の場合ｙ、ｐが偽の場合 プラス ｍｎ＋ｒ、ここで、ｍおよびｎは、すでにある
数まで減少さ れておらなければならず、 ｒはｍとｎとの合計であ る。 他のコンビネータおよびそれらの定義は、上述のＴ ｕ
ｒｎｅｒの刊行物において見出される。 このコンビネータの表記法は、２進的に方向付けられた
グラフとして都合良く表わされており、このグラフにお
いて、各ノードは、引数への関数の適用を表わしている
（これらのグラフは、最初の２つのコンビネータの名称
からＳＫ−グラフとして知られている）。この置換の法
則はその後、グラフ変換ルールとして理解されており、
これらのグラフ（それゆえに、それらが表わすプログラ
ム）は、非常に簡単な特性のプロセッサによって、整理
編集とて知られている処理において評価される。そのよ
うな整理編集プロセッサは、゛″変数含まない適応可能
な言語コードを用いるツリー状のグラフとして記憶され
たプログラムを実行するだめの整理編集プロセッサ（Ｒ
ｅｄＬＩｃｔ １ＯｎＰ ｒｏｃｅｓｓｏｒ ｆｏｒ
Ｅ ｘｅｃｕｔｉｎｇ Ｐ ｒｏｇｒａｍｓＳｔｏ
ｒｅｄ ａｓ Ｔｒｅｅｌｉｋｅ Ｇｒａｐｈｓ Ｅ
ｍｐｌｏｙｉｎｇＶａｒｉａｂｌｅ −Ｆｒｅｅ Ａｐ
ｐｌｉｃａＮｖｅ Ｌ ａｎｇｕａａｅＣｏｄｅｓ）
”と題された３ｏ１ｔｏｎ ｅｔ ａｌ、に：よる米
国特許第４．４４７，８７５号において開示されている
。 整理編集処理の詳細は、Ｔｕｒｎｅｒの論文において見
出されるが、簡単な例が有用である。第１八図ないし第
１Ｄ図は、５ＡＳＬプログラムを表わすグラフの整理編
集を描いている。 サクセサ（ｓｕｃｃｅｓｓｏｒ ） ２ここで、 サクセサｘ＝１＋ｘ このプログラムは、コンビネータの表現ＣＩ２ （プラ
ス１） −１０＝ に翻訳（コンパイル）され、この表現は、第１Ａ図のグ
ラフによって表わされている。このグラフの連続的な変
換は、次のものを生じる。 Ｃルール（第１Ｂ図）を用いる、■〈プラス１）■ルー
ル（第１Ｃ図）を用いる、プラス１２プラスルール〈第
１Ｄ図）を用いる、３グラフを減少させるために実行さ
れる置換は、レジスタファイルにおける一方のロケーシ
ョンから他方のロケーションにシフトされる、ポインタ
およびコンビネータコードのような、いくつかの異なる
データの操作を要求する。上述のＢａ１ｔｏｎａｔ ａ
ｔ、の出願において開示された実施例において、各グラ
フー整理編集ステップは、レジスターファイルの転送の
シーケンスを要求する。しかしながら、多くの場合、レ
ジスタ間で要求された転送は、結果として速度の増大を
もたらしながら、同時に実行され得る。 この発明の目的は、一連の置換を介して２進的に方法付
けられたグラフの評価のための改善された処理システム
を提供することである。 この発明の他の目的は、いくつかの同時的なレジスタの
転送によって各置換が実行されるようなプロセッサを提
供することである。 さらに、この発明の目的は、ファイルを構成するそれぞ
れのレジスタ間のレジスタ内容の同時転送を調整するよ
うな整理編集プロセッサに対づる改善されたレジスタフ
ァイルを提供することである。 発明の概要 上）ホの目的を達成するために、この発明は、適応可能
な言語の整理編集プロセッサに用いるＩζめのレジスタ
ファイルに存する。このファイルには、それらの内容の
同時転送のためにファイルにおける種々のレジスタを相
互接続するいくつかのクロスバ−ネットワークが設
【プ
られている。 さらに、この発明の特徴は、２進的に方向（ｄけられた
グラフとして表わされた適応可能な言８ｎプログラムを
評価するための整理編集プロセッサのための並列レジス
タ転送機構に存する。 １の 略 な説明 この発明を利用するシステムは第２図に描かれている。 主要なエレメントはグラフマネジャー１０であり、これ
は減少されるべきグラフのいくつかのノードを蓄えかつ
これらのノードを操作させてグラフの整理編集に必要な
一連の置換を実行させるデータセクションを含んでいる
。このシステムは、グラフのノードのすべてに対する記
憶をもたらすシステムメモリ１１と、それが待機してい
るそのアドレスがグラフマネジャーによって用いられる
未使用のワードに対するシステムメモリをスキャンする
アロケータ１２とを含んでいる。このアロケータはまた
、待機されているアドレス数の計数値を維持する。サー
ビスプロセッサ１３は、ホストプロセッサ〈図示せず）
への広範囲のデータ転送を支持し：それはまた浮動少数
点演算能力を提供している。 先行技術のシステムのグラフ整理編集手法に関する特定
の問題は、再度第１八図ないし第１Ｄ図を参照してより
良好に描かれている。第１Ａ図におけるグラフの第１Ｂ
図におけるグラフへの変換において、ノードｂの右側の
セルの内容は、ノードａの右側のセルに転送されなけれ
ばならず、ノードＣの右側のセルは、ノードｆの左側の
セルに転送されな（プればならず、さらにノードａの右
側のセルはノード「の右側のセルに転送されなければな
らないということが評価されるであろう。先行技術の整
理編集プロセッサにおいて、この一連の転送は、逐次的
に実行され、同様の一連の転送が実行されて第１Ｂ図の
グラフを第１Ｃ図のグラフに減少させる。この発明の目
的は、レジスタ転送の各シーケンスがそれによって同時
に実行され整理編集処理の効率を高める並列レジスター
転送機構を提供することである。 【図面の簡単な説明】 第２図のグラフマネジャー１０は、第３図においてより
詳細に示されており、アロケータ１２との通信を含んで
いる。このグラフマネジャーは、データセクション２０
と、条件コンセントレータ２１と、制御セクション２２
とを含んでいる。 データセクション２０は、減少されているグラフの一部
分をストアし、かつその中の種々のレジスタ間でフィー
ルドを同時に転送させる。これらのフィールドのうちの
いくつかの値は、以下に説明される理由で条件コンセン
トレータ２１に送られる。このデータセクションは、第
４図により詳細に示されており、さらにそのレジスタフ
ァイルは第７八図ないし第７Ｆ図において詳細に示され
ている。 制御セクション２２は、ステー１へマシンのためのマイ
クロプログラムがその中にストアされる書込可能な制御
ストローブ２２ｂを伴なった簡単なステートマシンであ
る。マイクロ命令アドレスは、条件コンセントレータ２
１から受取られた変位フィールドをつなぐことによって
発生し、制御レジスタ２２ａにおける次のアドレスフィ
ールドはさらに選択されたマイクロ命令を受取る。 第４図に描かれた、第３図のデータセクション２０の構
成は、グラフの置換を実行するためのレジスタ間の並列
転送のための基本的な機構であるレジスタファイル３０
を含んでいる。また、第４図に示されているのは経路バ
ッファ５０であり、これはレジスタファイル３０にスト
アされたノードの前身をストアするために用いられるス
タックメモリである。レジスタファイルおよび経路バッ
ファの双方は、第７八図ないし第７Ｆ図に関連して以下
により完全に説明されるであろう。第４図の演算ロジッ
クコニット３２は、簡単な演算子を実行し、バスインタ
ーフェイスユニット３１は、システムメモリおよびシス
テムの他のユニツ１〜と通信する。第３図の条イ！１コ
ンセン［ヘレータ２１は、第５図により詳細に描かれて
いる。この条件コンセン１〜レータは、演算ロジックユ
ニツ１〜３２、アロケータ１２、および１）゛−ビスプ
ロセッサ１３から入力を受取るとともに、レジスタファ
イル３０からも入力を受取る。これらの入力１ま、上述
のように、第３図の制御レジスタ２２ａからの次のアド
レスのフィールドにつながり制御記憶手段２２ｂにおけ
る次のマイクロ命令のアドレスを発生づ−る変位の値を
発生するために用いられる。 第５図に示されるように、条件コンセントレータは、１
３のガードジェネレータ、４Ｑａ−ｍを含み、これらの
各々は、″゛条件グループ″と呼ばれる入力順の組を″
゛ガード″組にマツピングする。このガードは単に、選
択された項の積のプール代数和である。たとえば、その
メンバーとして項Ａ、ＢおよびＣを有する条件グループ
を考える。 このグループから発生し得るガードは次のものを含む。 Ａ ＡＮＤ Ｂ ＡＮＤ Ｃ Ａ ＯＲＢ ＯＲＣ （Ａ ＡＮＤ Ｂ＞ ＯＲ（Ａ ＡＮＤ Ｃ
＞（／Ａ ＡＮＤ ／Ｂ） ＯＲ／Ｃ各ガードジ
ェネレータ出力は、ガードバス４１における１６のライ
ンのうちの１つに接続されている。制御レジスタ２２ａ
からの各ガードジェネレータへの制御入力は、発生され
るべきガードおよび能動化されるべき出力を選択する。 上述のように、入力順は、他のシステムユニットからの
条件であり、それらの正確な特性は、本件にとってはあ
まり重要ではない。各ジェネレータにお番プるガードに
対する組合わせ方程式は使用されている特定のマイクロ
プログラムの関数であり、マイクロプログラムがコンパ
イルされるときに判断される。 ガードパス４１は、１６−ラインのオープンコレクタバ
スであり、それゆえに、そのどの特定のラインも、同時
に１つ以上のガード演算子によってドライブされる。ガ
ードパス４１は、異なるガードジェネレータからガード
間にロジックＯＲ機能をもたらす。これは、マイクロプ
ログラマに、異なる条件グループからのガードの和であ
るガードを特定する機会を与える。 ガードパス４１は、優先順位エンコーダ４２への入力で
ある。優先順位エンコーダの出力は４ビット幅であり、
かつ最も高い優先順位の真のガードを特定し、ここでラ
インＯ上のガードは最も高い優先順位を有しておりかつ
ライン１５上のガードは最も低い優先順位を有している
。 ノードフォーマット 上述のように、第６図は、ＳＫ−グラフのノードが、シ
ステムメモリ１１と、レジスタファイル３０の種々のレ
ジスタと、経路バッファ５０との中に存在するフォーマ
ットを描いている。各ノードは、４ビツトのノード−タ
イプのフィールド（ＮＴ＞と、各３０ビツトの左および
右側のセルのフィールド（ＬＣおよびＲＣ）とを含んで
いる。 左側および右側のセルのフィールドはさらに、２ビツト
のセル−タイプのフィールド（ＣＴ＞と、４ビツトのサ
ブタイプフィールド（ＳＴ）と、２４ビツトの内容フィ
ールド（Ｃ）とに細別される。 種々のＳＫ演算子および値は、これらのフィールドの特
定の値の組合わせとしてコード化される。 並列レジスター転゛ 第４図に描かれたデータセクションのレジスタファイル
３１は、相互接続ネットワーク５９の要約された表現と
ともに第７Ａ図に詳細に示されている。総合的な相互接
続ネットワークを形成するようにその上に張られた実際
には４つのクロスバ−ネットワークであるネットワーク
５９の複雑さのだめに、この表現は要約されている。第
７Ｃ図ないし第７Ｆ図は、別々のクロスバーネッ１〜ワ
ークの各々に対する現実の出所および行先を示すテーブ
ルであり、第７Ｂ図は、以下により完全に示されるよう
に、これらのネットワークの複合物を表わすテーブルで
ある。 レジスタＲ，ＦおよびＮＮＡを除いて、第７Ａ図のレジ
スタは、第６図に示されたタイプのノードを保持するよ
うに設計されている。バッファレジスタＢＯ−８３（レ
ジスタ５１ａ −ｃ 、５２ａ−ｃ 、 ５３ａ −ｃ
、 ５４ａ −ｃ ）は、各々１つのノードをストア
し、さらに、通常は、減少されているグラフのリデック
スを含んでいる。レジスタＴ （５５ａ −ｃ ）はま
た、１つのノードをストアし、さらに複雑な変換期間中
に一時的な記憶手段として用いられる。前述のように、
経路バッフ１（５０ａ −Ｃ）は、データセクションに
おけるノードの前身であるノードを保持するために用い
られるスタックメモリである。この経路バッファは、最
大で２０４８のノードを保持することができる。 ＦおよびＲ（レジスタ５６および５７）は、各々１つの
セルをストアし、さらにグラフの通過期間中に主に用い
られ、ＮＮＡ （レジスタ５８）は、未使用のノードの
アドレスをストアし、さらに２４ビツト幅である。 これらのレジスタに加えて、レジスタファイルの中への
およびレジスタファイルから外へのいくつかのバスが存
在し、さらにこれらは第７Ｂ図ないし第７Ｆ図において
説明されている。バッフ１ボート（ＢＰババス０）は、
バッファレジスタＢ３から経路バッファヘノードを転送
するのに用いられる双方向ボートである。ＢＰババス０
はまた、経路バッファから８３またはＴレジスタファイ
ルを転送するのに用いられる。どのサイクルの期間中に
も、ＢＰババス０は、データセクションの中へまたはデ
ータセクションの外へデータを転送することができるが
、双方を実行することはできない。 データボート（ＤＰババス１）は、外部データバスとレ
ジスタファイルとの間でノードを転送するために用いら
れる双方向ボートである。このボートを含むデータ転送
は、データポートが出所および行先に同時になることが
できないということを除いて、レジスタとの転送と同じ
である。中でも、データポート６１は、システムメモリ
へのボートとして機能する。 アドレスボート（ＡＢババス２）は、内容フィールドを
アドレスバスに転送するのに用いられる単方向ボートで
ある。このボートにおけるデータは、システムメモリを
アドレスするために用いられる。このボートを含むデー
タ転送は、アドレスボートが行先にしかなり得ないとい
うことを除いて、レジスタとの転送と同一である。 新しいノードボート（ＮＮＰバス６４）は、ＮＮＡレジ
スタ５８を、その前身によってもたらされたアドレスで
満すために用いられる単方向ボートである。このボート
は、データセクションにおける他のどのレジタによって
もアクセスすることはできない。 相互接続ネットワーク５９の機能は、もちろん、データ
セクションのレジスタおよびボートを相互接続すること
である。上述のように、第７Ａ図は、ネットワーク５９
が４つのクロスバ−ネットワークで現実に構成され、そ
の各々それ自身の出所、行先および制御の組を有してい
るというように要約されている。これらのクロスバ−の
１つにおける各行先は、その入力においてｎ−人力マル
チプレクサを有しており、ここでｎは、その行先に対す
る可能な出所の数に等しい。各マルチプレクサに対する
別々の制御情報は、制御レジスタ２２ａによって与えら
れる。この態様で、それぞれの行先は、その内容を同時
に受取り、さらにどのレジスタも１つ以上の行先に対す
る出所となり得る。 相互接続ネットワークを構成する４つのクロスバ−ネッ
トワークは、ノードタイプ（第７Ｃ図）、セルタイプ（
第７Ｄ図）、サブタイプ（第７Ｅ図）および内容（第７
Ｆ図）ネットワークである。第７Ｂ図は、これらの４つ
のネットワークの複合物である。これらの図は、各ネッ
トワークの接続パターンを示している。行先は、テーブ
ルの最上部に表示された列である。出所はテーブルの行
を形成し、さらに左側に表示されている。Ｘは、出所と
行先どの間の接続を示している。たとえば、第７Ｂ図に
おいて、ＮＮＡ列を下方に読んでいくと、第７Ａ図のＮ
ＮＡレジスタ５８が１つの出所、すなわちＮＮＰバス６
４のみを有しているということが判断され得る。逆に、
行を横切って読むことによって、いずれかの特定の出所
に対して許された行先が判断され得る。 膨１ ２進的に方向付けらだグラフどしてストアされた変数を
含まない適応可能な言語の表現の評価に用いられる並列
レジスタ転送機構が以上のように開示された。この表現
は、結果が得られるまで一連の変換を介して減少される
。整理編集処理の期間中に、プロセッサは、メモリへお
よびメモリからノードを転送しかつこれらのノード上で
種々のオペレーションを実行する。プロセッサはまた、
メモリに新しいノードを作り出しかつ未使用のノードを
削除することができる。この発明によって、各整理編集
は、先行技術のシステムよりもはるかに早いステップで
実現され得る。 この発明の一実施例が開示されたが、この発明の精神お
よび範囲から離れることなく、その中で変更および修正
がなされるということは当業者にとって明白であろう。
られている。 さらに、この発明の特徴は、２進的に方向（ｄけられた
グラフとして表わされた適応可能な言８ｎプログラムを
評価するための整理編集プロセッサのための並列レジス
タ転送機構に存する。 １の 略 な説明 この発明を利用するシステムは第２図に描かれている。 主要なエレメントはグラフマネジャー１０であり、これ
は減少されるべきグラフのいくつかのノードを蓄えかつ
これらのノードを操作させてグラフの整理編集に必要な
一連の置換を実行させるデータセクションを含んでいる
。このシステムは、グラフのノードのすべてに対する記
憶をもたらすシステムメモリ１１と、それが待機してい
るそのアドレスがグラフマネジャーによって用いられる
未使用のワードに対するシステムメモリをスキャンする
アロケータ１２とを含んでいる。このアロケータはまた
、待機されているアドレス数の計数値を維持する。サー
ビスプロセッサ１３は、ホストプロセッサ〈図示せず）
への広範囲のデータ転送を支持し：それはまた浮動少数
点演算能力を提供している。 先行技術のシステムのグラフ整理編集手法に関する特定
の問題は、再度第１八図ないし第１Ｄ図を参照してより
良好に描かれている。第１Ａ図におけるグラフの第１Ｂ
図におけるグラフへの変換において、ノードｂの右側の
セルの内容は、ノードａの右側のセルに転送されなけれ
ばならず、ノードＣの右側のセルは、ノードｆの左側の
セルに転送されな（プればならず、さらにノードａの右
側のセルはノード「の右側のセルに転送されなければな
らないということが評価されるであろう。先行技術の整
理編集プロセッサにおいて、この一連の転送は、逐次的
に実行され、同様の一連の転送が実行されて第１Ｂ図の
グラフを第１Ｃ図のグラフに減少させる。この発明の目
的は、レジスタ転送の各シーケンスがそれによって同時
に実行され整理編集処理の効率を高める並列レジスター
転送機構を提供することである。 【図面の簡単な説明】 第２図のグラフマネジャー１０は、第３図においてより
詳細に示されており、アロケータ１２との通信を含んで
いる。このグラフマネジャーは、データセクション２０
と、条件コンセントレータ２１と、制御セクション２２
とを含んでいる。 データセクション２０は、減少されているグラフの一部
分をストアし、かつその中の種々のレジスタ間でフィー
ルドを同時に転送させる。これらのフィールドのうちの
いくつかの値は、以下に説明される理由で条件コンセン
トレータ２１に送られる。このデータセクションは、第
４図により詳細に示されており、さらにそのレジスタフ
ァイルは第７八図ないし第７Ｆ図において詳細に示され
ている。 制御セクション２２は、ステー１へマシンのためのマイ
クロプログラムがその中にストアされる書込可能な制御
ストローブ２２ｂを伴なった簡単なステートマシンであ
る。マイクロ命令アドレスは、条件コンセントレータ２
１から受取られた変位フィールドをつなぐことによって
発生し、制御レジスタ２２ａにおける次のアドレスフィ
ールドはさらに選択されたマイクロ命令を受取る。 第４図に描かれた、第３図のデータセクション２０の構
成は、グラフの置換を実行するためのレジスタ間の並列
転送のための基本的な機構であるレジスタファイル３０
を含んでいる。また、第４図に示されているのは経路バ
ッファ５０であり、これはレジスタファイル３０にスト
アされたノードの前身をストアするために用いられるス
タックメモリである。レジスタファイルおよび経路バッ
ファの双方は、第７八図ないし第７Ｆ図に関連して以下
により完全に説明されるであろう。第４図の演算ロジッ
クコニット３２は、簡単な演算子を実行し、バスインタ
ーフェイスユニット３１は、システムメモリおよびシス
テムの他のユニツ１〜と通信する。第３図の条イ！１コ
ンセン［ヘレータ２１は、第５図により詳細に描かれて
いる。この条件コンセン１〜レータは、演算ロジックユ
ニツ１〜３２、アロケータ１２、および１）゛−ビスプ
ロセッサ１３から入力を受取るとともに、レジスタファ
イル３０からも入力を受取る。これらの入力１ま、上述
のように、第３図の制御レジスタ２２ａからの次のアド
レスのフィールドにつながり制御記憶手段２２ｂにおけ
る次のマイクロ命令のアドレスを発生づ−る変位の値を
発生するために用いられる。 第５図に示されるように、条件コンセントレータは、１
３のガードジェネレータ、４Ｑａ−ｍを含み、これらの
各々は、″゛条件グループ″と呼ばれる入力順の組を″
゛ガード″組にマツピングする。このガードは単に、選
択された項の積のプール代数和である。たとえば、その
メンバーとして項Ａ、ＢおよびＣを有する条件グループ
を考える。 このグループから発生し得るガードは次のものを含む。 Ａ ＡＮＤ Ｂ ＡＮＤ Ｃ Ａ ＯＲＢ ＯＲＣ （Ａ ＡＮＤ Ｂ＞ ＯＲ（Ａ ＡＮＤ Ｃ
＞（／Ａ ＡＮＤ ／Ｂ） ＯＲ／Ｃ各ガードジ
ェネレータ出力は、ガードバス４１における１６のライ
ンのうちの１つに接続されている。制御レジスタ２２ａ
からの各ガードジェネレータへの制御入力は、発生され
るべきガードおよび能動化されるべき出力を選択する。 上述のように、入力順は、他のシステムユニットからの
条件であり、それらの正確な特性は、本件にとってはあ
まり重要ではない。各ジェネレータにお番プるガードに
対する組合わせ方程式は使用されている特定のマイクロ
プログラムの関数であり、マイクロプログラムがコンパ
イルされるときに判断される。 ガードパス４１は、１６−ラインのオープンコレクタバ
スであり、それゆえに、そのどの特定のラインも、同時
に１つ以上のガード演算子によってドライブされる。ガ
ードパス４１は、異なるガードジェネレータからガード
間にロジックＯＲ機能をもたらす。これは、マイクロプ
ログラマに、異なる条件グループからのガードの和であ
るガードを特定する機会を与える。 ガードパス４１は、優先順位エンコーダ４２への入力で
ある。優先順位エンコーダの出力は４ビット幅であり、
かつ最も高い優先順位の真のガードを特定し、ここでラ
インＯ上のガードは最も高い優先順位を有しておりかつ
ライン１５上のガードは最も低い優先順位を有している
。 ノードフォーマット 上述のように、第６図は、ＳＫ−グラフのノードが、シ
ステムメモリ１１と、レジスタファイル３０の種々のレ
ジスタと、経路バッファ５０との中に存在するフォーマ
ットを描いている。各ノードは、４ビツトのノード−タ
イプのフィールド（ＮＴ＞と、各３０ビツトの左および
右側のセルのフィールド（ＬＣおよびＲＣ）とを含んで
いる。 左側および右側のセルのフィールドはさらに、２ビツト
のセル−タイプのフィールド（ＣＴ＞と、４ビツトのサ
ブタイプフィールド（ＳＴ）と、２４ビツトの内容フィ
ールド（Ｃ）とに細別される。 種々のＳＫ演算子および値は、これらのフィールドの特
定の値の組合わせとしてコード化される。 並列レジスター転゛ 第４図に描かれたデータセクションのレジスタファイル
３１は、相互接続ネットワーク５９の要約された表現と
ともに第７Ａ図に詳細に示されている。総合的な相互接
続ネットワークを形成するようにその上に張られた実際
には４つのクロスバ−ネットワークであるネットワーク
５９の複雑さのだめに、この表現は要約されている。第
７Ｃ図ないし第７Ｆ図は、別々のクロスバーネッ１〜ワ
ークの各々に対する現実の出所および行先を示すテーブ
ルであり、第７Ｂ図は、以下により完全に示されるよう
に、これらのネットワークの複合物を表わすテーブルで
ある。 レジスタＲ，ＦおよびＮＮＡを除いて、第７Ａ図のレジ
スタは、第６図に示されたタイプのノードを保持するよ
うに設計されている。バッファレジスタＢＯ−８３（レ
ジスタ５１ａ −ｃ 、５２ａ−ｃ 、 ５３ａ −ｃ
、 ５４ａ −ｃ ）は、各々１つのノードをストア
し、さらに、通常は、減少されているグラフのリデック
スを含んでいる。レジスタＴ （５５ａ −ｃ ）はま
た、１つのノードをストアし、さらに複雑な変換期間中
に一時的な記憶手段として用いられる。前述のように、
経路バッフ１（５０ａ −Ｃ）は、データセクションに
おけるノードの前身であるノードを保持するために用い
られるスタックメモリである。この経路バッファは、最
大で２０４８のノードを保持することができる。 ＦおよびＲ（レジスタ５６および５７）は、各々１つの
セルをストアし、さらにグラフの通過期間中に主に用い
られ、ＮＮＡ （レジスタ５８）は、未使用のノードの
アドレスをストアし、さらに２４ビツト幅である。 これらのレジスタに加えて、レジスタファイルの中への
およびレジスタファイルから外へのいくつかのバスが存
在し、さらにこれらは第７Ｂ図ないし第７Ｆ図において
説明されている。バッフ１ボート（ＢＰババス０）は、
バッファレジスタＢ３から経路バッファヘノードを転送
するのに用いられる双方向ボートである。ＢＰババス０
はまた、経路バッファから８３またはＴレジスタファイ
ルを転送するのに用いられる。どのサイクルの期間中に
も、ＢＰババス０は、データセクションの中へまたはデ
ータセクションの外へデータを転送することができるが
、双方を実行することはできない。 データボート（ＤＰババス１）は、外部データバスとレ
ジスタファイルとの間でノードを転送するために用いら
れる双方向ボートである。このボートを含むデータ転送
は、データポートが出所および行先に同時になることが
できないということを除いて、レジスタとの転送と同じ
である。中でも、データポート６１は、システムメモリ
へのボートとして機能する。 アドレスボート（ＡＢババス２）は、内容フィールドを
アドレスバスに転送するのに用いられる単方向ボートで
ある。このボートにおけるデータは、システムメモリを
アドレスするために用いられる。このボートを含むデー
タ転送は、アドレスボートが行先にしかなり得ないとい
うことを除いて、レジスタとの転送と同一である。 新しいノードボート（ＮＮＰバス６４）は、ＮＮＡレジ
スタ５８を、その前身によってもたらされたアドレスで
満すために用いられる単方向ボートである。このボート
は、データセクションにおける他のどのレジタによって
もアクセスすることはできない。 相互接続ネットワーク５９の機能は、もちろん、データ
セクションのレジスタおよびボートを相互接続すること
である。上述のように、第７Ａ図は、ネットワーク５９
が４つのクロスバ−ネットワークで現実に構成され、そ
の各々それ自身の出所、行先および制御の組を有してい
るというように要約されている。これらのクロスバ−の
１つにおける各行先は、その入力においてｎ−人力マル
チプレクサを有しており、ここでｎは、その行先に対す
る可能な出所の数に等しい。各マルチプレクサに対する
別々の制御情報は、制御レジスタ２２ａによって与えら
れる。この態様で、それぞれの行先は、その内容を同時
に受取り、さらにどのレジスタも１つ以上の行先に対す
る出所となり得る。 相互接続ネットワークを構成する４つのクロスバ−ネッ
トワークは、ノードタイプ（第７Ｃ図）、セルタイプ（
第７Ｄ図）、サブタイプ（第７Ｅ図）および内容（第７
Ｆ図）ネットワークである。第７Ｂ図は、これらの４つ
のネットワークの複合物である。これらの図は、各ネッ
トワークの接続パターンを示している。行先は、テーブ
ルの最上部に表示された列である。出所はテーブルの行
を形成し、さらに左側に表示されている。Ｘは、出所と
行先どの間の接続を示している。たとえば、第７Ｂ図に
おいて、ＮＮＡ列を下方に読んでいくと、第７Ａ図のＮ
ＮＡレジスタ５８が１つの出所、すなわちＮＮＰバス６
４のみを有しているということが判断され得る。逆に、
行を横切って読むことによって、いずれかの特定の出所
に対して許された行先が判断され得る。 膨１ ２進的に方向付けらだグラフどしてストアされた変数を
含まない適応可能な言語の表現の評価に用いられる並列
レジスタ転送機構が以上のように開示された。この表現
は、結果が得られるまで一連の変換を介して減少される
。整理編集処理の期間中に、プロセッサは、メモリへお
よびメモリからノードを転送しかつこれらのノード上で
種々のオペレーションを実行する。プロセッサはまた、
メモリに新しいノードを作り出しかつ未使用のノードを
削除することができる。この発明によって、各整理編集
は、先行技術のシステムよりもはるかに早いステップで
実現され得る。 この発明の一実施例が開示されたが、この発明の精神お
よび範囲から離れることなく、その中で変更および修正
がなされるということは当業者にとって明白であろう。
第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は、この
発明が向けられるタイプの２進的に方向付けられたグラ
フを表わす図である。 第２図は、この発明を用いるシステムを示す図である。 第３図は、この発明のグラフマネジャーセクションの図
である。 第４図は、この発明のデータセクションの図である。 第５図は、この発明の条件コンセントレータの図である
。 第６図は、グラフがそこから形成されるタイプのノード
のフォーマットを示す図である。 第７八図ないし第７Ｆ図は、この発明のレジスター転送
機構を詳細に示す図である。 図において、１０はグラフマネジャー、１１はシステム
メモリ、１２はアロケータ、１３は丈−ビスプロセッサ
、２０はデータセクション、２１は条件コンセントレー
タ、２２は制御セクション、３０はレジスタファイル、
３１はバスインターフェイスユニット、３２は演算ロジ
ックユニット、４Ｑａ−ｍはガードジェネレータ、４１
はガードパス、４２は優先順位エンコーダ、５０は経路
バッファ、５９は相互接続ネットワーク、６０はＢＰバ
バス６１はＤＰババス６２はＡＰババス６４はＮＮＰバ
スを示す。 ＝２６− 昭和６０年８月８日
発明が向けられるタイプの２進的に方向付けられたグラ
フを表わす図である。 第２図は、この発明を用いるシステムを示す図である。 第３図は、この発明のグラフマネジャーセクションの図
である。 第４図は、この発明のデータセクションの図である。 第５図は、この発明の条件コンセントレータの図である
。 第６図は、グラフがそこから形成されるタイプのノード
のフォーマットを示す図である。 第７八図ないし第７Ｆ図は、この発明のレジスター転送
機構を詳細に示す図である。 図において、１０はグラフマネジャー、１１はシステム
メモリ、１２はアロケータ、１３は丈−ビスプロセッサ
、２０はデータセクション、２１は条件コンセントレー
タ、２２は制御セクション、３０はレジスタファイル、
３１はバスインターフェイスユニット、３２は演算ロジ
ックユニット、４Ｑａ−ｍはガードジェネレータ、４１
はガードパス、４２は優先順位エンコーダ、５０は経路
バッファ、５９は相互接続ネットワーク、６０はＢＰバ
バス６１はＤＰババス６２はＡＰババス６４はＮＮＰバ
スを示す。 ＝２６− 昭和６０年８月８日
Claims (10)
- （１）データを操作するプロセッサにおけるレジスタフ
ァイルであって、 情報のフィールドをストアする複数のレジスタと、 前記レジスタをともに結合して前記レジスタのいくつか
から前記レジスタの他のものに情報のフィールドを並列
に転送する相互接続手段とを備えたレジスタファイル。 - （２）前記相互接続手段は、前記並列情報転送のために
前記レジスタの各々を前記レジスタの他方に接続するク
ロスバーネットワークを含む、特許請求の範囲第１項記
載のレジスタファイル。 - （３）前記クロスバーネットワークは、そのようなレジ
スタの異なるフィールドを前記レジスタの他のものの他
方のフィールドに結合して前記フィールドのいくつかを
前記他方のレジスタに並列に転送する複数のクロスバー
ネットワークの複合物である、特許請求の範囲第２項記
載のレジスタファイル。 - （４）変数を含まない適応可能な言語コードを用いる２
進的に方向付けられたグラフを表わす２−セルのノード
を受取る記憶手段を有し、各ノードのいくつかにおける
そのようなセルの１つは他方のノードの記憶アドレスを
含み、各ノードのいくつかにおける前記セルの他方は関
数の変数を表わすコードを含みかつ各ノードのいくつか
における前記セルの他方は関数の置換を特定する変数を
含まない演算子コードを含む整理編集処理システムにお
けるレジスタファイルであって、 情報のフィールドをストアする複数のレジスタと、 前記レジスタをともに結合して前記レジスタのいくつか
から前記レジスタの他のものに情報のフィールドを並列
に転送する相互接続手段とを備えた、レジスタファイル
。 - （５）前記相互接続手段は、前記並列情報転送のために
前記レジスタの各々を前記レジスタの他方に接続するク
ロスバーネットワークを含む、特許請求の範囲第４項記
載のレジスタファイル。 - （６）前記複数のレジスタは、ノードのタイプを特定す
る情報を含むレジスタと、ノードの左側のセルを含むレ
ジスタと、ノードの右側のセルを含むレジスタとを有す
る、特許請求の範囲第５項記載のレジスタファイル。 - （７）前記クロスバーネットワークは、前記レジスタの
異なるフィールドを前記レジスタの他のものの他方のフ
ィールドに結合して前記フィールドのいくつかを前記他
方のレジスタの他のフィールドに並列に転送する複数の
クロスバーネットワークの複合物である、特許請求の範
囲第６項記載のレジスタファイル。 - （８）変数を含まない適応可能な言語コードを与える２
進的に方向付けられたグラフを表わす２−セルのノード
を受取る記憶手段を有し、各ノードのいくつかにおける
そのようなセルの１つは他方のノードの記憶アドレスを
含み、各ノードのいくつかにおける前記セルの他方は関
数の変数を表わすコードを含みかつ各ノードのいくつか
におけるそのようなセルの他方は関数の置換を特定する
変数を含まない演算子コードを含む整理編集処理システ
ムであって、 情報のフィールドをストアする複数のレジスタと、前記
レジスタをともに結合して前記レジスタのいくつかから
前記レジスタの他のものにフィールドを並列に転送する
相互接続手段とを含むレジスタファイルと、 どのノードも前記レジスタファイルに存在しないような
、減少されている前記グラフの部分のノードをストアす
る複数のバッファレジスタとを備えた、システム。 - （９）前記バッファレジスタは、先入れ−先出し接続で
構成されてスタックを形成し、前記スタックのトップレ
ジスタからの入力および出力を常に備える、特許請求の
範囲第８項記載のシステム。 - （１０）前記相互接続手段は、前記レジスタファイルの
前記レジスタの各々を、前記レジスタファイルの前記レ
ジスタの他方へおよび前記スタックレジスタのトップへ
接続して並列情報転送を行なうクロスバーネットワーク
を含む、特許請求の範囲第８項記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/617,531 US4654780A (en) | 1984-06-05 | 1984-06-05 | Parallel register transfer mechanism for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US617531 | 1990-11-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134630A true JPS6134630A (ja) | 1986-02-18 |
Family
ID=24474013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11964385A Pending JPS6134630A (ja) | 1984-06-05 | 1985-05-31 | レジスタフアイル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4654780A (ja) |
| EP (1) | EP0164995B1 (ja) |
| JP (1) | JPS6134630A (ja) |
| CA (1) | CA1235230A (ja) |
| DE (1) | DE3587517T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644464A (en) * | 1984-06-05 | 1987-02-17 | Burroughs Corporation | Graph manager for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US4734848A (en) * | 1984-07-17 | 1988-03-29 | Hitachi, Ltd. | Combination reduction processing method and apparatus |
| JPS61262922A (ja) * | 1985-05-17 | 1986-11-20 | Fujitsu Ltd | レジスタデ−タの高速スタツク回路 |
| US5109524A (en) * | 1985-07-02 | 1992-04-28 | Vlsi Technology, Inc. | Digital processor with a four part data register for storing data before and after data conversion and data calculations |
| US4980821A (en) * | 1987-03-24 | 1990-12-25 | Harris Corporation | Stock-memory-based writable instruction set computer having a single data bus |
| US5053952A (en) * | 1987-06-05 | 1991-10-01 | Wisc Technologies, Inc. | Stack-memory-based writable instruction set computer having a single data bus |
| US5161216A (en) * | 1989-03-08 | 1992-11-03 | Wisconsin Alumni Research Foundation | Interprocedural slicing of computer programs using dependence graphs |
| US5175843A (en) * | 1989-10-30 | 1992-12-29 | General Electric Company | Computer-aided design method for restructuring computational networks to minimize shimming delays |
| CA2036688C (en) * | 1990-02-28 | 1995-01-03 | Lee W. Tower | Multiple cluster signal processor |
| US6185516B1 (en) * | 1990-03-06 | 2001-02-06 | Lucent Technologies Inc. | Automata-theoretic verification of systems |
| SE9002558D0 (sv) * | 1990-08-02 | 1990-08-02 | Carlstedt Elektronik Ab | Processor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588358A (ja) * | 1981-07-07 | 1983-01-18 | バロース コーポレーション | 還元処理システムおよびその方法 |
| JPS60119642A (ja) * | 1983-11-30 | 1985-06-27 | Ricoh Co Ltd | 光情報記録再生装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1268283A (en) * | 1970-04-02 | 1972-03-29 | Ibm | Connect module |
| US4644464A (en) * | 1984-06-05 | 1987-02-17 | Burroughs Corporation | Graph manager for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US4615003A (en) * | 1984-06-05 | 1986-09-30 | Burroughs Corporation | Condition concentrator and control store for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
-
1984
- 1984-06-05 US US06/617,531 patent/US4654780A/en not_active Expired - Lifetime
-
1985
- 1985-05-31 JP JP11964385A patent/JPS6134630A/ja active Pending
- 1985-06-04 CA CA000483114A patent/CA1235230A/en not_active Expired
- 1985-06-04 EP EP85303930A patent/EP0164995B1/en not_active Expired - Lifetime
- 1985-06-04 DE DE85303930T patent/DE3587517T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588358A (ja) * | 1981-07-07 | 1983-01-18 | バロース コーポレーション | 還元処理システムおよびその方法 |
| JPS60119642A (ja) * | 1983-11-30 | 1985-06-27 | Ricoh Co Ltd | 光情報記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0164995A3 (en) | 1989-09-13 |
| EP0164995B1 (en) | 1993-08-11 |
| CA1235230A (en) | 1988-04-12 |
| EP0164995A2 (en) | 1985-12-18 |
| US4654780A (en) | 1987-03-31 |
| DE3587517D1 (de) | 1993-09-16 |
| DE3587517T2 (de) | 1993-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149240A (en) | Data processing apparatus for highly parallel execution of data structure operations | |
| Thatcher et al. | More on advice on structuring compilers and proving them correct | |
| US11714780B2 (en) | Compiler flow logic for reconfigurable architectures | |
| CA1159151A (en) | Cellular network processors | |
| US5682544A (en) | Massively parallel diagonal-fold tree array processor | |
| CN107729990A (zh) | 支持离散数据表示的用于执行人工神经网络正向运算的装置及方法 | |
| CN107609644A (zh) | 用于状态机中的数据分析的方法及系统 | |
| JPS6134630A (ja) | レジスタフアイル | |
| US5452226A (en) | Rule structure for insertion of new elements in a circuit design synthesis procedure | |
| JPH04127275A (ja) | Ｌｓｉ論理回路自動合成における組合せ回路のテクノロジーマッピング方式 | |
| JPS6134629A (ja) | グラフマネジャー | |
| US5363491A (en) | Data flow processor with data processing and next address determination being made in parallel | |
| JPH073655B2 (ja) | 整理編集プロセツサ | |
| Caluwaerts et al. | Implementing streams on a data flow computer system with paged memory | |
| JPS62256045A (ja) | デ−タ駆動型計算機 | |
| JPH0253811B2 (ja) | ||
| Pizani Flor et al. | Verified Technology Mapping in an Agda DSL for Circuit Design: Circuit refinement through gate and data concretisation | |
| Flor et al. | Verified Technology Mapping in an Agda DSL for Circuit Design | |
| KR20230092635A (ko) | 양방향 인터페이스 조합기를 지원하는 하드웨어 기술 언어 | |
| Sonnenburg | A Configurable Parallel Computing System. | |
| JPS5846439A (ja) | 計算機のプログラム編集方法 | |
| Herath | Languages in electrotechnical laboratory's dataflow machines | |
| Brito | A graphics editor for the MCAP simulator | |
| Gao et al. | Basic Pipelined Code Mapping Schemes | |
| HERATH et al. | EM-3: A LISP-BASED DATA-DRIVEN MACHINE |