JPS6133547U - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6133547U JPS6133547U JP11471984U JP11471984U JPS6133547U JP S6133547 U JPS6133547 U JP S6133547U JP 11471984 U JP11471984 U JP 11471984U JP 11471984 U JP11471984 U JP 11471984U JP S6133547 U JPS6133547 U JP S6133547U
- Authority
- JP
- Japan
- Prior art keywords
- transfer device
- data transfer
- register
- serially
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来の装置の一実施例を示す図、第2図は従来
装置の問題点を説明するための図、第3図は従来の装置
の欠点を補う一方法を示した図、第4図はこの考案の一
実施例を示す図である。 図において1は第1のレジスタ、2は第2のレジスタ、
3は第1のデータ入力、4は第1のデータ出力、5は第
2のデータ出力、6と6aはクロツク、7は遅延回路で
ある。 なお、図中同一符号は同一または相当部分を示すものと
する。
装置の問題点を説明するための図、第3図は従来の装置
の欠点を補う一方法を示した図、第4図はこの考案の一
実施例を示す図である。 図において1は第1のレジスタ、2は第2のレジスタ、
3は第1のデータ入力、4は第1のデータ出力、5は第
2のデータ出力、6と6aはクロツク、7は遅延回路で
ある。 なお、図中同一符号は同一または相当部分を示すものと
する。
Claims (1)
- 複数個のレジスタをシリアルに接続してシフトレジスタ
を構成するとともに、デイジタルデータをシリアルに転
送する際に各レジスタへのクロツク信号に適切な遅延を
かけるための遅延回路を設けたことを特徴とするデータ
転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11471984U JPS6133547U (ja) | 1984-07-27 | 1984-07-27 | デ−タ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11471984U JPS6133547U (ja) | 1984-07-27 | 1984-07-27 | デ−タ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6133547U true JPS6133547U (ja) | 1986-02-28 |
Family
ID=30673727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11471984U Pending JPS6133547U (ja) | 1984-07-27 | 1984-07-27 | デ−タ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6133547U (ja) |
-
1984
- 1984-07-27 JP JP11471984U patent/JPS6133547U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6133547U (ja) | デ−タ転送装置 | |
JPS6133546U (ja) | デ−タ転送装置 | |
JPS60636U (ja) | 乗算回路 | |
JPS586435U (ja) | 多重位相発生回路 | |
JPS60169960U (ja) | クロツク信号抽出回路 | |
JPH01103097U (ja) | ||
JPS5927632U (ja) | A/d変換器 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS60169947U (ja) | パラレル/シリアル変換回路 | |
JPS5911553U (ja) | 直列デ−タ送信装置 | |
JPS59119644U (ja) | ゲ−トアレ−ic | |
JPS6123739U (ja) | D/aコンバ−タ | |
JPS6140085U (ja) | ダイヤルパルス受信回路 | |
JPS5811357U (ja) | 出力回路 | |
JPS60129746U (ja) | アツプダウンカウンタ | |
JPS59121955U (ja) | デ−タサンプリング信号発生回路 | |
JPS6057225U (ja) | デジタル信号入力回路 | |
JPS59149724U (ja) | Da変換器 | |
JPS58109339U (ja) | ゲ−トパルス発生回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS60174947U (ja) | 入出力制御装置 | |
JPS59187495U (ja) | 図形作画回路 | |
JPS58538U (ja) | デ−タ速度変換回路 | |
JPS60188383U (ja) | 多入力周期測定装置 | |
JPS63146772U (ja) |