JPS6131646B2 - - Google Patents
Info
- Publication number
- JPS6131646B2 JPS6131646B2 JP54111464A JP11146479A JPS6131646B2 JP S6131646 B2 JPS6131646 B2 JP S6131646B2 JP 54111464 A JP54111464 A JP 54111464A JP 11146479 A JP11146479 A JP 11146479A JP S6131646 B2 JPS6131646 B2 JP S6131646B2
- Authority
- JP
- Japan
- Prior art keywords
- afc
- switching transistor
- circuit
- base
- default
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/023—Neutralization of the automatic frequency correction during a tuning change
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機のようなAFC
回路付きの受信装置において電源投入時および選
局時にAFC回路の動作を一時的に停止（デフイ
ート）させて選局動作を正確ならしめるAFCデ
フイート装置に関し、集積回路素子化するのに適
した装置を提供するものである。
回路付きの受信装置において電源投入時および選
局時にAFC回路の動作を一時的に停止（デフイ
ート）させて選局動作を正確ならしめるAFCデ
フイート装置に関し、集積回路素子化するのに適
した装置を提供するものである。
テレビジヨン受像機等の受信装置においては一
般的にAFC回路が付加されているが、そのよう
なAFC回路は電源投入時の電源電圧立上り途中
やチヤンネル選局時等のような過渡状態の際に動
作を継続していると誤つた周波数に引き込まれて
しまう誤動作を生じる。
般的にAFC回路が付加されているが、そのよう
なAFC回路は電源投入時の電源電圧立上り途中
やチヤンネル選局時等のような過渡状態の際に動
作を継続していると誤つた周波数に引き込まれて
しまう誤動作を生じる。
このため、かかる過渡状態時にAFC回路の動
作を一時的に停止（デフイート）せしめることが
一般的に行なわれている。
作を一時的に停止（デフイート）せしめることが
一般的に行なわれている。
まず、そのような目的に使われている従来の
AFCデフイート装置について第１，２図を参照
して説明する。第１図はその全体構成を示し、ま
ず、アンテナで受信した信号はチユーナ１に加
え、ここで選局回路２からのチヤンネル指令信号
に基づいて所望のチヤンネルの信号のみを選択し
て映像中間周波（VIF信号）に変換し、VIFアン
プ３で増幅する。そのVIF信号をビデオ検波回路
４で検波し、信号処理回路５で色復調、同期偏向
等の処理をした後陰極線管に加える。一方、VIF
信号を取り出し、AFC回路６でその周波数のず
れを検出してAFC電圧を発生し、これをチユー
ナ７のAFC端子に加えることによりVIF信号の周
波数を常に一定にするように制御する。また、
AFCデフイート回路７では、電源投入時を検出
した出力および選局回路２でチヤンネルが切り換
えられる時に発生される選局時デフイートパルス
を用いて、それらのときAFC回路６の動作を停
止せしめるように動作する。
AFCデフイート装置について第１，２図を参照
して説明する。第１図はその全体構成を示し、ま
ず、アンテナで受信した信号はチユーナ１に加
え、ここで選局回路２からのチヤンネル指令信号
に基づいて所望のチヤンネルの信号のみを選択し
て映像中間周波（VIF信号）に変換し、VIFアン
プ３で増幅する。そのVIF信号をビデオ検波回路
４で検波し、信号処理回路５で色復調、同期偏向
等の処理をした後陰極線管に加える。一方、VIF
信号を取り出し、AFC回路６でその周波数のず
れを検出してAFC電圧を発生し、これをチユー
ナ７のAFC端子に加えることによりVIF信号の周
波数を常に一定にするように制御する。また、
AFCデフイート回路７では、電源投入時を検出
した出力および選局回路２でチヤンネルが切り換
えられる時に発生される選局時デフイートパルス
を用いて、それらのときAFC回路６の動作を停
止せしめるように動作する。
第２図に、集積回路素子化されたAFC回路６
と従来のAFCデフイート回路７の具体回路例を
示す。ここで、８はVIF回路等を内蔵した集積回
路素子で、その一部にAFC回路６が作成されて
いる。このAFC回路６では、第１の入力端子９
にVIFキヤリヤを加えかつ第２の入力端子１０に
VIF中心周波数においてそれと90゜の位相差にな
り周波数がずれると90゜から位相差がずれるよう
にしたVIFキヤリヤを加えて、複合差動アンプで
構成した同期検波回路１１でそれらの積を作成す
る。すると、VIF信号が丁度中心周波数にあると
きを中心としてそれからのずれに応じていわゆる
Ｓ字特性の周波数弁別出力を取り出すことができ
るので、これを増幅回路１２で増幅して端子１３
からAFC電圧として出力し、これを平滑してか
らチユーナ１のAFC端子に加えることにより
AFC動作をする。一方、このAFC回路６には
AFC動作を停止させるために、その同期検波回
路１１の定電流源トランジスタ１４，１５，１６
のベースバイアスを接地してこれを遮断せしめる
スイツチングトランジスタ１７を設け、その制御
用の端子１８を設けている。そして、集積回路素
子８の外部で電源電圧Vccと端子１８の間にコン
デンサ１９を設けて電源投入時における電源電圧
Vccの立上りを微分した電圧を端子１８に加える
ことにより、その電源投入時にトランジスタ１７
を導通させてAFC動作を停止せしめる。また、
選局回路２からチヤンネル選局時に発生されるデ
フイートパルスをコンデンサ２０と抵抗２１を介
して端子１８に加え、その選局時にもトランジス
タ１７を導通させてAFC動作を停止せしめる。
と従来のAFCデフイート回路７の具体回路例を
示す。ここで、８はVIF回路等を内蔵した集積回
路素子で、その一部にAFC回路６が作成されて
いる。このAFC回路６では、第１の入力端子９
にVIFキヤリヤを加えかつ第２の入力端子１０に
VIF中心周波数においてそれと90゜の位相差にな
り周波数がずれると90゜から位相差がずれるよう
にしたVIFキヤリヤを加えて、複合差動アンプで
構成した同期検波回路１１でそれらの積を作成す
る。すると、VIF信号が丁度中心周波数にあると
きを中心としてそれからのずれに応じていわゆる
Ｓ字特性の周波数弁別出力を取り出すことができ
るので、これを増幅回路１２で増幅して端子１３
からAFC電圧として出力し、これを平滑してか
らチユーナ１のAFC端子に加えることにより
AFC動作をする。一方、このAFC回路６には
AFC動作を停止させるために、その同期検波回
路１１の定電流源トランジスタ１４，１５，１６
のベースバイアスを接地してこれを遮断せしめる
スイツチングトランジスタ１７を設け、その制御
用の端子１８を設けている。そして、集積回路素
子８の外部で電源電圧Vccと端子１８の間にコン
デンサ１９を設けて電源投入時における電源電圧
Vccの立上りを微分した電圧を端子１８に加える
ことにより、その電源投入時にトランジスタ１７
を導通させてAFC動作を停止せしめる。また、
選局回路２からチヤンネル選局時に発生されるデ
フイートパルスをコンデンサ２０と抵抗２１を介
して端子１８に加え、その選局時にもトランジス
タ１７を導通させてAFC動作を停止せしめる。
また、AFC動作の常に停止させたままにした
い場合にはスイツチ２２を閉じて電源電圧Vccを
抵抗２１を介して加えることによりAFC動作を
停止せしめる。
い場合にはスイツチ２２を閉じて電源電圧Vccを
抵抗２１を介して加えることによりAFC動作を
停止せしめる。
このようにしてAFCのデフイート動作がなさ
れるのであるが、上記のような従来のものではど
うしても大きい容量のコンデンサ１９，２０が必
要であり、これを集積回路素子８内に組み込むこ
とができないために外付部品や回路を多く必要と
して製造コストが高くなつてしまうという欠点が
あつた。
れるのであるが、上記のような従来のものではど
うしても大きい容量のコンデンサ１９，２０が必
要であり、これを集積回路素子８内に組み込むこ
とができないために外付部品や回路を多く必要と
して製造コストが高くなつてしまうという欠点が
あつた。
そこで、本発明はかかるコンデンサを不要にし
て集積回路素子内に組み込むことができるように
したAFCデフイート装置を提供することを目的
とするものである。
て集積回路素子内に組み込むことができるように
したAFCデフイート装置を提供することを目的
とするものである。
以下、本発明につきその一実施例を示す第３図
を参照して詳細に説明する。なお、従来と同様の
部分には第２図中を同一符号を付して説明する。
この装置では、まず、電源電圧Vccを分圧抵抗２
３，２４で分圧して第１のスイツチングトランジ
スタ２５のベースに加える。そのコレクタ出力を
第２のスイツチングトランジスタ２６のベースに
加え、また電源電圧Vccを抵抗２７を介して第２
のスイツチングトランジスタ２６のベースに加え
る。そして、その第２のスイツチングトランジス
タ２６のコレクタをAFC回路６の動作制御端子
であるトランジスタ１４，１５，１６のベースに
接続して、そのコレクタ出力によりAFC動作を
制御する。
を参照して詳細に説明する。なお、従来と同様の
部分には第２図中を同一符号を付して説明する。
この装置では、まず、電源電圧Vccを分圧抵抗２
３，２４で分圧して第１のスイツチングトランジ
スタ２５のベースに加える。そのコレクタ出力を
第２のスイツチングトランジスタ２６のベースに
加え、また電源電圧Vccを抵抗２７を介して第２
のスイツチングトランジスタ２６のベースに加え
る。そして、その第２のスイツチングトランジス
タ２６のコレクタをAFC回路６の動作制御端子
であるトランジスタ１４，１５，１６のベースに
接続して、そのコレクタ出力によりAFC動作を
制御する。
かかる構成により、今、第４図の時該toで電源
スイツチが投入されたとすると、電源電圧はＡの
ように上昇し、これを分圧抵抗２３，２４で分圧
した電圧A′も上昇する。そこで、トランジスタ
２５が導通するためのスイツチングレベルをＡ図
中S′のように電源電圧が所定のVccに達するわず
か前の時刻t1の電圧に設定すべく分圧抵抗２３，
２４を設定しておくと、それ以前はトランジスタ
２５が遮断しているのでそのコレクタ電圧がＢの
ように電源電圧とともに上昇し、時刻t1に至つて
トランジスタ２５が導通すると低レベルに戻る。
このコレクタ電圧Ｂをトランジスタ２６のベース
に加えておくと、この電圧Ｂが存在する間はトラ
ンジスタ２６が導通してＤのようにAFC回路６
のトランジスタ１４，１５，１６のベースバイア
ス電圧を落し、それらを遮断させてAFC回路６
の動作を停止せしめることができる。かくして、
コンデンサを用いることなく電源投入時にAFC
デフイート動作を実現することができる。
スイツチが投入されたとすると、電源電圧はＡの
ように上昇し、これを分圧抵抗２３，２４で分圧
した電圧A′も上昇する。そこで、トランジスタ
２５が導通するためのスイツチングレベルをＡ図
中S′のように電源電圧が所定のVccに達するわず
か前の時刻t1の電圧に設定すべく分圧抵抗２３，
２４を設定しておくと、それ以前はトランジスタ
２５が遮断しているのでそのコレクタ電圧がＢの
ように電源電圧とともに上昇し、時刻t1に至つて
トランジスタ２５が導通すると低レベルに戻る。
このコレクタ電圧Ｂをトランジスタ２６のベース
に加えておくと、この電圧Ｂが存在する間はトラ
ンジスタ２６が導通してＤのようにAFC回路６
のトランジスタ１４，１５，１６のベースバイア
ス電圧を落し、それらを遮断させてAFC回路６
の動作を停止せしめることができる。かくして、
コンデンサを用いることなく電源投入時にAFC
デフイート動作を実現することができる。
さらに、この第２のスイツチングトランジスタ
２６と並列に第３のスイツチングトランジスタ２
８を設けており、選局時t2に端子２９を介して選
局回路２からのＣのような選局時デフイートパル
スを第３のスイツチングトランジスタ２８のベー
スに加えるようにしておくと、Ｄのように選局時
にデフイートパルスＣでトランジスタ２８を導通
させてやはりAFCデフイート動作をなさしめる
ことができる。また、スイツチ３０により電源電
圧Vccを加えるようにすれば、AFC動作を停止さ
せたままにしておくことができる。
２６と並列に第３のスイツチングトランジスタ２
８を設けており、選局時t2に端子２９を介して選
局回路２からのＣのような選局時デフイートパル
スを第３のスイツチングトランジスタ２８のベー
スに加えるようにしておくと、Ｄのように選局時
にデフイートパルスＣでトランジスタ２８を導通
させてやはりAFCデフイート動作をなさしめる
ことができる。また、スイツチ３０により電源電
圧Vccを加えるようにすれば、AFC動作を停止さ
せたままにしておくことができる。
このように、この装置によればコンデンサを一
切用いなくても電源投入時および選局時にAFC
回路の動作を停止せしめることができることとな
り、第３図に示したように必要なトランジスタ２
５，２６，２８や抵抗２３，２４，２７等を集積
回路素子８内に組み込むことができることにな
る。従つて、このように集積回路素子化すること
によつて、製造コストを大幅に削減することがで
き、しかもコンデンサを用いないので故障発生率
の少ない有用なものを達成することができるので
ある。
切用いなくても電源投入時および選局時にAFC
回路の動作を停止せしめることができることとな
り、第３図に示したように必要なトランジスタ２
５，２６，２８や抵抗２３，２４，２７等を集積
回路素子８内に組み込むことができることにな
る。従つて、このように集積回路素子化すること
によつて、製造コストを大幅に削減することがで
き、しかもコンデンサを用いないので故障発生率
の少ない有用なものを達成することができるので
ある。
以上詳述したように、本発明によれば電源投入
時、そのコレクタ出力をAFC回路の動作制御点
に加える第１，第２のスイツチングトランジスタ
およびベースに選局時、デフイートパルスが加え
られる第３のスイツチングトランジスタを集積回
路素子内に設けて、電源投入時および選局時、
AFC回路の動作を停止させるようにしたことに
より、製造コストの低減と信頼性の向上が図れた
AFCデフイート装置を得ることができるもので
ある。
時、そのコレクタ出力をAFC回路の動作制御点
に加える第１，第２のスイツチングトランジスタ
およびベースに選局時、デフイートパルスが加え
られる第３のスイツチングトランジスタを集積回
路素子内に設けて、電源投入時および選局時、
AFC回路の動作を停止させるようにしたことに
より、製造コストの低減と信頼性の向上が図れた
AFCデフイート装置を得ることができるもので
ある。
第１図はAFC回路を用いたテレビジヨン受像
機のブロツク線図、第２図は従来のAFCデフイ
ート装置の回路図、第３図は本発明の一実施例に
おけるAFCデフイート装置の回路図、第４図は
その各部の波形図である。 １…チユーナ、２…選局回路、３…VIFアン
プ、６…AFC回路、７…AFCデフイート回路、
８…集積回路素子、１１…同期検波回路、１２…
増幅回路、１３…端子、１４，１５，１６…トラ
ンジスタ、２３，２４…分圧抵抗、２５…第１の
スイツチングトランジスタ、２６…第２のスイツ
チングトランジスタ、２８…第３のスイツチング
トランジスタ、２９…端子、３０…スイツチ。
機のブロツク線図、第２図は従来のAFCデフイ
ート装置の回路図、第３図は本発明の一実施例に
おけるAFCデフイート装置の回路図、第４図は
その各部の波形図である。 １…チユーナ、２…選局回路、３…VIFアン
プ、６…AFC回路、７…AFCデフイート回路、
８…集積回路素子、１１…同期検波回路、１２…
増幅回路、１３…端子、１４，１５，１６…トラ
ンジスタ、２３，２４…分圧抵抗、２５…第１の
スイツチングトランジスタ、２６…第２のスイツ
チングトランジスタ、２８…第３のスイツチング
トランジスタ、２９…端子、３０…スイツチ。
Claims (1)
- １ 電源電圧を分圧した電圧を第１のスイツチン
グトランジスタのベースに加え、この第１のスイ
ツチングトランジスタのコレクタ出力を第２のス
イツチングトランジスタのベースに加えるととも
に上記電源電圧を抵抗を介して上記第２のスイツ
チングトランジスタのベースに加え、この第２の
スイツチングトランジスタと並列に第３のスイツ
チングトランジスタを設け、これら第１〜第３の
トランジスタおよび抵抗を集積回路素子内に構成
し、選局回路から選局時に発生させるデフイート
パルスを上記集積回路素子の端子を介して上記第
３のスイツチングトランジスタのベースに加える
ようにするとともに、上記第２，第３のスイツチ
ングトランジスタのコレクタ出力を上記集積回路
素子に構成されたAFC回路の動作制御点に加え
るようにしたことを特徴とするAFCデフイート
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146479A JPS5635527A (en) | 1979-08-30 | 1979-08-30 | Afc defeating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146479A JPS5635527A (en) | 1979-08-30 | 1979-08-30 | Afc defeating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5635527A JPS5635527A (en) | 1981-04-08 |
| JPS6131646B2 true JPS6131646B2 (ja) | 1986-07-22 |
Family
ID=14561895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146479A Granted JPS5635527A (en) | 1979-08-30 | 1979-08-30 | Afc defeating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5635527A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174223U (ja) * | 1985-04-17 | 1986-10-30 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527737B2 (ja) * | 1973-09-11 | 1980-07-23 |
-
1979
- 1979-08-30 JP JP11146479A patent/JPS5635527A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5635527A (en) | 1981-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2174566A (en) | Automatic tuning arrangement | |
| US5204645A (en) | Circuit configuration for range switching in tuners | |
| US4398060A (en) | Muting circuit for an FM radio receiver | |
| US3976943A (en) | Phase lock loop AM/FM receiver | |
| US4379269A (en) | RF Amplifier having automatic gate bias switching in response to band selection | |
| US3577008A (en) | Automatic frequency control apparatus | |
| JPS6141442B2 (ja) | ||
| US4054839A (en) | Balanced synchronous detector circuit | |
| JPS6131646B2 (ja) | ||
| US3444477A (en) | Automatic frequency control apparatus especially suitable for integrated circuit fabrication | |
| US5214399A (en) | Circuit configuration for range changing in tuners | |
| US3944725A (en) | Wide band automatic frequency control circuit | |
| US4383136A (en) | Muting circuit for AM stereophonic receiver | |
| US3968437A (en) | Receiver including an automatic tuning correction suppression circuit coupled to a tuning member | |
| JPS583315A (ja) | テレビジヨン受像機の自動同調装置 | |
| US3936750A (en) | AM-FM receiver having improved bias supply circuit | |
| US3495178A (en) | Signal translating and angle demodulating systems | |
| JPS6010117Y2 (ja) | Ａｆｔ制御回路 | |
| US2971088A (en) | Frequency variation response circuits | |
| US3210566A (en) | Multiple function circuit | |
| US4530005A (en) | AFC circuit for television tuner | |
| JPH0138993Y2 (ja) | ||
| JPH0537548Y2 (ja) | ||
| JPH0445314Y2 (ja) | ||
| JPS6112409B2 (ja) |