JPS6130957A - Drive device of semiconductor switch - Google Patents

Drive device of semiconductor switch

Info

Publication number
JPS6130957A
JPS6130957A JP14921184A JP14921184A JPS6130957A JP S6130957 A JPS6130957 A JP S6130957A JP 14921184 A JP14921184 A JP 14921184A JP 14921184 A JP14921184 A JP 14921184A JP S6130957 A JPS6130957 A JP S6130957A
Authority
JP
Japan
Prior art keywords
reverse bias
semiconductor switch
bias
reverse
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14921184A
Other languages
Japanese (ja)
Inventor
Hideaki Ishibashi
秀明 石橋
Toshihiro Nomura
野村 年弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP14921184A priority Critical patent/JPS6130957A/en
Publication of JPS6130957A publication Critical patent/JPS6130957A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/06Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To reduce power consumption of a reverse bias power source by containing a time limiting timer for reverse bias, and connecting a reverse bias voltage applying circuit in parallel with a switching element for a reverse bias current, thereby preventing a shortcircuit defect. CONSTITUTION:A forward bias unit 20 for driving a semiconductor switch 40 is formed of a forward bias power source 21, a forward bias transistor (Tr)22, and a resistor 23, and a reverse bias unit 70 is formed of a reverse bias power source 71, a reverse bias FET72, an inverter 73, a time limiting timer 47, an auxiliary reverse bias FET75, and a resistor 76. The forward and reverse bias currents from the units 20, 70 are flowed to the base of the switch 40 to turn ON and OFF the collector current Ic. Thus, when an OFF command signal is inputted to a signal input terminal 10, the Tr22 is immediately turned OFF, reverse bias FETs 72, 75 are further turned ON through the inverter 73 and the timer 74 to reversely bias the setting time T74 of the timer 74.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 rの発明は半1休スイッチをスイ1.千ンゲ動作させる
制御電極の駆動装置に関する。
[Detailed Description of the Invention] [Technical field to which the invention pertains] The invention of r is a half-1-off switch. The present invention relates to a drive device for a control electrode that performs continuous operation.

〔従来技術とその問題点〕[Prior art and its problems]

半導体スイッチとしてトランジスタを使用する場合を例
にして従来技術とその問題点を以下に説明する。
The prior art and its problems will be explained below, taking as an example a case where a transistor is used as a semiconductor switch.

第3図はトランジスタのベース駆動装置の従来例を示す
回路図である。この第3図において、記号入力端子10
にはオン指令とオフ指令が交互にあられれるAなる波形
の信号が入力される。順バイアス装置加は順バイアス電
源21と順バイアストランジスタnと抵抗るとで構成さ
れており、逆バイアス装置加は逆バイアス電源31と逆
バイアス電界効果トランジスタ(以下では逆バイアスF
ETと略記する)32と反転素子33とで構成されてお
り、信号入力端子IOにオン指令信号が入力されると抵
抗nを介して順バイアストランジスタnがオンすること
により順バイアス電源21からの順バイアス電流が半導
体スイッチとしての主トランジスタ40のベースとエミ
ッタとの間に流れてこの主トランジスタ40をターンオ
ンさせる。主トランジスタ初のターンオンにより主電源
ωから負荷50にIcなる電流が流れる。
FIG. 3 is a circuit diagram showing a conventional example of a transistor base driving device. In this FIG. 3, symbol input terminal 10
A signal with a waveform A in which ON commands and OFF commands are alternately received is input to . The forward bias device is composed of a forward bias power supply 21, a forward bias transistor n, and a resistor, and the reverse bias device is composed of a reverse bias power supply 31 and a reverse bias field effect transistor (hereinafter, a reverse bias F).
(abbreviated as ET) 32 and an inverting element 33, and when an on command signal is input to the signal input terminal IO, the forward bias transistor n is turned on via the resistor n, so that the forward bias voltage from the forward bias power supply 21 is turned on via the resistor n. A forward bias current flows between the base and emitter of the main transistor 40 as a semiconductor switch, turning the main transistor 40 on. When the main transistor turns on for the first time, a current Ic flows from the main power supply ω to the load 50.

次に信号入力端子10に入力する信号がオン指令からオ
フ指令に変わると順バイアストランジスタnはオフする
と同時に、オフ指令信号は反転素子あを経て逆バイアス
FET 32をオンさせるので主トランジスタ40には
エミッタ→ベースの方向に逆バイアス電源31から供給
される逆バイアス電流が流れてこの主トランジスタ40
を速やかにターンオフさせる。なお41は主トランジス
タ40のベースとエミッタとの間の内部抵抗であり、1
Bは主トランジスタ40のベース電流、Icは主トラン
ジスタのコレクタ電流でありVBEは主トランジスタ4
0のベースとエミッタとの間にあられれる電圧である。
Next, when the signal input to the signal input terminal 10 changes from the on command to the off command, the forward bias transistor n turns off, and at the same time, the off command signal turns on the reverse bias FET 32 via the inverting element a, so the main transistor 40 A reverse bias current supplied from the reverse bias power supply 31 flows in the direction from the emitter to the base, and this main transistor 40
Turn off immediately. Note that 41 is an internal resistance between the base and emitter of the main transistor 40, and 1
B is the base current of the main transistor 40, Ic is the collector current of the main transistor, and VBE is the main transistor 4
This is the voltage that appears between the base and emitter of 0.

第4図は第3図に示す従来例回路の各部の動作波形図で
あって、第4図(イ)はオン・オフ指令信号Aの波形、
第4図(ロ)は主トランジスタ40のコレクタ電流Ic
の波形、第4図(ハ)は主トランジスタ40のベース電
iIaの波形、第4図に)は主トランジスタ40のベー
スとエミッタの間にあられれる電圧’VBEの波形であ
って、この第4図からもあきら力)なように、主トラン
ジスタ40をオンからオフ1こする1こは大きな逆バイ
アス雷、流をベースIこ而してやらねばならず、そのタ
ーンオフ時間がTIで示さtする。
FIG. 4 is an operational waveform diagram of each part of the conventional circuit shown in FIG. 3, and FIG. 4 (a) shows the waveform of the on/off command signal A;
FIG. 4(b) shows the collector current Ic of the main transistor 40.
FIG. 4(c) is the waveform of the base voltage iIa of the main transistor 40, and FIG. As can be seen from the figure, when turning the main transistor 40 from on to off, a large reverse bias current must be applied to the base I, and the turn-off time is indicated by TI.

第3図に示す従来例回路には以下のごとき欠点を有する
。すなわち逆バイアスFET32iこ大きな逆バイアス
電流が流れている期間の全時間(ζ対″1−る割合は僅
かである(たとえばスイツチンク゛周波数1、Q kH
z、ターンオフ時間5マイクロ秒とすると5%)。一方
逆バイアスFET 32は大きなピークN流を短時間な
ら流すことができても連続通iiiまできないので、も
しも主トランジスタ40のベースとエミッタの間が短絡
するような状態の破損を生じた場合には、この逆バイア
スFET 32には大きな逆ノくイアスミ流が流れ続け
ることになり、当該逆ノ<イアスFET 32は焼損す
るのみならず逆/XIイアス電源31も破損するおそれ
がある。
The conventional circuit shown in FIG. 3 has the following drawbacks. In other words, the entire time during which a large reverse bias current flows through the reverse bias FET 32i (the ratio of
z, 5% assuming a turn-off time of 5 microseconds). On the other hand, the reverse bias FET 32 is capable of passing a large peak N current for a short time, but cannot be passed continuously, so if damage occurs such as a short circuit between the base and emitter of the main transistor 40, In this case, a large reverse bias current continues to flow through the reverse bias FET 32, which may not only burn out the reverse bias FET 32 but also damage the reverse/XI bias power supply 31.

またこの逆バイアスFET 32に逆ノイイアス電流力
5連続通電されても焼損しないように限流抵抗などによ
り逆バイアス電流を制限すると、この限流抵抗での損失
が大きくなるだけではなく主トランジスタ40のターン
オフ時間T1が長くなるので高速スイッチング動作をさ
せることができなくなる。さらに主トランジスタ40の
ベースとエミッタとの間には耐圧向上と誤オン防止のた
めの内部抵抗41があるが、このために主トランジスタ
40がターンオフした後の逆バイアス時に逆バイアス電
源31からの電力は当該主トランジスタ40をターンオ
フさせる時の消費電力に対して大きな割合を占めるほど
のものとなる。
Furthermore, if the reverse bias current is limited by a current limiting resistor or the like to prevent burnout even if the reverse noisy current is continuously applied to the reverse bias FET 32, the loss in the current limiting resistor will not only increase, but the main transistor 40 will Since the turn-off time T1 becomes longer, high-speed switching operation cannot be performed. Furthermore, there is an internal resistor 41 between the base and emitter of the main transistor 40 to improve breakdown voltage and prevent erroneous turn-on, and for this reason, when the main transistor 40 is turned off and is reverse biased, power from the reverse bias power supply 31 is removed. occupies a large proportion of the power consumption when turning off the main transistor 40.

〔発明の目的〕[Purpose of the invention]

この発明は、半導体スイッチの制御電極が短絡するよう
な破損をした場合でも逆バイアス装置を破損させること
なく、また当該半導体スイッチがターンオフした後のオ
フ状態における逆バイアス電源の消費電力が小となる半
導体スイッチの駆動装置を提供することを目的とする。
This invention prevents the reverse bias device from being damaged even if the control electrode of the semiconductor switch is damaged such as short-circuiting, and reduces the power consumption of the reverse bias power supply in the off state after the semiconductor switch is turned off. An object of the present invention is to provide a driving device for a semiconductor switch.

〔発明の要点〕[Key points of the invention]

この発明は半導体スイッチの逆バイアス装置に一ンオフ
させるに十分な時間だけ大きな逆7々イアス電流を流す
ようにスイッチング素子を動作させるとともに、この半
導体スイッチがオフ状態のときに誤オン動作を防止でき
る程度にわずかな逆/<イアスミ圧を印加する回路を前
記のスイッチング素子に並列に接続することにより、こ
の半導体スイッチ制御電極が短絡するような破損の場合
゛Cも大きな逆バイアス電流が流れる時間を制限すると
ともにオフ状態における逆ノくイアスミ源の消費電力を
大幅に低減しようとするものである。
This invention operates a switching element so that a large reverse bias current flows for a time sufficient to turn off the reverse bias device of a semiconductor switch, and also prevents erroneous on operation when the semiconductor switch is in the off state. By connecting a circuit that applies a moderately small reverse bias pressure in parallel to the switching element, the time required for a large reverse bias current to flow in the event of damage such as a short circuit of the semiconductor switch control electrode can be reduced. This aims to significantly reduce the power consumption of the reverse irradiation source in the OFF state.

(発明の実施例〕 第1図は本発明の実施例を示す回路図であって、第3図
に示す従来例と同様に半導体スイッチカニトランジスタ
の場合を示している。
(Embodiment of the Invention) FIG. 1 is a circuit diagram showing an embodiment of the present invention, and shows the case of a semiconductor switch crab transistor, similar to the conventional example shown in FIG.

第1図1こおいて符号10は信号入力端子であってオン
指令とオフ指令とが交互にあられれるAなる信号波形が
入力される。符号加は順/<イアス装置であって順バイ
アス電源21と順バイアストランジスタnと抵抗nとで
構成されており逆/XIイアス装着70は逆バイアス電
源71とスイッチング素子としての逆バイアスFET 
72と反転素子73と限時タイマ74と補助スイッチン
グ素子としての補助逆バイアスFET 75と抵抗76
とで構成されている。これら順バイアス装置加からの順
バイアス電流あるいは逆バイアス装置70からの逆バイ
アス電流が半導体スイッチとしての主トランジスタ40
のベースにベース電流IBとして流れることにより当該
主トランジスタ40のコレクタ電流ICをオン・オフさ
せる。なお符号41は主トランジスタ40のベースQエ
ミッタ間内部抵抗であり、VBEはこのベースeエミッ
タ間にあられれる電圧であり、符号50が負荷、符号ω
は主電源である。
In FIG. 1, reference numeral 10 denotes a signal input terminal, into which a signal waveform A in which ON commands and OFF commands are alternately received is input. The sign addition is a forward/< ias device, which is composed of a forward bias power supply 21, a forward bias transistor n, and a resistor n, and the reverse/XI ias mounting 70 is a reverse bias power supply 71 and a reverse bias FET as a switching element.
72, inverting element 73, time limit timer 74, auxiliary reverse bias FET 75 as an auxiliary switching element, and resistor 76
It is made up of. The forward bias current from these forward bias devices or the reverse bias current from the reverse bias device 70 is applied to the main transistor 40 as a semiconductor switch.
By flowing into the base of the main transistor 40 as a base current IB, the collector current IC of the main transistor 40 is turned on and off. Note that 41 is the internal resistance between the base and Q-emitter of the main transistor 40, VBE is the voltage that appears between this base and E-emitter, and 50 is the load, and ω
is the main power supply.

信号入力端子10にオン指令信号が入力されるとき、順
バイアス装置加が動作して主トランジスタ40に順バイ
アス電流を流して当該主トランジスタ40をターンオン
させることにより、負荷50には主電源ωから電力が供
給されるのは第3図に示す従来例の場合と同じである。
When the ON command signal is input to the signal input terminal 10, the forward bias device operates and causes a forward bias current to flow through the main transistor 40 to turn on the main transistor 40, so that the load 50 receives power from the main power source ω. Electric power is supplied in the same manner as in the conventional example shown in FIG.

信号入力端子10にオフ指令信号が入力されると順バイ
アストランジスタηは直ちにオフとなり主トランジスタ
40のベースに流れてむ)た順/slイアス電流が断た
れると同時に、このオフ指令信号(ま反転素子73によ
り反転され、限時タイマ74を介して逆バイアスFET
72をオンさせるが、同時1こ補助逆バイアスFET 
75もオンさせる。よって主トランジスタ40には、逆
バイアス電源71→主トランジスタのエミッタ→主トラ
ンジスタのベース→逆)ぐイアスFET 72→逆バイ
アス電源71なる第1のルート逆バイアス電源71→主
トランジスタのエミッタ→主トランジスタのベース→抵
抗76→補助逆/slイアスFET 75→逆バイアス
電源71なる第2のルートとにより逆バイアス1!流が
流れて当該主トランジスタ40をターンオフさせるので
あるが、上述の第2ルートには抵抗76が挿入されてい
るからこの第2ルートを流れる電流は僅かであり、主ト
ランジスタ40のターンオフ動作は主として第1ルート
を流れる逆バイアス電流の作用による。しかしてこ0)
第1ルートを流れる逆バイアス電流の通電時間番J限時
タイマ74で設定されるT74なる時間のみに限定され
る。
When the off command signal is input to the signal input terminal 10, the forward bias transistor η is immediately turned off, and the forward bias current flowing to the base of the main transistor 40 is cut off. The reverse bias FET is inverted by the inverting element 73 and the reverse bias FET is
72 is turned on, but one auxiliary reverse bias FET is turned on at the same time.
Turn on 75 as well. Therefore, the main transistor 40 has a first route of reverse bias power supply 71 → emitter of the main transistor → base of the main transistor → reverse bias FET 72 → reverse bias power supply 71 → emitter of the main transistor → main transistor Reverse bias 1! by the second route: base → resistor 76 → auxiliary reverse/sl Ias FET 75 → reverse bias power supply 71! Current flows and turns off the main transistor 40, but since the resistor 76 is inserted in the second route, the current flowing through this second route is small, and the turn-off operation of the main transistor 40 is mainly caused by the This is due to the effect of the reverse bias current flowing through the first route. But lever 0)
The energization time of the reverse bias current flowing through the first route is limited to only the time T74 set by the J time limit timer 74.

主トランジスタ40のターンオフ時間T1はこの主トラ
ンジスタ40のジャンクシlン温度やターンオフ直前の
コレクタ電流Icにより変化するので、限流タイマ74
の設定時限T74は予想される最長ターンオフ時間より
も十分に長く設定して、当該主トランジスタ40を確実
にターンオフさせ得るようにするとともに、この主トラ
ンジスタ40のベース・エミッタ間が短絡するような事
故が発生しても、T74なる設定時間が経過すれば逆バ
イアスFET 72は自動的にオフされて前述の第2ル
ートを流れる僅かな逆バイアス電流のみになり、逆バイ
アス装置70は焼損をまぬがれる。
Since the turn-off time T1 of the main transistor 40 varies depending on the junction temperature of the main transistor 40 and the collector current Ic immediately before turn-off, the current limit timer 74
The set time T74 is set to be sufficiently longer than the expected maximum turn-off time to ensure that the main transistor 40 is turned off, and to prevent an accident such as a short circuit between the base and emitter of the main transistor 40. Even if this occurs, the reverse bias FET 72 is automatically turned off after the set time T74 has elapsed, and only a small amount of reverse bias current flows through the aforementioned second route, thereby preventing the reverse bias device 70 from burning out.

オフ指令信号により主トランジスタ40がターンオフし
、Ttaなる時間経過後に逆バイアスFET 72がオ
フしても、オン状態にある補助逆バイアスFET75と
抵抗76の直列接続回路が前述の逆バイアスFET 7
2に並列接続されているので、主トランジスタ40のベ
ースやエミッタ間にはこの主トランジスタ40が誤オン
しない程度の僅かな逆バイアス電圧が印加されることに
なる。抵抗76の抵抗値は主トランジスタ40の内部抵
抗41の抵抗イ直の10イ音程度の値でよいことから、
この主トランジスタ40力3オフ状態のときの逆バイア
ス電源71の消費電力G;ltごく僅かでよいことにな
る。
Even if the main transistor 40 is turned off by the off command signal and the reverse bias FET 72 is turned off after a time period of Tta has elapsed, the series connection circuit of the auxiliary reverse bias FET 75 and the resistor 76 that is in the on state remains the aforementioned reverse bias FET 7.
2, a slight reverse bias voltage is applied between the base and emitter of the main transistor 40 to prevent the main transistor 40 from turning on accidentally. Since the resistance value of the resistor 76 may be about 10 times the resistance value of the internal resistor 41 of the main transistor 40,
This means that the power consumption G of the reverse bias power supply 71 when the main transistor 40 is in the OFF state is very small.

第2図は第1図に示す実施例の回路での動作波形図であ
って、第2図ビ)はオン・オフ指令信号Aの波形、第2
図to)は主トランジスタ40のコレクタ電流1cの波
形、第2図(ハ)は主トランジスタ40のベース電流I
Bの波形、第2図に)は主I・ランジスタ40のベース
ψエミッタ間にあられれる電圧VBHの波形であり、第
2図(ホ)は限時タイマ74の出力信号E74の波形を
示している。またT1は主トランジスタ〔発明の効果〕 この発明によれば、半導体スイッチをターンオフさせる
ための逆バイアス装置に当該半導体スイッチがターンオ
フするのに十分な時間逆ノくイアスミ流を流すための限
時タイマを内蔵させるとともにこの半導体スイッチが誤
オンするのを防止できる低い逆バイアス電圧を印加する
回路を逆バイアス電流用スイッチング素子に並列接続さ
せることにより、半導体スイッチの制御電極が短絡する
ような事故が発生しても逆バイアス装置が焼損するおそ
れがなく、さらにこの半導体スイッチが誤オンすること
なく、しかもオフ時の逆バイアス電源の消費電力を大幅
に低減できる効果を有する。
FIG. 2 is an operational waveform diagram of the circuit of the embodiment shown in FIG. 1, and FIG.
Figure to) is the waveform of the collector current 1c of the main transistor 40, and Figure 2 (c) is the waveform of the base current I of the main transistor 40.
The waveform B (in FIG. 2) is the waveform of the voltage VBH that is applied between the main I and the base ψ emitter of the transistor 40, and FIG. . Further, T1 is the main transistor. [Effect of the Invention] According to the present invention, a time limit timer is provided in the reverse bias device for turning off the semiconductor switch to cause the IA current to flow in reverse for a sufficient time to turn off the semiconductor switch. By incorporating a circuit that applies a low reverse bias voltage that can prevent the semiconductor switch from turning on accidentally and connecting it in parallel to the reverse bias current switching element, accidents such as short-circuiting of the control electrode of the semiconductor switch can be avoided. Even if the reverse bias device is turned off, there is no risk of burning out the reverse bias device, and furthermore, this semiconductor switch will not be accidentally turned on, and the power consumption of the reverse bias power supply when turned off can be significantly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す回路図であり、第2図は
第1図に示す実施例の回路における動作波形図である。 第3図はトランジスタのベース駆動装置の従来例を示す
回路図で、第4図は第3図に示す従来例回路における動
作波形図である。 10・・・信号入力端子、加・・1獣バイアス装置、加
・・逆バイアス装置、31・・・逆バイアス電源、32
・・・逆バイアスFET%関・・・反転素子、40・・
半導体スイッチとしての主トランジスタ、41・・・主
トランジスタのベース・エミクタ間内部抵抗、50・・
・負荷、ω・・・主電源、70・・・逆バイアス装置、
71・・・逆バイアス電源、72・・・スイッチング素
子としての逆バイアスFET 。 73・・・反転素子、74・・・限時タイマ、75・・
補助スイッチング素子としての補助逆バイアスFET、
76・・・抵°七汀人弁理士 山 口   易支 第1図 第2図
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is an operational waveform diagram in the circuit of the embodiment shown in FIG. FIG. 3 is a circuit diagram showing a conventional example of a transistor base driving device, and FIG. 4 is an operating waveform diagram in the conventional example circuit shown in FIG. 10...Signal input terminal, addition...1 bias device, addition...reverse bias device, 31...reverse bias power supply, 32
... Reverse bias FET%... Inversion element, 40...
Main transistor as a semiconductor switch, 41... Internal resistance between base and emitter of main transistor, 50...
・Load, ω...Main power supply, 70...Reverse bias device,
71... Reverse bias power supply, 72... Reverse bias FET as a switching element. 73... Inversion element, 74... Time limit timer, 75...
Auxiliary reverse bias FET as an auxiliary switching element,
76...Resident Patent Attorney Yamaguchi Ishi Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims]  導通している半導体スイッチに与えられるオフ指令に
より逆バイアス電流を流して当該半導体スイッチをター
ンオフさせる半導体スイッチの駆動装置において、オフ
指令とともに前記半導体スイッチをターンオフさせるに
十分な期間当該半導体スイッチに逆バイアス電流を流す
スイッチング素子と該スイッチング素子の動作時間を制
御する限時タイマとで構成される逆バイアス回路と、該
逆バイアス回路に並列接続されてオフ指令発令中は前記
半導体スイッチが誤まってオンしない程度の低逆バイア
ス電圧を印加する補助スイッチング素子と制限抵抗とで
構成される補助逆バイアス回路とが備えられていること
を特徴とする半導体スイッチの駆動装置。
In a semiconductor switch driving device that turns off a semiconductor switch by flowing a reverse bias current in response to an off command given to a conductive semiconductor switch, the semiconductor switch is reverse biased for a period sufficient to turn off the semiconductor switch along with the off command. a reverse bias circuit composed of a switching element that allows current to flow and a timer that controls the operating time of the switching element; and a reverse bias circuit that is connected in parallel to the reverse bias circuit to prevent the semiconductor switch from being turned on by mistake while an off command is being issued. 1. A driving device for a semiconductor switch, comprising: an auxiliary reverse bias circuit comprising an auxiliary switching element that applies a relatively low reverse bias voltage and a limiting resistor.
JP14921184A 1984-07-18 1984-07-18 Drive device of semiconductor switch Pending JPS6130957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14921184A JPS6130957A (en) 1984-07-18 1984-07-18 Drive device of semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14921184A JPS6130957A (en) 1984-07-18 1984-07-18 Drive device of semiconductor switch

Publications (1)

Publication Number Publication Date
JPS6130957A true JPS6130957A (en) 1986-02-13

Family

ID=15470266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14921184A Pending JPS6130957A (en) 1984-07-18 1984-07-18 Drive device of semiconductor switch

Country Status (1)

Country Link
JP (1) JPS6130957A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407594B1 (en) 1993-04-09 2002-06-18 Sgs-Thomson Microelectronics S.R.L. Zero bias current driver control circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634226A (en) * 1979-08-29 1981-04-06 Toshiba Corp Electric valve unit
JPS57162962A (en) * 1981-03-31 1982-10-06 Hitachi Ltd Gate control circuit for gate turn-off thyristor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634226A (en) * 1979-08-29 1981-04-06 Toshiba Corp Electric valve unit
JPS57162962A (en) * 1981-03-31 1982-10-06 Hitachi Ltd Gate control circuit for gate turn-off thyristor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407594B1 (en) 1993-04-09 2002-06-18 Sgs-Thomson Microelectronics S.R.L. Zero bias current driver control circuit

Similar Documents

Publication Publication Date Title
JP3758738B2 (en) High-voltage side switch circuit using MOS gate type power semiconductor device
US4547686A (en) Hybrid power semiconductor switch
EP0677925B1 (en) Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current
JPH0642179B2 (en) Power transistor drive circuit with improved short-circuit protection function
US4117351A (en) Transistor switching circuit
JP3123261B2 (en) Glow plug controller
JPH0767073B2 (en) Insulated gate element drive circuit
JPS6130957A (en) Drive device of semiconductor switch
JPS6053488B2 (en) Gate circuit of gate turn-off thyristor
KR100254440B1 (en) A driving device of solenoid valve
JP2569807B2 (en) Precharge circuit
JP3039092B2 (en) Short circuit protection circuit
JP2001028437A (en) Overcurrent protective device
JPS6269718A (en) Monolithic integrated control circuit
JPH077398A (en) Circuit for increase of breakdown voltage of bipolar transistor
KR100443886B1 (en) Lamp drive
JP2005065083A (en) Semiconductor device
JPS6176027A (en) Preventive circuit for inrush current
JPH0317471Y2 (en)
JPS59175325A (en) Overcurrent breaking circuit
JPS63102134A (en) Heater
JPH0226812B2 (en)
JPH055699Y2 (en)
JPH07131971A (en) Gate drive circuit for voltage drive type semiconductor switching element
JPH0427074Y2 (en)