JPS6130417B2 - - Google Patents
Info
- Publication number
- JPS6130417B2 JPS6130417B2 JP12754277A JP12754277A JPS6130417B2 JP S6130417 B2 JPS6130417 B2 JP S6130417B2 JP 12754277 A JP12754277 A JP 12754277A JP 12754277 A JP12754277 A JP 12754277A JP S6130417 B2 JPS6130417 B2 JP S6130417B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- etching
- gas plasma
- aluminum
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 239000011856 silicon-based particle Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 20
- 239000007789 gas Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- -1 CF 4 containing O 2 Chemical compound 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229960000583 acetic acid Drugs 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Description
【発明の詳細な説明】
本発明は、トランジスタやIC等の半導体装置
特にシリコン入りアルミニウムを電極配線材料と
した半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing semiconductor devices such as transistors and ICs, particularly semiconductor devices using silicon-containing aluminum as an electrode wiring material.
近年、半導体装置は、高速化、高周波化、高集
積度化等にともない。微細加工技術をもつて、シ
リコン基板に形成される不純物拡散層は可及的に
浅くし、そのオーミツクコンタクト電極配線もコ
ンタクト穴すべてを完全に覆う構造ではなく、コ
ンタクト穴によつて表面が露出する不純物拡散層
の一部をもつてオーミツクコンタクトをとるよう
な構造としているものが考案されている。そし
て、この種の半導体装置にあつては、その電極材
料として純粋なアルミニウムを使用すると、アル
ミニウムとシリコン基板におけるシリコンとが相
互拡散して浅いPN接合を配壊してしまうため、
あらかじめアルミニウムの固溶度以材のシリコン
を含有させたシリコン入りアルミニウムが使用さ
れている。 In recent years, semiconductor devices have become faster, operate at higher frequencies, and have higher degrees of integration. Using microfabrication technology, the impurity diffusion layer formed on the silicon substrate is made as shallow as possible, and the ohmic contact electrode wiring does not have a structure that completely covers all the contact holes, but the surface is exposed due to the contact holes. A structure has been devised in which an ohmic contact is established with a part of the impurity diffusion layer. In this type of semiconductor device, if pure aluminum is used as the electrode material, the aluminum and silicon in the silicon substrate will interdiffuse and destroy the shallow PN junction.
Silicon-containing aluminum is used, which contains silicon at a level higher than the solid solubility of aluminum.
しかしながら、この種のシリコン入りアルミニ
ウムを電極配線材料としたものにあつては、電極
配線パターン形成用のエツチングの後に、選択除
去する領域のアルミニウムは完全に除去される
が、その中に含まれていたシリコンがエツチング
されずシリコン粒子として残存する（以下、これ
をシリコン残渣という）ため、これを取り去る
際、表面が露出するシリコン基板もエツチングさ
れて、素子特性や信頼度を低下させ欠点がある。 However, when this type of silicon-containing aluminum is used as the electrode wiring material, after etching for forming the electrode wiring pattern, the aluminum in the area to be selectively removed is completely removed, but the aluminum contained therein is completely removed. Since the etched silicon is not etched and remains as silicon particles (hereinafter referred to as silicon residue), when this is removed, the silicon substrate whose surface is exposed is also etched, resulting in a disadvantage in that device characteristics and reliability are degraded.
従来、上記シリコン残渣は、フツ酸（EF）と
硝酸（HNO3）とからなる混合液によりケミカル
エツチングしたり、あるいはフレオンガスを用い
たプラズマエツチングにより、表面が露出するシ
リコン基板表面を少しエツチングするだけで、容
易に上記シリコン残渣を取り去つている。しかし
ながら、上記エツチング中、シリコン残渣が無く
なると、シリコンの露出面積が急激に減少してし
まうことにより、シリコンエツチングの速度が急
激に増加して、表面が露出するシリコン基板を深
くエツチングしてしまう欠点があつた。 Conventionally, the above-mentioned silicon residues have been removed by chemical etching with a mixed solution of hydrofluoric acid (EF) and nitric acid (HNO 3 ), or by plasma etching using Freon gas, by simply etching the exposed silicon substrate surface a little. The silicon residue is easily removed. However, during the above-mentioned etching, when the silicon residue disappears, the exposed area of silicon rapidly decreases, and the speed of silicon etching increases rapidly, causing the silicon substrate with the exposed surface to be etched deeply. It was hot.
そこで、本発明は、上述したような従来の諸欠
点を解消し、シリコン残渣を取り除く際、シリコ
ン基板のエツチング等を可及的小にし、もつて高
性能でかつ高信頼度の半導体装置を得る新規な製
法を提供することを目的とするものである。 Therefore, the present invention solves the above-mentioned conventional drawbacks, minimizes etching of the silicon substrate when removing silicon residue, and obtains a semiconductor device with high performance and high reliability. The purpose is to provide a new manufacturing method.
このような目的を達成するために、本発明の半
導体装置の製法によれば、内部に形成されたPN
接合と、主表面を覆うように形成され、その主表
面の一部を露出するように形成された絶縁膜とを
具備するシリコン基体を用意し、前記シリコン基
体上にシリコンを含むアルミニウム膜を形成し、
さらに、該アルミニウム膜をケミカルエツチング
により選択的に除去することによつて配線パター
ンを形成したのち、前記配線パターンが形成され
たシリコン基体と表面が露出された他のシリコン
体とをガスプラズマ反応管に入れ、前記絶縁膜上
の前記配線パターンが形成されなかつた部分に残
存するシリコン粒子をガスプラズマエツチングに
より取り除くことを特徴とする。 In order to achieve such an object, according to the method for manufacturing a semiconductor device of the present invention, the PN formed inside
A silicon base including a bond and an insulating film formed to cover a main surface and expose a part of the main surface is prepared, and an aluminum film containing silicon is formed on the silicon base. death,
Furthermore, after forming a wiring pattern by selectively removing the aluminum film by chemical etching, the silicon substrate on which the wiring pattern was formed and another silicon body with an exposed surface were placed in a gas plasma reaction tube. The method is characterized in that silicon particles remaining on the portions of the insulating film where the wiring pattern is not formed are removed by gas plasma etching.
以下、本発明の好適な実施例を用いて本発明を
図面を参照しながら具体的に詳述する。 Hereinafter, the present invention will be specifically explained in detail using preferred embodiments of the present invention with reference to the drawings.
(1) PN接合をもつ半導体素子が形成されている
シリコン基板１表面に設けられている酸化シリ
コン（SiO2）膜３を選択的に除去し、拡散層２
表面が露出するようなコンタクト孔を形成す
る。ついで、全面にシリコンを含むアルミニウ
ム膜４を蒸着法等により形成する（第１図）。(1) The silicon oxide (SiO 2 ) film 3 provided on the surface of the silicon substrate 1 on which the semiconductor element with the PN junction is formed is selectively removed, and the diffusion layer 2
A contact hole is formed so that the surface is exposed. Next, an aluminum film 4 containing silicon is formed on the entire surface by a vapor deposition method or the like (FIG. 1).
(2) ついで、このシリコンを含むアルミニウム膜
４をフオトレジスト膜５をマスクとして選択的
にケミカルエツチングすることにより電極パタ
ーンを形成する（第２図）。(2) Next, an electrode pattern is formed by selectively chemically etching the silicon-containing aluminum film 4 using the photoresist film 5 as a mask (FIG. 2).
このエツチングには、アルミニウムの一般的な
エツチング液（組成例リン酸75c.c.、硝酸15c.c.、氷
酢酸５c.c.、水５c.c.）が用いられる。かかるエツチ
ング液によればシリコンを除去することができな
いことより、エツチング部分にシリコン粒子６が
残る。 For this etching, a common etching solution for aluminum (composition example: 75 c.c. of phosphoric acid, 15 c.c. of nitric acid, 5 c.c. of glacial acetic acid, 5 c.c. of water) is used. Since silicon cannot be removed using such an etching solution, silicon particles 6 remain in the etched area.
なお、電極パターンは、積積度向上のために、
拡散層２の一部に形成する。この場合、表面が露
出した拡散層２の表面部７にもシリコン粒子６が
形成される。 In addition, the electrode pattern is
It is formed in a part of the diffusion layer 2. In this case, silicon particles 6 are also formed on the surface portion 7 of the diffusion layer 2 whose surface is exposed.
(3) 不要となつたフオトレジスト膜５を取り除い
たのち、シリコン粒子６を取に去るためのガス
プラズマエツチングを行なう。(3) After removing the unnecessary photoresist film 5, gas plasma etching is performed to remove the silicon particles 6.
これは、プラズマ反応管に前記電極パターンを
もつシリコン基板１とシリコン体９を入れ、O2
を４％含むCF4、ガスを反応ガスとして反応管に
導入し、高周波コイルまたは電極に高周波を印加
して反応管内にガスプラズマを発生させて行なう
（第３図）。そうすると、プラズマ中に正，負のイ
オン中性分子の他に弗素ラジカル（Ｆ〓．が生成
し、シリコン粒子６がそのＦ〓と反応して蒸気圧
の高い四弗化シリコン（SiF4）に化成され、これ
を排気することにより、シリコン粒子６を取り去
ることができる。 In this method, the silicon substrate 1 having the electrode pattern and the silicon body 9 are placed in a plasma reaction tube, and O 2
A gas containing 4% CF 4 is introduced into the reaction tube as a reaction gas, and a high frequency is applied to a high frequency coil or electrode to generate gas plasma in the reaction tube (Figure 3). Then, in addition to positive and negative ions and neutral molecules, fluorine radicals (F) are generated in the plasma, and the silicon particles 6 react with the F to form silicon tetrafluoride (SiF 4 ) with a high vapor pressure. By evacuating the chemically formed silicon particles 6, the silicon particles 6 can be removed.
この場合、シリコン体である拡散層２における
露出表面部７もエツチングされるが、シリコン体
９を反応管内に入れておくため、そのエツチング
速度が極めて小さくなり、シリコン粒子６が取り
除かれた後も、ほとんどエツチングされぬ状態を
保つ。 In this case, the exposed surface portion 7 of the diffusion layer 2, which is a silicon body, is also etched, but since the silicon body 9 is kept in the reaction tube, the etching rate is extremely low, and even after the silicon particles 6 are removed, , remains almost unetched.
これは、本発明の特徴とするものである。すな
わち、ガスプラズマエツチングにおいて、シリコ
ンのエツチング速度は、反応管内のシリコン表面
積と強い相関があり、第５図に示すように、それ
らの相互関係は反比例のものである。そのため、
シリコン粒子６をガスプラズマエツチングにより
取り去る際に、あらかじめ余分のシリコンとして
シリコン体９を反応管内に入れておくことによ
り、シリコン粒子６が取り除かれ、拡散層２の露
出表面部７がエツチングされようとしても、シリ
コン体９の存在によりシリコン表面積が十分大き
い状態を保つているため、エツチング速度が急激
に増加せず、拡散層２の表面のエツチングを最小
限に留めることができる（第４図）。 This is a feature of the present invention. That is, in gas plasma etching, the etching rate of silicon has a strong correlation with the silicon surface area within the reaction tube, and as shown in FIG. 5, their mutual relationship is inversely proportional. Therefore,
When removing the silicon particles 6 by gas plasma etching, by placing the silicon body 9 as extra silicon in the reaction tube in advance, the silicon particles 6 are removed and the exposed surface portion 7 of the diffusion layer 2 is etched. Also, since the silicon surface area remains sufficiently large due to the presence of the silicon body 9, the etching rate does not increase rapidly and etching of the surface of the diffusion layer 2 can be kept to a minimum (FIG. 4).
また、ガスプラズマエツチングにおいては、シ
リコン粒子６を取り除くべく被処理体１とシリコ
ン体９との離間距離によつても、エツチング速度
が第６図に示すように異なることを見い出した。
そのため、これらの離間距離を所定の値に設定す
ることにより、拡散層２における露出表面部７を
エツチングすることなく、シリコン粒子６のみを
取り去すことができる。 Furthermore, in gas plasma etching, it has been found that the etching rate varies depending on the distance between the object to be processed 1 and the silicon object 9 to remove the silicon particles 6, as shown in FIG.
Therefore, by setting these distances to predetermined values, only the silicon particles 6 can be removed without etching the exposed surface portion 7 of the diffusion layer 2.
上述したように、本発明は、素子活性領域であ
るシリコン体表面７を最小限のエツチングに留
め、不要なシリコン粒子６のみを選択的に取り除
くことができるため、高性能でかつ高信頼度のデ
バイスを得ることができる。 As described above, the present invention can minimize etching of the silicon body surface 7, which is the active region of the device, and selectively remove only unnecessary silicon particles 6, resulting in high performance and high reliability. device can be obtained.
さらに、本発明によればSiO2膜上に残存する
シリコン粒子をアルミニウムを侵さないようなガ
スプラズマ、例えばO2を含むCF4でエツチングす
るようにしたので、その除去の際、電極あるいは
配線の材料として使用するシリコンを含むアルミ
ニウムをエツチングすることがなくなつたので従
来のように電極あるいは配線層の電気抵抗が高く
なつたり、断線が生じたりすることがなく、極め
て信頼性の高い半導体装置を得ることができる。 Furthermore, according to the present invention, the silicon particles remaining on the SiO 2 film are etched with a gas plasma that does not attack aluminum, such as CF 4 containing O 2 , so that when removing them, the silicon particles remaining on the SiO 2 film are etched with a gas plasma that does not attack aluminum. Since there is no longer any need to etch the silicon-containing aluminum used as a material, the electrical resistance of electrodes or wiring layers does not increase or disconnections occur as in the past, making it possible to create extremely reliable semiconductor devices. Obtainable.
また、プラズマエツチングした場合、SiO2表
面は従来の液体によるエツングに比べエツチング
される度合が少くなるという効果が得られ、十分
な保護作用をもたせることが可能となつた。 Furthermore, when plasma etching is performed, the SiO 2 surface is etched to a lesser degree than in conventional liquid etching, making it possible to provide sufficient protection.
さらに、プラズマは極めて狭い間隔のところに
まで侵入しやすいため、従来のエツチング方法に
比べシリコン粒子を確実に除去することができ、
したがつて、シリコン粒子による電極、配線間の
短絡事故の危険性の極めて低い半導体装置を得る
ことができる。 Furthermore, since plasma can easily penetrate into extremely narrow spaces, silicon particles can be removed more reliably than conventional etching methods.
Therefore, it is possible to obtain a semiconductor device with extremely low risk of short-circuit accidents between electrodes and wiring caused by silicon particles.
本発明の実施例においては、ガスプラズマソー
スとしてO2を含むCF4を使用した例について説明
したが、これに限定されることなく、例えば
CF4，CCl2F2，CClF3等のようなアルミニウムを
侵さないでかつシリコンをエツチング除去できる
ガスプラズマソースならいずれも適用できること
は明らかである。 In the embodiments of the present invention, an example has been described in which CF 4 containing O 2 is used as a gas plasma source, but the present invention is not limited to this, for example.
It is clear that any gas plasma source capable of etching away silicon without attacking aluminum, such as CF 4 , CCl 2 F 2 , CClF 3 , etc., can be used.
また本発明は、シリコン半導体基板上だけでな
く、セラミツク、その他の基板上にシリコン―ア
ルミニウム配線層を選択的に形成する際にも適用
できるものである。 Furthermore, the present invention can be applied not only to silicon semiconductor substrates but also to selectively forming silicon-aluminum wiring layers on ceramic and other substrates.
第１図〜第４図は、本発明にかかる半導体装置
の製法を工程順に示す断面図、第５図〜第６図
は、本発明に使用するガスプラズマエツチングに
おけるエチング特性を示す図である。
１…シリコン基板、２…拡散層、３…酸化シリ
コン膜、４…シリコンを含むアルミニウム膜、５
…フオトレジスト膜、６…シリコン粒子、８…載
置台、９…シリコン体。
1 to 4 are cross-sectional views showing the manufacturing method of a semiconductor device according to the present invention in the order of steps, and FIGS. 5 to 6 are diagrams showing etching characteristics in gas plasma etching used in the present invention. DESCRIPTION OF SYMBOLS 1... Silicon substrate, 2... Diffusion layer, 3... Silicon oxide film, 4... Aluminum film containing silicon, 5
... Photoresist film, 6... Silicon particles, 8... Mounting table, 9... Silicon body.
Claims (1)
ように形成され、その主表面の一部を露出するよ
うに形成された絶縁膜とを具備するシリコン基体
を用意し、前記シリコン基体上にシリコンを含む
アルミニウム膜を形成し、さらに、該アルミニウ
ム膜をケミカルエツチングにより選択的に除去す
ることによつて配線パターンを形成したのち、前
記配線パターンが形成されたシリコン基体と表面
が露出された他のシリコン体とをガスプラズマ反
応管に入れ、前記絶縁膜上の前記配線パターンが
形成されなかつた部分に残存するシリコン粒子を
ガスプラズマエツチングにより取り除くことを特
徴とする半導体装置の製法。 ２ 前記配線パターンをもつ前記シリコン基体と
前記他のシリコン体との離間距離の大小により前
記ガスプラズマエツチングの速度を制御させるこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置の製法。[Claims] 1. A silicon substrate is prepared which includes a PN junction formed inside and an insulating film formed to cover a main surface and expose a part of the main surface. , an aluminum film containing silicon is formed on the silicon substrate, and a wiring pattern is formed by selectively removing the aluminum film by chemical etching, and then the silicon substrate on which the wiring pattern is formed is formed. A semiconductor device characterized in that a silicon body with an exposed surface is placed in a gas plasma reaction tube, and silicon particles remaining on the insulating film where the wiring pattern is not formed are removed by gas plasma etching. manufacturing method. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the speed of the gas plasma etching is controlled depending on the distance between the silicon substrate having the wiring pattern and the other silicon body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754277A JPS5461465A (en) | 1977-10-26 | 1977-10-26 | Method of fabricating semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754277A JPS5461465A (en) | 1977-10-26 | 1977-10-26 | Method of fabricating semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5461465A JPS5461465A (en) | 1979-05-17 |
| JPS6130417B2 true JPS6130417B2 (en) | 1986-07-14 |
Family
ID=14962576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12754277A Granted JPS5461465A (en) | 1977-10-26 | 1977-10-26 | Method of fabricating semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5461465A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0238314U (en) * | 1988-09-08 | 1990-03-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142654A (en) * | 1980-04-09 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
-
1977
- 1977-10-26 JP JP12754277A patent/JPS5461465A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0238314U (en) * | 1988-09-08 | 1990-03-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5461465A (en) | 1979-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185372B1 (en) | Fabrication method of semiconductor device | |
| EP0122776B1 (en) | Dry etching aluminum or aluminum alloy layer | |
| US4038110A (en) | Planarization of integrated circuit surfaces through selective photoresist masking | |
| JPH0533530B2 (en) | ||
| US6613681B1 (en) | Method of removing etch residues | |
| JP2574045B2 (en) | Etching method using plasma scattering phenomenon | |
| JPH0133933B2 (en) | ||
| JP2858383B2 (en) | Method for manufacturing semiconductor device | |
| JPS6130417B2 (en) | ||
| KR100332109B1 (en) | Method of forming a via-hole in a semiconductor device | |
| JPH0313744B2 (en) | ||
| JPS6255694B2 (en) | ||
| KR100424477B1 (en) | Methods of forming conductive components and conductive lines | |
| US4255229A (en) | Method of reworking PROMS | |
| JP2569754B2 (en) | Method for manufacturing compound semiconductor device | |
| JP3305270B2 (en) | Method for manufacturing semiconductor device | |
| JP2000164701A (en) | Manufacture of semiconductor device | |
| KR100527574B1 (en) | Method for forming a plug | |
| JPS6161423A (en) | Dry etching method | |
| KR100568098B1 (en) | Method for forming metal pattern | |
| JPH0239428A (en) | Etching of semiconductor device | |
| JP3260397B2 (en) | Etchback method for polycrystalline Si having irregularities | |
| KR100186504B1 (en) | Manufacturing method of poly plug in semiconductor device | |
| JPH06208975A (en) | Etching method | |
| JPH01286330A (en) | Manufacture of semiconductor device |