JPS6130177A - フイ−ルド判別回路 - Google Patents
フイ−ルド判別回路Info
- Publication number
- JPS6130177A JPS6130177A JP15169684A JP15169684A JPS6130177A JP S6130177 A JPS6130177 A JP S6130177A JP 15169684 A JP15169684 A JP 15169684A JP 15169684 A JP15169684 A JP 15169684A JP S6130177 A JPS6130177 A JP S6130177A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- output
- odd
- equivalent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、複合映像信号より分離された水平同期信号及
び垂直同期信号から、等価パルス数を計数することによ
り、その信号部分(垂直同期信号から次の同期信号まで
〕が奇数フィールドであるか偶数フィールドであるかを
判別するフィールド判別回路に関するものである。
び垂直同期信号から、等価パルス数を計数することによ
り、その信号部分(垂直同期信号から次の同期信号まで
〕が奇数フィールドであるか偶数フィールドであるかを
判別するフィールド判別回路に関するものである。
〈発明の背景〉
近年、ドツト・マトリックス方式による画像表示装置の
研究・開発が活発に行なわれ、画素の数も飛躍的に増大
し、通常のテレビジョン受像機の走査線本数に匹敵し得
るものもある。このような表示装置において、複合映像
信号で飛び越し走査を必要とする信号(例えば、NTS
C複合映像信号)によるものを表示する場合、同出願人
が特願昭59−48665号(昭和59年3月13日付
、発明の名称「画像表示装置の駆動回路」)において提
案したように、フィールド選択信号によりフィールドの
奇数・偶数に応じた走査を行なわせる必要がある。この
場合、ある垂直同期信号から次の垂直同期信号までが、
奇数フィールドであるのか偶数フィールドでちるのか区
別して判別することが必要である。
研究・開発が活発に行なわれ、画素の数も飛躍的に増大
し、通常のテレビジョン受像機の走査線本数に匹敵し得
るものもある。このような表示装置において、複合映像
信号で飛び越し走査を必要とする信号(例えば、NTS
C複合映像信号)によるものを表示する場合、同出願人
が特願昭59−48665号(昭和59年3月13日付
、発明の名称「画像表示装置の駆動回路」)において提
案したように、フィールド選択信号によりフィールドの
奇数・偶数に応じた走査を行なわせる必要がある。この
場合、ある垂直同期信号から次の垂直同期信号までが、
奇数フィールドであるのか偶数フィールドでちるのか区
別して判別することが必要である。
現行のテレビジョン方式では、奇数フィールドと偶数フ
ィールドによる垂直同期のずれをなくし、両フィールド
の垂直走査のタイミングを合わせるために、等価パルス
が垂直帰線期間中に挿入されている。従って、従来のテ
レビジョン受像機においては、フィールドの奇数・偶数
を区別して判別する必要がなく、簡単なRC積分回路等
の使用により、第4図の複合映像信号中(垂直帰線消去
期間)の等価パルス部及び垂直同期信号部を積分し、適
当な閾値を選んで垂直同期のタイミングとするのみで充
分であった。
ィールドによる垂直同期のずれをなくし、両フィールド
の垂直走査のタイミングを合わせるために、等価パルス
が垂直帰線期間中に挿入されている。従って、従来のテ
レビジョン受像機においては、フィールドの奇数・偶数
を区別して判別する必要がなく、簡単なRC積分回路等
の使用により、第4図の複合映像信号中(垂直帰線消去
期間)の等価パルス部及び垂直同期信号部を積分し、適
当な閾値を選んで垂直同期のタイミングとするのみで充
分であった。
〈発明の目的〉
本発明は、上述したような点に鑑みて、ドツト・マトリ
ックス方式の画像表示装置等において必要とされる、フ
ィールドの奇数・偶数の判別回路を提供するものである
。
ックス方式の画像表示装置等において必要とされる、フ
ィールドの奇数・偶数の判別回路を提供するものである
。
本発明において、1水平期間の2分の1よりはるかに短
かい周期をもつクロックパルスと、該パルスをカウント
するカウンタを含む論理回路により、垂直同期信号部分
より後の等価パルス数を計り、その数によりフィールド
が奇数か偶数か’e 、中J別する。つまシ、垂直同期
信号部分より後の等価パルスは、フィールドによりパル
ス数が異なり、特にそれが偶数個と奇数個で表わされる
ことに注目し、この等価パルス数が偶数個か奇数個かで
あることによって、奇数フィールドか偶数フィールドか
を判別するようにしている。
かい周期をもつクロックパルスと、該パルスをカウント
するカウンタを含む論理回路により、垂直同期信号部分
より後の等価パルス数を計り、その数によりフィールド
が奇数か偶数か’e 、中J別する。つまシ、垂直同期
信号部分より後の等価パルスは、フィールドによりパル
ス数が異なり、特にそれが偶数個と奇数個で表わされる
ことに注目し、この等価パルス数が偶数個か奇数個かで
あることによって、奇数フィールドか偶数フィールドか
を判別するようにしている。
〈実施例〉
第1図に本発明の回路構成図、第2図(a)(b)に奇
数及び偶数フィールドにおける第1図各部の信号波形図
を示す。第1図において、Aはアンドゲート、ORはオ
アゲート、Inはインバータを示す。
数及び偶数フィールドにおける第1図各部の信号波形図
を示す。第1図において、Aはアンドゲート、ORはオ
アゲート、Inはインバータを示す。
H−sync+V−syncは、複合映像信号より得た
水平同期信号及び垂直同期信号である。垂直同期信号v
−syncによりカウンター1分周器2は、クリア即ち
初期設定される(OLE+信号+ CL E 2信号“
H” ) ’o垂直同期信号v−syncの期間が終る
と、カウンターのCLOI信号として、l水子期間[2
の2分の+ t、よりはるかに短かいクロックパルスf
が入力され、カウントされる。
水平同期信号及び垂直同期信号である。垂直同期信号v
−syncによりカウンター1分周器2は、クリア即ち
初期設定される(OLE+信号+ CL E 2信号“
H” ) ’o垂直同期信号v−syncの期間が終る
と、カウンターのCLOI信号として、l水子期間[2
の2分の+ t、よりはるかに短かいクロックパルスf
が入力され、カウントされる。
ここで、カウンターはOLE+信号によるクリアから、
前記1+(2水平期間)以上t2(I水子期間)以上で
、R,C(キャリー)信号を出力するよう構成されてい
る。一方、CLEI信号として水平同期信号H−8yn
Cも入力可能である。従って、垂直同期信号v、−5y
ncO後縁部から等価パルス部の期間は、R,C信号が
出力される以前に、水平同期信号H−sync(等価パ
ルス)が入力され、その都度カウンタIはクリアされる
。即ちこの期間、R,C信号は出力されず、そのまま′
L″を保持する。
前記1+(2水平期間)以上t2(I水子期間)以上で
、R,C(キャリー)信号を出力するよう構成されてい
る。一方、CLEI信号として水平同期信号H−8yn
Cも入力可能である。従って、垂直同期信号v、−5y
ncO後縁部から等価パルス部の期間は、R,C信号が
出力される以前に、水平同期信号H−sync(等価パ
ルス)が入力され、その都度カウンタIはクリアされる
。即ちこの期間、R,C信号は出力されず、そのまま′
L″を保持する。
しかし、等価パルス部の期間が終了すれば、水平5同測
信号H−8JnCはt2期間となるので、先に、R,C
信号(”H”)を出力する。そして、とのR,C信号の
出力により、クロックパルスf及び水平同期信号H−8
ynCの入力を禁止し、R,C信号を“H″とした状態
で保持する。
信号H−8JnCはt2期間となるので、先に、R,C
信号(”H”)を出力する。そして、とのR,C信号の
出力により、クロックパルスf及び水平同期信号H−8
ynCの入力を禁止し、R,C信号を“H″とした状態
で保持する。
分周器2は、垂直同期信号v”s y n c の期間
が終った後、CL O2信号として水平同期信号H−8
ynC(等化パルス)を入力し分周する。分周器2は1
ビツトのカウンタからなるものでラシ、等価パルスが入
力される毎に、状態反転してQ信号に出力する。ここで
、水平同期信号H−sync(等価パルス)は、カウン
タ1からRlC信号(H″′)が出力されたとき、同様
に分周器2への入力を禁止するようにしておシ、最終的
に出力信号OUTは、この間の等価パルス数が偶数個で
あれば“Ll+、奇数個であればtt H++となる。
が終った後、CL O2信号として水平同期信号H−8
ynC(等化パルス)を入力し分周する。分周器2は1
ビツトのカウンタからなるものでラシ、等価パルスが入
力される毎に、状態反転してQ信号に出力する。ここで
、水平同期信号H−sync(等価パルス)は、カウン
タ1からRlC信号(H″′)が出力されたとき、同様
に分周器2への入力を禁止するようにしておシ、最終的
に出力信号OUTは、この間の等価パルス数が偶数個で
あれば“Ll+、奇数個であればtt H++となる。
これは、次の垂直同期信号v−syncが入力される(
再度、カウンタl及び分周器2をクリアする)まで保持
されるので、上記出力信号OUTの°′L″か”H”か
によって、このフィールドが奇数フィールドか偶数フィ
ールドかを判別できる。
再度、カウンタl及び分周器2をクリアする)まで保持
されるので、上記出力信号OUTの°′L″か”H”か
によって、このフィールドが奇数フィールドか偶数フィ
ールドかを判別できる。
第2図(a)の奇数フィールドでは、等価パルス数が偶
数個(6個)でIL L ++の出力信号OUTを出す
こととなる。また第2図(b)の偶数フィールドでは、
等価パルス数が奇数個(5個)で°’H′″の出力信号
OUT′f:出すこととなる。
数個(6個)でIL L ++の出力信号OUTを出す
こととなる。また第2図(b)の偶数フィールドでは、
等価パルス数が奇数個(5個)で°’H′″の出力信号
OUT′f:出すこととなる。
なお、同期分離方式によっては、等価パルスの一部を垂
直同期信号部中に取9込むものもある。
直同期信号部中に取9込むものもある。
この場合も、等価パルス数の奇数・偶数とフィールドの
奇数・偶数の対応が入れかわる可能性があるのみでアリ
、本回路の動作の基本にかわり’l−1ないO 第3図は、上述したフィールド判別回路を利用して、ド
ツト・マトリックス方式の画像表示装置表示を可能にし
たものである。
奇数・偶数の対応が入れかわる可能性があるのみでアリ
、本回路の動作の基本にかわり’l−1ないO 第3図は、上述したフィールド判別回路を利用して、ド
ツト・マトリックス方式の画像表示装置表示を可能にし
たものである。
第3図において、3はマトリックス状に配置した単位画
素4,4.・・・からなる表示部、5は水平走査回路、
6は垂直走査回路、7はフィールド判別回路、8はフィ
ールド選択回路である。
素4,4.・・・からなる表示部、5は水平走査回路、
6は垂直走査回路、7はフィールド判別回路、8はフィ
ールド選択回路である。
フィールド選択回路8は、アントゲ−F AI+ AI
+・・、 A2.A2.・・・とインバータInを備え
てなシ、アンドゲートAl + A4’ +・・・の各
出力端子は表示部3の奇数行に一対一に接続し、アント
ゲ−) A21 A2+・・の各出力端子は表示部3の
偶数行に一対一に接続している。また隣接しているアン
トゲ−)Al・A2には、共通に垂直走査回路6の出力
信号が入力される。
+・・、 A2.A2.・・・とインバータInを備え
てなシ、アンドゲートAl + A4’ +・・・の各
出力端子は表示部3の奇数行に一対一に接続し、アント
ゲ−) A21 A2+・・の各出力端子は表示部3の
偶数行に一対一に接続している。また隣接しているアン
トゲ−)Al・A2には、共通に垂直走査回路6の出力
信号が入力される。
クロックパルスf、水平同期信号H−8ynC,垂直同
期信号V−8ynck入力するフィールド判別回路7は
、フィールドが奇数フィールドのとき、出力信号OUT
に″しが出力され、アンドゲートAl + Al +・
・・をオンして表示部3の奇数行のみが順次選択される
。フィールドが偶数フィールドのときは、出力信号OU
TにIIHIIが出力され、アントゲ−) A2+ A
2 +・・・をオンして表示部3の偶数のみが順次選択
される。
期信号V−8ynck入力するフィールド判別回路7は
、フィールドが奇数フィールドのとき、出力信号OUT
に″しが出力され、アンドゲートAl + Al +・
・・をオンして表示部3の奇数行のみが順次選択される
。フィールドが偶数フィールドのときは、出力信号OU
TにIIHIIが出力され、アントゲ−) A2+ A
2 +・・・をオンして表示部3の偶数のみが順次選択
される。
このように本例において、ドツト・マトリックス方式の
画像表示装置における飛び越し走査を実現でき、また走
査回路自体の飛び越し走査を不要とし、飛び越し走査時
における走査回路のステップ数を半減して、動作速度の
余裕を太きくシ、かつ、回路構成または材料等に対する
制約を取9除くことができる。
画像表示装置における飛び越し走査を実現でき、また走
査回路自体の飛び越し走査を不要とし、飛び越し走査時
における走査回路のステップ数を半減して、動作速度の
余裕を太きくシ、かつ、回路構成または材料等に対する
制約を取9除くことができる。
〈発明の効果〉
以上のように本発明によれば、簡単な回路構成により、
フィールドを奇数か偶数かに区別して判別でき、ドツト
・マトリックス方式の画像表示装置等に用いて有用なフ
ィールド判別回路が提供できる。また、本回路はディジ
タルで構成することが可能であシ、集積化も極めて容易
である。
フィールドを奇数か偶数かに区別して判別でき、ドツト
・マトリックス方式の画像表示装置等に用いて有用なフ
ィールド判別回路が提供できる。また、本回路はディジ
タルで構成することが可能であシ、集積化も極めて容易
である。
第1図は本発明の一実施例を示す回路図、第2+′、!
□(a> (b) tri奇数フィールド及び偶数フィ
ールド時における第1図会部の信号波形例を示すタイム
チャート、第3図は本発明の応用例を示す回路図、第4
図は複合映像信号を説明する波形図である。 】・・・カウンタ、2・・・分周器、f・・・クロック
パルス、H−5ynC・・・水平同期信号、V−8yn
c・・・垂直同期信号、OUT・・・出方信号。
□(a> (b) tri奇数フィールド及び偶数フィ
ールド時における第1図会部の信号波形例を示すタイム
チャート、第3図は本発明の応用例を示す回路図、第4
図は複合映像信号を説明する波形図である。 】・・・カウンタ、2・・・分周器、f・・・クロック
パルス、H−5ynC・・・水平同期信号、V−8yn
c・・・垂直同期信号、OUT・・・出方信号。
Claims (1)
- 1、垂直同期信号部より後の等価パルスを入力し、該等
価パルス数が奇数個か偶数個かにより出力状態を異にす
る計数手段を備え、前記異なる出力状態により奇数フィ
ールドか偶数フィールドかを判別するよう構成してなる
ことを特徴とするフィールド判別回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15169684A JPS6130177A (ja) | 1984-07-20 | 1984-07-20 | フイ−ルド判別回路 |
US06/711,076 US4701799A (en) | 1984-03-13 | 1985-03-12 | Image display panel drive |
DE3508979A DE3508979C2 (de) | 1984-03-13 | 1985-03-13 | Bildwiedergabegerät mit einem flachen Bildschirm und zugehöriger Bildschirm-Ansteuerschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15169684A JPS6130177A (ja) | 1984-07-20 | 1984-07-20 | フイ−ルド判別回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6130177A true JPS6130177A (ja) | 1986-02-12 |
Family
ID=15524260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15169684A Pending JPS6130177A (ja) | 1984-03-13 | 1984-07-20 | フイ−ルド判別回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6130177A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234780A (ja) * | 1987-03-24 | 1988-09-30 | Matsushita Electric Ind Co Ltd | 映像信号読取装置 |
-
1984
- 1984-07-20 JP JP15169684A patent/JPS6130177A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234780A (ja) * | 1987-03-24 | 1988-09-30 | Matsushita Electric Ind Co Ltd | 映像信号読取装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2680090B2 (ja) | フィールド判別装置 | |
US4701799A (en) | Image display panel drive | |
EP0366124B1 (en) | Field discrimination circuit | |
CA2309605C (en) | System and methods for 2-tap/3-tap flicker filtering | |
JPS6130177A (ja) | フイ−ルド判別回路 | |
US4956639A (en) | Display data processing device | |
US5754244A (en) | Image display apparatus with line number conversion | |
JP2000350168A (ja) | 画像信号処理方法および画像信号処理装置 | |
JP2730050B2 (ja) | 液晶表示装置 | |
JP2557173B2 (ja) | Palビデオ信号処理装置 | |
JP3259628B2 (ja) | 走査線変換装置 | |
KR20050081743A (ko) | 비월 방식 비디오 신호 보상 방법 및 장치 | |
US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
US4903127A (en) | Field generator with incomplete line correction | |
JPH0453365A (ja) | フィールド判定補正装置 | |
JPH08140021A (ja) | 液晶表示装置の駆動回路 | |
JP2001285669A (ja) | 同期信号処理回路および表示装置 | |
JP2707650B2 (ja) | テレビジョン受像機 | |
KR100220695B1 (ko) | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 | |
JP3043198B2 (ja) | 走査変換回路 | |
KR20050024188A (ko) | 화상 신호 처리 회로 | |
JPH08214228A (ja) | 副画面水平圧縮回路 | |
KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
JPH06101817B2 (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
JP2002335420A (ja) | フィールド判別装置 |