JPS6129893A - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display

Info

Publication number
JPS6129893A
JPS6129893A JP15142284A JP15142284A JPS6129893A JP S6129893 A JPS6129893 A JP S6129893A JP 15142284 A JP15142284 A JP 15142284A JP 15142284 A JP15142284 A JP 15142284A JP S6129893 A JPS6129893 A JP S6129893A
Authority
JP
Japan
Prior art keywords
potential
liquid crystal
active matrix
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15142284A
Other languages
Japanese (ja)
Inventor
皆川 長三郎
酒井 重信
清 増田
幸田 成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15142284A priority Critical patent/JPS6129893A/en
Publication of JPS6129893A publication Critical patent/JPS6129893A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (発明の属する分野) 本発明は、各画素毎に独立した駆動回路を有するアクテ
ィブマトリクス型液晶表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of the Invention) The present invention relates to an active matrix liquid crystal display device having an independent drive circuit for each pixel.

(従来の技術) 第1図は、従来のアクティブマトリクス型液晶表示装置
の構成図で、1は制御信号発生器、2はソース線駆動回
路、3はゲート線駆動回路、4はMOSトランジスタ、
5はキャパシター、6は画素電極、7は対向電極、8は
液晶、9は交流化信号発生器であり、81〜5ITlは
ソース線、G□〜Gnはゲート線、U□、□〜U n 
、 mは画素回路である。
(Prior Art) FIG. 1 is a block diagram of a conventional active matrix liquid crystal display device, in which 1 is a control signal generator, 2 is a source line drive circuit, 3 is a gate line drive circuit, 4 is a MOS transistor,
5 is a capacitor, 6 is a pixel electrode, 7 is a counter electrode, 8 is a liquid crystal, 9 is an alternating current signal generator, 81 to 5 ITl are source lines, G□ to Gn are gate lines, U□, □ to U n
, m is a pixel circuit.

ここで、画素回路U1,1〜U n 、 mはそれぞれ
MOSトランジスタ4.キャパシター59画素電極6か
ら構成され、対向電極7は直流電圧源Vcに接続されて
いる。
Here, each of the pixel circuits U1,1 to U n , m is a MOS transistor 4. It is composed of a capacitor 59 and a pixel electrode 6, and a counter electrode 7 is connected to a DC voltage source Vc.

次に、その動作を説明する。制御信号発生器1において
、外部から入力される垂直同期信号Vv、水平同期信号
■12、基本クロックφから、ソース線駆動回路2及び
ゲート線駆動回路3の動作を制御するための制御信号が
発生される。この制御信号によりソース線駆動回路2が
動作し、外部から入力される第1行目のデータ信号に基
づいてソース線S、〜Smを所定の電位に駆動する。
Next, its operation will be explained. In the control signal generator 1, a control signal for controlling the operation of the source line drive circuit 2 and the gate line drive circuit 3 is generated from the vertical synchronization signal Vv, horizontal synchronization signal 12, and basic clock φ input from the outside. be done. The source line drive circuit 2 operates according to this control signal, and drives the source lines S, to Sm to a predetermined potential based on the first row data signal inputted from the outside.

次に、前記制御信号によりゲート線駆動回路3が動作し
、第1行目のゲート線G1に電圧が印加され、前記ソー
ス線S工〜Smの電位が画素回路U□2、〜U n 、
 mに入力される。その入力された電位、すなわち、各
画素電極6の電位と対向電極7の電位Vcの電位差で各
画素液晶を駆動する。ここでは、説明を簡単にするため
、入力されるデータ信号はデジタル信号であり、液晶表
示装置は明”1”及び暗°゛0′″の形で表示するもの
とする。すなわち、前記電位差が液晶の閾値電圧以上で
あれば明を表示し、以下であれば暗を表示する。以下、
前述の動作を第2行目G2順次繰り返すことにより、表
示面全体に所望の画像が表示される。
Next, the gate line drive circuit 3 operates according to the control signal, a voltage is applied to the gate line G1 in the first row, and the potential of the source lines S~Sm changes to the pixel circuits U□2, ~Un,
m is input. Each pixel liquid crystal is driven by the input potential, that is, the potential difference between the potential of each pixel electrode 6 and the potential Vc of the counter electrode 7. Here, to simplify the explanation, it is assumed that the input data signal is a digital signal, and that the liquid crystal display device displays bright "1" and dark "0'". That is, the potential difference is If it is above the threshold voltage of the liquid crystal, it will display brightness, and if it is below, it will display darkness.Hereinafter,
By sequentially repeating the above-mentioned operation for the second row G2, a desired image is displayed on the entire display surface.

ところで、液晶に直流電圧を印加し続けると、その寿命
が短く実用的でなくなることが知られている。このため
、液晶には交流電圧を印加することが不可欠となってい
る。第1図における交流化信号発生器9は、液晶を交流
駆動するために設けられた回路であり、その出力VMは
垂直同期信号Vvに同期して、交互にハイレベル“H”
、ロウレベル“L”となる。
By the way, it is known that if a DC voltage is continuously applied to a liquid crystal, its life will be shortened and it will become impractical. For this reason, it is essential to apply an alternating current voltage to the liquid crystal. The AC signal generator 9 in FIG. 1 is a circuit provided for AC driving the liquid crystal, and its output VM alternately goes to a high level "H" in synchronization with the vertical synchronizing signal Vv.
, becomes low level "L".

第2図は従来のソース線駆動回路における交流化回路の
1部分を示した構成図であり、21は反転器、22は論
理積回路、23はスイッチである。
FIG. 2 is a block diagram showing a part of an AC converting circuit in a conventional source line drive circuit, in which 21 is an inverter, 22 is an AND circuit, and 23 is a switch.

図から明らかなように、例えばソース線Sjの電位は、
データ信号DjがLL I I+で前記交流化信号vM
が“H”であれば2vcとなり、Djが“1”でVMが
l(L”であれば零(接地電位)となり、Djが“O”
であればvlに無関係にVcとなる。従って、垂直同期
信号Vvに同期して、すなわち、各フレーム周期毎に、
明状態にある画素の液晶はの電圧で交流駆動される。
As is clear from the figure, for example, the potential of the source line Sj is
The data signal Dj is LL I I+ and the alternating current signal vM
If Dj is “H”, it becomes 2vc, and if Dj is “1” and VM is l (L), it becomes zero (ground potential), and Dj is “O”.
If so, it becomes Vc regardless of vl. Therefore, in synchronization with the vertical synchronization signal Vv, that is, for each frame period,
The liquid crystal of the pixel in the bright state is driven by AC voltage.

第1図に示す従来のアクティブマトリクス型液晶表示装
置における一つの大きな問題点として、各画素回路の画
素電極の電位がMoSトランジスタ4のoff抵抗を介
したリーク電流により時間的に変動することが挙げられ
る。前記のリーク電流の外、液晶の抵抗を介したリーク
電流も前記変動の要因となるが、通常液晶の抵抗は非常
に高いことから、主たる要因はMOSトランジスタ4の
off抵抗を介したリーク電流である。
One of the major problems with the conventional active matrix liquid crystal display device shown in FIG. It will be done. In addition to the leakage current mentioned above, the leakage current through the resistance of the liquid crystal is also a factor in the fluctuation, but since the resistance of the liquid crystal is usually very high, the main cause is the leakage current through the OFF resistance of the MOS transistor 4. be.

第3図は従来のアクティブマトリクス型液晶表示装置に
おける画素電極電位の時間的変化を示した図であり、前
記のリーク電流の影響が最も大きいと考えられる画素電
極の電位の時間的変化を示したものである。
FIG. 3 is a diagram showing temporal changes in the pixel electrode potential in a conventional active matrix liquid crystal display device, and shows the temporal changes in the pixel electrode potential, which is considered to be most affected by the leakage current mentioned above. It is something.

第3図において、Vo(j、tj)及びVs(j)はそ
れぞれ、j列1行目の画素を暗″0″′状態にし1.j
列の第2〜第n行目の画素を明゛′1′″状態にした場
合の、j列1行目の画素電極及びソース線Sjの電位で
ある。また、Vo(n、k)及びVs(k)はそれぞれ
に列の全画素を明″1″″状態にした場合のに列n行目
の画素電極及びソース線Skの電位である。TPはフレ
ーム周期であり、各T、毎に明状態の画素電極に入力さ
れる電位の対向電極の電位Vcに対する極性は反転して
いる。T1. T2.・・・・、Tnはそれぞれ第1行
目G1.第2行目G2.・・・・、第1行目G1.の画
素回路に情報を入力するタイミングを示している。
In FIG. 3, Vo (j, tj) and Vs (j) respectively put the pixel in column j and row 1 into a dark "0" state. j
These are the potentials of the pixel electrode and source line Sj in the first row of the jth column when the pixels in the second to nth rows of the column are set to the bright state. Vs(k) is the potential of the pixel electrode and the source line Sk in the nth row of the column when all the pixels in each column are brought into the bright "1" state. TP is a frame period, and for each T, the polarity of the potential input to the pixel electrode in the bright state with respect to the potential Vc of the counter electrode is reversed. T1. T2. ..., Tn are the first row G1. 2nd line G2. ..., first row G1. This shows the timing at which information is input to the pixel circuit.

第3図から明らかなように、j列1行目の画素電極の電
位VD(1,j)は、書き込まれた直後はVcであるが
、ソース線Sjの電位Vs(j)がその後2V c (
零)になるため、前記MOSトランジスタのoff抵抗
を介したリーク電流により時間とともに充電(放電)さ
れ、徐々に2Vc(零)に近付く。この結果、暗状態で
あるべきj列1行目の画素の液晶に電圧が印加される。
As is clear from FIG. 3, the potential VD (1, j) of the pixel electrode in column j and row 1 is Vc immediately after writing, but the potential Vs (j) of source line Sj is then 2V c. (
Therefore, it is charged (discharged) over time due to leakage current through the off resistance of the MOS transistor, and gradually approaches 2Vc (zero). As a result, a voltage is applied to the liquid crystal of the pixel in column j and row 1, which should be in a dark state.

もし、前記印加電圧の実効値が液晶の閾値電圧以上にな
ければ暗状態であるべき画素が明状態になってしまう。
If the effective value of the applied voltage is not higher than the threshold voltage of the liquid crystal, the pixel that should be in the dark state will be in the bright state.

一方、k列n行目の画素電極の電位V。(n、k)は。On the other hand, the potential V of the pixel electrode of the k-th column and n-th row. (n,k) is.

書き込まれた直後は2vc(零)であるが、その後ソー
ス線Skの電位Vs(k)が零(2Vc)になるため、
前記MO8I−ランジスタのoff抵抗を介したリーク
電流により時間と共に放電(充電)され、徐々に零(2
Vc)に近付く。この結果、明状態であるべき画素の液
晶に印加される電圧の実効値が低下する。
Immediately after writing, it is 2vc (zero), but since the potential Vs (k) of the source line Sk becomes zero (2Vc) after that,
The leakage current through the off resistance of the MO8I transistor is discharged (charged) over time, and gradually decreases to zero (2
approach Vc). As a result, the effective value of the voltage applied to the liquid crystal of the pixel, which should be in a bright state, decreases.

以上示したように、MOSトランジスタのoff抵抗を
介したリーク電流により、一方では暗状態であるべき画
素の液晶に電圧が印加され、他方で=7− は明状態であるべき画素の液晶に印加される実効電圧が
低下してくる。このため、従来のアクティブマトリクス
型液晶表示装置ではコントラストの低下に伴う視認性の
劣化及び誤表示等の問題が生じていた。
As shown above, due to the leakage current through the off resistance of the MOS transistor, voltage is applied to the liquid crystal of the pixel that should be in the dark state on the one hand, and voltage is applied to the liquid crystal of the pixel that should be in the bright state on the other hand. The effective voltage applied to the output voltage decreases. For this reason, conventional active matrix liquid crystal display devices have had problems such as deterioration of visibility and erroneous display due to a decrease in contrast.

(発明の目的) 本発明は、これらの欠点を解決するため、奇数行の画素
回路に対してはVc以上(または以下)の電位を入力し
、偶数行の画素回路に対してはVc以下(または以上)
の電位を入力することにより、各ソース線の電位の時間
平均値をほぼvcとし、以ってMOSトランジスタのo
ff抵抗を介したリーク電流による画素電極電位の変動
を低減することを特徴とし、その目的は動作余裕度が大
きく、かつ表示品質の優れたアクティブマトリクス型液
晶表示装置を提供することにある。
(Object of the Invention) In order to solve these drawbacks, the present invention inputs a potential higher than or equal to Vc (or lower) to the pixel circuits in the odd rows, and inputs a potential lower than or equal to Vc (or lower) to the pixel circuits in the even rows. or more)
By inputting the potential of each source line, the time average value of the potential of each source line becomes approximately vc, and therefore
The present invention is characterized by reducing fluctuations in pixel electrode potential due to leakage current through the FF resistor, and its purpose is to provide an active matrix liquid crystal display device with a large operating margin and excellent display quality.

(発明の構成および作用) 第4図は本発明によるアクティブマトリクス型液晶表示
装置の一実施例の構成図であって、その特徴的構成は交
流化信号発生器41にある。すなわち、従来は垂直同期
信号Vvに同期して、交互にIt H71、tl L 
11となる交流化信号が出力されていたのに対し1本発
明では水平同期信号V)1.或いは水平同期信号VHと
垂直同期信号Vvの双方に同期した交流化信号V工を発
生する。交流化信号発生器41を除くその他の構成及び
動作は第1図に示す従来のアクティブマトリクス型液晶
表示装置と全く同様である。
(Structure and operation of the invention) FIG. 4 is a block diagram of an embodiment of an active matrix type liquid crystal display device according to the present invention, the characteristic structure of which is an alternating current signal generator 41. As shown in FIG. That is, conventionally, It H71 and tl L are alternately synchronized with the vertical synchronizing signal Vv.
11, whereas in the present invention, the horizontal synchronizing signal V) 1. Alternatively, an alternating current signal V synchronized with both the horizontal synchronizing signal VH and the vertical synchronizing signal Vv is generated. The configuration and operation of the device other than the alternating current signal generator 41 are completely the same as the conventional active matrix liquid crystal display device shown in FIG.

第5図は本発明による交流化信号発生器41の構成を示
すもので、51はT形F / F (T形フリップフロ
ップ回路)、52は排他的論理和回路である。
FIG. 5 shows the configuration of the AC signal generator 41 according to the present invention, in which 51 is a T-type F/F (T-type flip-flop circuit) and 52 is an exclusive OR circuit.

第5図(a)ゲート線数nが奇数の場合の構成であり、
交流化信号VMMは水平同期信号VHに同期して交互に
“H”、L”になる。
FIG. 5(a) shows the configuration when the number of gate lines n is an odd number,
The alternating current signal VMM alternately becomes "H" and "L" in synchronization with the horizontal synchronizing signal VH.

第5図(b)はゲート線数が偶数の場合の構成であり、
交流化信号V□は水平同期信号VHに同期して交互に1
′H”、L”になると共に、垂直同期信号Vvに同期し
てその状態が反転する。
FIG. 5(b) shows the configuration when the number of gate lines is an even number,
The alternating current signal V□ alternately changes to 1 in synchronization with the horizontal synchronization signal VH.
'H' and L, and their states are inverted in synchronization with the vertical synchronizing signal Vv.

第2図に示した従来の交流化回路に対し、前記交流化信
号VMMを入力させれば、奇数行の画素目路には零(2
Vc)の電位が入力される。従ってII I 11のデ
ータ信号が、奇数行或いは偶数行の何れか一方に偏在す
るような表示バタンでない限り、■フレーム周期におけ
るソース線の電位の時間平均値はvcにほぼ等しくなる
。この結果、暗KI O31状態にある画素の画素電極
の電位Vcは、MOSトランジスタのoff抵抗を介し
たリーク電流が充電、放電の両方で相殺されるため、時
間的に殆ど変動しなくなる。また、明″1′″状態にあ
る画素の画素電極の電位(2Vc或いは零)の変動幅も
、リーク電流が平均化されるため、最悪状態でも従来の
場合に比べ172程度に減少する。
When the alternating current signal VMM is inputted to the conventional alternating current converting circuit shown in FIG.
The potential of Vc) is input. Therefore, unless the data signal of II I 11 is a display button that is unevenly distributed in either odd-numbered rows or even-numbered rows, the time average value of the potential of the source line in the (1) frame period will be approximately equal to vc. As a result, the potential Vc of the pixel electrode of the pixel in the dark KIO31 state hardly changes over time because the leakage current through the off resistance of the MOS transistor is canceled out by both charging and discharging. Further, since the leakage current is averaged, the fluctuation width of the potential (2Vc or zero) of the pixel electrode of the pixel in the bright "1" state is reduced to about 172 compared to the conventional case even in the worst state.

第6図は本発明における画素電極電位の時間的変化を示
す図であり、第3図と同様な表示バタンか入力された場
合を示している。
FIG. 6 is a diagram showing temporal changes in the pixel electrode potential according to the present invention, and shows a case where a display button similar to that in FIG. 3 is input.

第6図において、Vo(1,u)、Vs(u)はそれぞ
れU列2行目〜n行目の画素を明状態にした場合の、U
列1行目の画素電極の電位及びソース線Suの電位であ
る。また、Vn(n、v)、Vs(v)はそれぞれ7列
の全画素を明状態にした場合のV列n行目の画素電極の
電位及びソース線Svの電位である。
In FIG. 6, Vo (1, u) and Vs (u) are the U
These are the potential of the pixel electrode in the first row of the column and the potential of the source line Su. Further, Vn (n, v) and Vs (v) are the potential of the pixel electrode of the V column and nth row and the potential of the source line Sv, respectively, when all the pixels in the seven columns are in a bright state.

第6図から明らかなように、暗状態U列1行目の画素電
極の電位V n (]、u )は殆ど変動しない。また
、V列n行目の画素電極の電位V D (n 、v )
は、従来に比べて(第3図の■。(n、k))その変動
幅が172程度に減少している。
As is clear from FIG. 6, the potential V n (], u ) of the pixel electrode in the first row of column U in the dark state hardly changes. In addition, the potential V D (n, v) of the pixel electrode of the Vth column and nth row
The fluctuation width has been reduced to about 172 compared to the conventional case (■. (n, k) in FIG. 3).

第6図において、暗状態にある画素電極の電位VD(1
,u)が殆ど変動しないことは、以下のような理由から
大きな利点である。従来のアクティブマトリクス型液晶
表示装置において、明状態にある画素の画素電極の電位
の変動による実効電圧の低下を補償するには、駆動電圧
すなわちVcを増大させれば良い。しかし、これに伴い
暗状態にある画素の画素電極の電位の変動幅も増大して
しまうため、前記駆動電圧を増大させることは動作余裕
度を拡大する」二では殆ど効果がなかった。
In FIG. 6, the potential VD (1
, u) hardly fluctuates, which is a great advantage for the following reasons. In a conventional active matrix liquid crystal display device, in order to compensate for a drop in effective voltage due to fluctuations in the potential of a pixel electrode of a pixel in a bright state, it is sufficient to increase the driving voltage, that is, Vc. However, this also increases the fluctuation width of the potential of the pixel electrode of the pixel in the dark state, so increasing the drive voltage has little effect on increasing the operating margin.

これに対し、本発明では暗状態にある画素の画素電極の
電位は前記駆動電圧に関係なく殆ど変動しないことから
、明状態にある画素の液晶に印加させる実効電圧のみを
高めることができるため、前記動作余裕度を大幅に拡大
することが可能となる。
In contrast, in the present invention, since the potential of the pixel electrode of the pixel in the dark state hardly changes regardless of the driving voltage, it is possible to increase only the effective voltage applied to the liquid crystal of the pixel in the bright state. It becomes possible to significantly expand the operating margin.

また、以上の説明から明らかなように、各画素回路には
、vc、2vC1零のいずれかの電位が入力され、2V
cの電位を入力される画素回路の数と。
Further, as is clear from the above explanation, each pixel circuit is inputted with either the potential of vc or 2vC1 zero, and the voltage of 2V
The number of pixel circuits to which the potential of c is input.

零の電位を入力される画素回路の数はほぼ等しく、かつ
、Vcの初期電位にされた画素電極の電位は殆ど変動せ
ず、2Vcの初期電位にされた画素電極の電位の低下速
度と零の初期電位にされた画素電極の電位の増加速度は
、MoSトランジスタのoff抵抗が線形であるとすれ
ばほぼ等しい。従って、対向電極の電位は、直流電圧源
Vcに接続されているか否かに関係なく、液晶の抵抗を
介してほぼVcの電位に固定される。つまり、対向電極
を表示面全面で共通な1個の電極で構成した場合には、
その電極を如何なる電圧源にも接続する必要がなくなる
。この結果、電極の取り出しが不用となり、アクティブ
マトリクス型液晶表示装置の製造コストを低減すること
が可能となる。
The number of pixel circuits to which zero potential is input is almost equal, and the potential of the pixel electrode set to the initial potential of Vc hardly changes, and the rate of decrease in the potential of the pixel electrode set to the initial potential of 2Vc and zero The rate of increase in the potential of the pixel electrode set to the initial potential is approximately equal if the off resistance of the MoS transistor is linear. Therefore, the potential of the counter electrode is fixed to approximately the potential of Vc via the resistance of the liquid crystal, regardless of whether or not it is connected to the DC voltage source Vc. In other words, when the counter electrode is composed of one electrode common to the entire display surface,
There is no need to connect the electrode to any voltage source. As a result, it becomes unnecessary to take out the electrodes, and it becomes possible to reduce the manufacturing cost of the active matrix liquid crystal display device.

第4図の実施例では、各画素回路にキャパシター5を印
加した場合を示したが、そのキャパシター5が無い場合
には、Mo8t−ランジスタのoff抵抗を介したリー
ク電流の影響が大きくなることから、本発明の効果はさ
らに高まる。
The embodiment shown in FIG. 4 shows the case where the capacitor 5 is applied to each pixel circuit, but if the capacitor 5 is not present, the influence of leakage current via the off resistance of the Mo8t transistor becomes large. , the effects of the present invention are further enhanced.

本発明では、データ信号としてデジタル信号が入力され
る場合を示したが、そのデータ信号がビデオ信号であっ
ても同様の効果を有する。また、上記説明では、対向電
極の電位をVcとした場合について示したが、その電位
を零とし、各画素回路に正負の電位を入力させるように
しても良く、また、上記説明では、対向電極を表示面全
面で共通の電位にする場合について示したが、各行毎に
対向電極をストライプ状に設け、その対向電極と対応す
る画素電極間に所定の電圧を印加する形のアクティブマ
トリクス型液晶表示装置に対しても適用できる。
In the present invention, the case where a digital signal is input as the data signal is shown, but the same effect can be obtained even if the data signal is a video signal. Further, in the above explanation, the case where the potential of the counter electrode is Vc is shown, but the potential may be set to zero and positive and negative potentials are inputted to each pixel circuit. Although we have shown the case where a common potential is applied to the entire display surface, this is an active matrix liquid crystal display in which counter electrodes are provided in stripes for each row, and a predetermined voltage is applied between the counter electrodes and the corresponding pixel electrodes. It can also be applied to equipment.

さらに、本発明では、フレーム周期毎に液晶に印加され
る電圧の極性を反転させる場合について示したが、フレ
ーム周期の偶数倍の周期で前記極性製反転させる場合に
ついても適用可能であり、また、本発明では、垂直同期
信号■□を外部から入力する場合を示したが、これらの
信号については、カウンター等を用いることにより1表
示装置内部で生成することも可能である。
Further, in the present invention, the case where the polarity of the voltage applied to the liquid crystal is reversed every frame period has been described, but it is also applicable to the case where the polarity is reversed at a period that is an even multiple of the frame period. In the present invention, a case has been shown in which the vertical synchronization signal □□ is input from the outside, but these signals can also be generated within one display device by using a counter or the like.

(効果) 以上説明したように、本発明によれば、奇数行の画素回
路に対しては所定の電位以上(または以下)の電位を入
力し、偶数行の画素回路に対して゛ はその所定の電位
以下(または以上)の電位を入力することにより、ソー
ス線の電位の時間平均値を・はぼ前記所定の電位とする
ことが出来るため、ソース線と画素電極間において、M
o8)−ランジスタのoff抵抗を介して流れるリーク
電流による画素電極電位の変動幅を低減出来る利点があ
る。この結果、前記リーク電流による動作余裕度の低下
及びコントラストの低下等を抑える事が可能となる。
(Effects) As explained above, according to the present invention, a potential higher than (or lower than) a predetermined potential is input to the pixel circuits in the odd rows, and ゛ is input to the pixel circuits in the even rows. By inputting a potential lower than (or higher than) the potential, the time average value of the potential of the source line can be set to approximately the predetermined potential.
o8) - There is an advantage that the fluctuation width of the pixel electrode potential due to the leakage current flowing through the OFF resistance of the transistor can be reduced. As a result, it becomes possible to suppress a decrease in operating margin and a decrease in contrast due to the leakage current.

また、各画素電極の電位の平均値が表示パタンに関係な
くほぼ一定値になることから、対向電極の電位を液晶の
容量或いは抵抗を介して自動的に設定することが可能と
なるため、対向電極からの電極引出しが不必要となり、
アクティブマトリクス型液晶表示装置の製造コストを削
減できる利点がある。
In addition, since the average value of the potential of each pixel electrode is approximately constant regardless of the display pattern, it is possible to automatically set the potential of the opposing electrode via the capacitance or resistance of the liquid crystal. It becomes unnecessary to pull out the electrode from the electrode,
This has the advantage of reducing manufacturing costs of active matrix liquid crystal display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のアクティブマトリクス型液晶表示装置の
構成図、第2図は従来のソース線駆動回路における交流
化回路の1部分を示した構成図、第3図は従来のアクテ
ィブマトリクス型液晶表示装置における画素電極電位の
時間的変化を示した図、第4図は本発明によるアクティ
ブマトリクス型液晶表示装置の一実施例の構成図、第5
図は本発明による交流化信号発生器41の構成を示す図
、第6図は本発明における画素電極電位の時間的変化を
示す図である。 1 ・・・制御信号発生器、 2・・・ソース線駆動回
路、 3 ・・・ゲート線駆動回路、 5 ・・・キャ
パシター、 6 ・・・画素電極、 7 ・・・対向電
極、8・・・液晶、  9.41・・・交流化信号発生
器、21・・・反転器、22・・・論理積回路、23・
・・スイッチ、51 ・・・T−F/F、52・・・排
他的論理和回路、81〜5L11・・・ソース線、G□
〜Gn・・・ゲート線、Gll□〜Gn、m・・・画素
回路、九、■□・・・交流化信号、Vv・・・垂直同期
信号。 vH・・・水平同期信号、 φ ・・・基本クロック。 特許出願人  日本電信電話公社 第4図 第5図 (a) (b)
Fig. 1 is a block diagram of a conventional active matrix liquid crystal display device, Fig. 2 is a block diagram showing a part of an AC converter circuit in a conventional source line drive circuit, and Fig. 3 is a block diagram of a conventional active matrix liquid crystal display. 4 is a diagram showing temporal changes in pixel electrode potential in the device; FIG. 4 is a configuration diagram of an embodiment of an active matrix liquid crystal display device according to the present invention; FIG.
This figure shows the configuration of the alternating current signal generator 41 according to the present invention, and FIG. 6 is a diagram showing temporal changes in the pixel electrode potential according to the present invention. DESCRIPTION OF SYMBOLS 1...Control signal generator, 2...Source line drive circuit, 3...Gate line drive circuit, 5...Capacitor, 6...Pixel electrode, 7...Counter electrode, 8...・Liquid crystal, 9.41... AC signal generator, 21... Inverter, 22... AND circuit, 23.
...Switch, 51...T-F/F, 52...Exclusive OR circuit, 81-5L11...Source line, G□
~Gn...Gate line, Gll□~Gn, m...Pixel circuit, 9,■□...AC conversion signal, Vv...Vertical synchronization signal. vH...Horizontal synchronization signal, φ...Basic clock. Patent applicant Nippon Telegraph and Telephone Public Corporation Figure 4 Figure 5 (a) (b)

Claims (5)

【特許請求の範囲】[Claims] (1)互いに交叉するn本のゲート線とm本のソース線
及びその交点にn行m列に配列され入力された情報を所
望の期間保持する画素回路を有する基板と、透明電極を
備えた対向基板と、これらの基板間に挟持された液晶か
ら構成されるアクティブマトリクス型液晶表示装置にお
いて、奇数行の画素回路に対しては所定の電位以上(ま
たは以下)の電位を入力し、偶数行の画素回路に対して
は前記所定の電位以下(または以上)の電位を入力する
ことを特徴とするアクティブマトリクス型液晶表示装置
(1) A substrate having n gate lines and m source lines that intersect with each other and pixel circuits that are arranged in n rows and m columns at the intersections and hold input information for a desired period, and a transparent electrode. In an active matrix liquid crystal display device consisting of a counter substrate and a liquid crystal sandwiched between these substrates, a potential higher than (or lower than) a predetermined potential is input to the pixel circuits in the odd rows, and the pixel circuits in the even rows An active matrix liquid crystal display device, wherein a potential lower than (or higher than) the predetermined potential is input to the pixel circuit.
(2)任意の画素回路に対し、所定のフレーム周期毎に
所定の電位以上及び所定の電位以下の電位を交互に入力
することを特徴とする特許請求の範囲第(1)項記載の
アクティブマトリクス型液晶表示装置。
(2) The active matrix according to claim (1), characterized in that a potential above a predetermined potential and below a predetermined potential is alternately input to a given pixel circuit every predetermined frame period. type liquid crystal display device.
(3)透明電極を表示面全面で共通な1個の電極で構成
し、その電極を所定の直流電圧源に接続することを特徴
とする特許請求の範囲第(1)項または第(2)項記載
のアクティブマトリクス型液晶表示装置。
(3) Claims (1) or (2) characterized in that the transparent electrode is composed of one electrode that is common to the entire display surface, and that electrode is connected to a predetermined DC voltage source. The active matrix type liquid crystal display device described in .
(4)透明電極を表示面全面で共通な1個の電極で構成
し、その電極を接地電位を含む如何なる電圧源にも接続
しないことを特徴とする特許請求の範囲第(1)項また
は第(2)項記載のアクティブマトリクス型液晶表示装
置。
(4) Claim (1) or Claim 1 characterized in that the transparent electrode is composed of one electrode that is common to the entire display surface, and that electrode is not connected to any voltage source including ground potential. The active matrix liquid crystal display device described in (2).
(5)透明電極をゲート線と平行方向にストライプ状に
配列し、所定のフレーム周期毎に異なる波形の電圧を印
加することを特徴とする特許請求の範囲第(1)項また
は第(2)項記載のアクティブマトリクス型液晶表示装
置。
(5) Claims (1) or (2) characterized in that the transparent electrodes are arranged in stripes in a direction parallel to the gate line, and voltages with different waveforms are applied every predetermined frame period. The active matrix type liquid crystal display device described in .
JP15142284A 1984-07-23 1984-07-23 Active matrix type liquid crystal display Pending JPS6129893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15142284A JPS6129893A (en) 1984-07-23 1984-07-23 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15142284A JPS6129893A (en) 1984-07-23 1984-07-23 Active matrix type liquid crystal display

Publications (1)

Publication Number Publication Date
JPS6129893A true JPS6129893A (en) 1986-02-10

Family

ID=15518272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15142284A Pending JPS6129893A (en) 1984-07-23 1984-07-23 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JPS6129893A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914480A (en) * 1990-05-29 1999-06-22 Symbol Technologies, Inc. Scanning device formed from integrated components on a semiconductor substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172693A (en) * 1982-04-01 1983-10-11 セイコーエプソン株式会社 Electronic video display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172693A (en) * 1982-04-01 1983-10-11 セイコーエプソン株式会社 Electronic video display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914480A (en) * 1990-05-29 1999-06-22 Symbol Technologies, Inc. Scanning device formed from integrated components on a semiconductor substrate
US6021947A (en) * 1990-05-29 2000-02-08 Symbol Technologies, Inc. Integrated circuit implemented on a semiconductor substrate in a bar code reader

Similar Documents

Publication Publication Date Title
US5253091A (en) Liquid crystal display having reduced flicker
US5093655A (en) Liquid-crystal display apparatus
KR0147917B1 (en) Lcd with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for the same
JP3428380B2 (en) Semiconductor device for drive control of liquid crystal display device and liquid crystal display device
KR101030528B1 (en) The shift resistor and the liquid crystal display device using the same
WO2018094803A1 (en) Method for driving rgbw four-primary-color display panel
US5598180A (en) Active matrix type display apparatus
JP3405579B2 (en) Liquid crystal display
JP2646523B2 (en) Image display device
JPH08251518A (en) Drive circuit
US20050030269A1 (en) Liquid crystal display device
JPH07181927A (en) Image display device
KR20000023433A (en) A plane display device, an array substrate, and a method for driving the plane display device
KR100995627B1 (en) shift register circuit
JPH035724B2 (en)
KR20030054896A (en) Gate driving circuit of liquid crystal display
JPH0288A (en) Driving method for flat plate display device
US6271817B1 (en) Method of driving liquid crystal display device that reduces afterimages
JP3193462B2 (en) Driving method of active matrix type thin film transistor liquid crystal panel
KR100965587B1 (en) The liquid crystal display device and the method for driving the same
JPS6129893A (en) Active matrix type liquid crystal display
JPH04366891A (en) Active matrix liquid crystal display device
JP3832138B2 (en) LIQUID CRYSTAL DISPLAY DEVICE DRIVE DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP3436680B2 (en) Display device drive circuit
JP3377739B2 (en) Driving method and driving circuit for liquid crystal display device