JPS61292407A - Acoustic device and amplifying method - Google Patents
Acoustic device and amplifying methodInfo
- Publication number
- JPS61292407A JPS61292407A JP60133131A JP13313185A JPS61292407A JP S61292407 A JPS61292407 A JP S61292407A JP 60133131 A JP60133131 A JP 60133131A JP 13313185 A JP13313185 A JP 13313185A JP S61292407 A JPS61292407 A JP S61292407A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude element
- amplifier
- input signal
- section
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
ス幅変調又はパルス周波数変調したデジタル信号に変換
し、十分増幅した上、必要であればローパスフィルタを
通しスピーカを駆動するものである。DETAILED DESCRIPTION OF THE INVENTION The signal is converted into a width modulated or pulse frequency modulated digital signal, sufficiently amplified, and passed through a low pass filter if necessary to drive a speaker.
ここでパルス幅変調を例にとりてみる。今再生最高周波
数を20KHzとするとサンプリングは40K Hz以
上で行う必要がある。すなわちパルス幅はOから25
tfsEctで変化する。今12ピット表現によりパル
ス幅を制御するとパルスの分解能は6nSEC必要であ
る。言いかえれば6nSECのパルス幅のパルスを増幅
しなければならない。しかしスピーカーを駆動するKは
大電流を流す増幅回路が必要であシ、この様な分解能を
得ることは不可能である。本発明はこの様なことを解決
するために発明された。Let's take pulse width modulation as an example. Assuming that the highest reproduction frequency is 20 KHz, sampling must be performed at 40 KHz or higher. That is, the pulse width is from O to 25
Changes with tfsEct. Now, if the pulse width is controlled by 12-pit expression, the pulse resolution needs to be 6nSEC. In other words, a pulse with a pulse width of 6nSEC must be amplified. However, K that drives the speaker requires an amplifier circuit that allows a large current to flow, and it is impossible to obtain such resolution. The present invention was invented to solve this problem.
次に本発明の詳細な説明をする。Next, the present invention will be explained in detail.
第1図に基本構成図を示す。入力信号5はPCM信号と
でもアナログ信号とでも考えてよい。ここでDクラスア
ンプ部2稀は努解能が悪い。よって入力信号5を大振幅
要素と小振幅要素に分解する。Figure 1 shows the basic configuration. The input signal 5 may be considered to be a PCM signal or an analog signal. Here, the D-class amplifier part 2 has a poor ability to solve problems. Therefore, the input signal 5 is decomposed into large amplitude elements and small amplitude elements.
これは振幅分離部1で行う。この後分解能があまシ必要
でない大振幅要素は0222771部2で増幅し、小振
幅要素はアナログ的にアナログパワーアンプ部3で増幅
する。その後大振幅要素と小振@要素を加算部4で加え
ることにより元の音とする。この様にすることKより大
電流増幅を必要とする大振幅要素は効率の良いDクラス
アンプで、又分解能が要求される多振幅要素はアナログ
パワーアンプで増幅するのでその両方の長所が備わるも
のとなる。This is performed by the amplitude separator 1. Thereafter, large amplitude elements that do not require high resolution are amplified by the 0222771 section 2, and small amplitude elements are amplified in an analog manner by the analog power amplifier section 3. Thereafter, the adder 4 adds the large amplitude element and the small amplitude @ element to obtain the original sound. By doing this, large-amplitude elements that require larger current amplification than K are amplified by efficient class D amplifiers, and multi-amplitude elements that require resolution are amplified by analog power amplifiers, so it has the best of both worlds. becomes.
次に各部を説明する。Next, each part will be explained.
振幅分離部1の実施例を第3図に示す。この場合入力信
号はPCM直列信号である。又入力信号のパルス列の他
にパルスの読込タイミングを表わすグロック、およびデ
ータの区切シを表わす同期信号が必要である。本例にお
いては第2図の様な入力信号6.クロック7、同期信号
8が入力されるものとして話を進める。又データ長は1
6ビツトで(8001)Hから(FFFF)Hまでが正
の電圧を表わし、(7FFF)Hから(0000)Hま
では負の電圧を表わすものとする。よって負の最大の電
圧が(0000)Hで、正の最大の電圧1((FFFF
)H−t’あり、(s o o o )aカovを表わ
す。ここで()Hは16進数表現を示す。入力信号9が
クロック10によシフトレジスタ12にセットされる。An embodiment of the amplitude separator 1 is shown in FIG. In this case the input signal is a PCM serial signal. In addition to the pulse train of the input signal, a clock that indicates the pulse read timing and a synchronization signal that indicates the data delimiter are required. In this example, the input signal 6 as shown in FIG. The discussion will proceed assuming that a clock 7 and a synchronization signal 8 are input. Also, the data length is 1
In 6 bits, (8001)H to (FFFF)H represent positive voltage, and (7FFF)H to (0000)H represent negative voltage. Therefore, the maximum negative voltage is (0000)H, and the maximum positive voltage 1 ((FFFF
) H-t' is present, and represents (s o o o ) aka ov. Here, ()H indicates hexadecimal representation. Input signal 9 is set in shift register 12 by clock 10.
ここでシフトレジスタ12の並列出力の下位数ビット1
4を小振幅要素とし、D/Aコンバータ13に加えられ
る。Here, the lower number bits 1 of the parallel output of the shift register 12
4 is a small amplitude element and is added to the D/A converter 13.
又シフトレジスタ12の出力の最上位ビット16は符号
ビットとしD/Aコンバータ13に加えられる。同期ビ
ット11が入力された時は前のデータがシフトレジスタ
12に完全にセットされている状態で、このタイミング
をもりてアナログ信号レベルを決定する。この信号はボ
リューム15を通しでアナログパワーアンプ部3へ出力
される。Furthermore, the most significant bit 16 of the output of the shift register 12 is applied to the D/A converter 13 as a sign bit. When the synchronization bit 11 is input, the previous data is completely set in the shift register 12, and this timing is used to determine the analog signal level. This signal is output to the analog power amplifier section 3 through the volume 15.
シフトレジスタ12の残りのビット17は大振幅要素と
し0221771部2に出力される。最上位ビット16
も符号を決定するビットとして出力される。The remaining bit 17 of the shift register 12 is output to the 0221771 section 2 as a large amplitude element. Most significant bit 16
is also output as a bit that determines the sign.
前の例は入力信号5がPCMの場合であった。In the previous example, input signal 5 was PCM.
次に入力信号5がアナログ信号の場合の例を第4図に示
す。入力′信号29はA/Dコンバータ18リンク丁6
a!リハルス:PliF’に加える。このパルス29は
、最大再生周波数を20KHzとする為には40KHz
以上必要である。又入力信号19がOVの時A/Dコン
バータ18の出力が(8000)HとするためA/Dコ
ンバータ18にオフセット電圧を加える必要がある。A
/Dコンバータ18の出力の最上位ビラトラ極性ビット
25とし、下位数ピクト24を小振幅要素とし、残りビ
ット23を大振幅要素とする。小振幅要素24はD/A
コンバータ20により再びアナログ信号A−ナログバワ
ーアンプ部3への出力22となる。又大振幅要素23は
0221771部2への出力21となる0
次に0221771部2に関し桐令幸キ暉述べる。前記
振幅分離部1の例は0221771部2への出力が2進
データであった。よってこの2進データf パルス幅に
変換し、かつ極性ビットによりパルスの極性を変えれば
よい。Next, FIG. 4 shows an example in which the input signal 5 is an analog signal. Input 'signal 29 is connected to A/D converter 18 link 6
a! Rehalus: Add to PliF'. This pulse 29 should be 40KHz in order to make the maximum reproduction frequency 20KHz.
The above is necessary. Furthermore, since the output of the A/D converter 18 is set to (8000)H when the input signal 19 is OV, it is necessary to apply an offset voltage to the A/D converter 18. A
The most significant biratra polarity bit 25 of the output of the /D converter 18 is set, the lower several pictographs 24 are set as small amplitude elements, and the remaining bits 23 are set as large amplitude elements. The small amplitude element 24 is D/A
The converter 20 converts the analog signal A into an output 22 to the analog power amplifier section 3 again. Also, the large amplitude element 23 becomes the output 21 to the 0221771 part 2. Next, regarding the 0221771 part 2, Kiriyuki will discuss. In the example of the amplitude separation section 1, the output to the 0221771 section 2 is binary data. Therefore, it is sufficient to convert this binary data f into pulse width and change the polarity of the pulse using the polarity bit.
次にアナログパワーアンプ部3につき述べる。Next, the analog power amplifier section 3 will be described.
アナログパワーアンプ部3は小出力であり、カーステレ
オ用ICなど全利用するとよい。The analog power amplifier section 3 has a small output, so it is best to fully utilize it, such as a car stereo IC.
次に加算部4に関し述べる。Next, the addition section 4 will be described.
加算する所は次の3種がある。There are three types of additions:
(イ) スピーカーを2個備なえ音場で加算する。(b) Add in a sound field equipped with two speakers.
(ロ) スピーカーのボイスコイル金2個設はスピーカ
ー内部で加算する。(b) If the speaker is equipped with two voice coils, the sum will be added inside the speaker.
(ハ)電気的に加算する。(c) Add electrically.
以上の様に本発明によればDクラスアンプの効率の良さ
、およびアナログパワーアンプの分解能の良さという両
方の良さを兼備える音響装置が可能となる。As described above, according to the present invention, it is possible to provide an audio device that has both the high efficiency of a D class amplifier and the high resolution of an analog power amplifier.
第1図は基本構成図である。
1iIJ2図は入力信号がPCMの場合のデータ例であ
る。
第3図は振幅分離部の回路例である。
第4図は振幅分離部の回路例である。
1は振幅分離部、 2はDクラスアンプ部、3はア
ナログパワーアンプ部、
4は加算部、 5は入力信号、6は入力信号、
7はクロック、8は同期信号、 9は
入力信号、10はクロック、 11は同期信号、
12はシフトレジスタ、13はD/Aコンバータ、14
は下位数ビット(小振幅要素)
15はポリニーム、 16は最上位ビット、17は
大振幅要素ビット、
18はアナログパワーアンプ部への出力、19はA/D
コンバータ、
20はD/Aコンバータ、
21はDクラスアンプ部への出力、
22はアナログパワーアンプ部への出力、23は大振幅
要素ビット、
24は小振幅要素ビット、
25は最上位ビット、 26はポリニーム、27は遅延
回路、
28はDクラスアンプ部へ読込クロックとして出力、
’$111゜
シ。
3゜
72図FIG. 1 is a basic configuration diagram. Figures 1iIJ2 are data examples when the input signal is PCM. FIG. 3 is a circuit example of the amplitude separation section. FIG. 4 is a circuit example of the amplitude separation section. 1 is an amplitude separation section, 2 is a D class amplifier section, 3 is an analog power amplifier section, 4 is an addition section, 5 is an input signal, 6 is an input signal,
7 is a clock, 8 is a synchronization signal, 9 is an input signal, 10 is a clock, 11 is a synchronization signal,
12 is a shift register, 13 is a D/A converter, 14
are the lower several bits (small amplitude elements), 15 is the polyneem, 16 is the most significant bit, 17 is the large amplitude element bit, 18 is the output to the analog power amplifier section, 19 is the A/D
converter, 20 is a D/A converter, 21 is an output to the D class amplifier section, 22 is an output to the analog power amplifier section, 23 is a large amplitude element bit, 24 is a small amplitude element bit, 25 is the most significant bit, 26 is a polyneem, 27 is a delay circuit, 28 is output as a read clock to the D class amplifier section, '$111゜. 3°72 figure
Claims (2)
振幅要素はパルス増幅し、小振幅要素はアナログ的に増
幅し、その後又は増幅過程において前記要素を加えるこ
とを特徴とする増幅方法。(1) Amplification characterized by separating an input signal into large-amplitude elements and small-amplitude elements, pulse-amplifying the large-amplitude elements, amplifying the small-amplitude elements in an analog manner, and adding the above-mentioned elements afterwards or during the amplification process. Method.
手段と、大振幅要素を増幅するDクラスアンプと、小振
幅要素を増幅するアナログパワーアンプと、Dクラスア
ンプの出力とアナログパワーアンプの出力とを加える手
段とを備えることを特徴とする音響装置。(2) means for separating an input signal into large amplitude elements and small amplitude elements; a D class amplifier that amplifies the large amplitude elements; an analog power amplifier that amplifies the small amplitude elements; the output of the D class amplifier; and the analog power amplifier. An acoustic device comprising: an output of; and means for applying.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60133131A JPS61292407A (en) | 1985-06-20 | 1985-06-20 | Acoustic device and amplifying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60133131A JPS61292407A (en) | 1985-06-20 | 1985-06-20 | Acoustic device and amplifying method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61292407A true JPS61292407A (en) | 1986-12-23 |
Family
ID=15097500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60133131A Pending JPS61292407A (en) | 1985-06-20 | 1985-06-20 | Acoustic device and amplifying method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61292407A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563458A (en) * | 1991-08-29 | 1993-03-12 | Nippon Hoso Kyokai <Nhk> | Amplitude modulation system |
WO2013046303A1 (en) * | 2011-09-26 | 2013-04-04 | 富士通株式会社 | Amplifier circuit and output and generation method for amplifier circuit |
-
1985
- 1985-06-20 JP JP60133131A patent/JPS61292407A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563458A (en) * | 1991-08-29 | 1993-03-12 | Nippon Hoso Kyokai <Nhk> | Amplitude modulation system |
WO2013046303A1 (en) * | 2011-09-26 | 2013-04-04 | 富士通株式会社 | Amplifier circuit and output and generation method for amplifier circuit |
US8878605B2 (en) | 2011-09-26 | 2014-11-04 | Fujitsu Limited | Amplifier circuit including digital amplifier and analog amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7853029B2 (en) | Output stage for a hearing aid and method of driving output stage | |
JPH0421215A (en) | Digital/analog converter | |
JPH02177607A (en) | Pulse width modulating amplification circuit | |
US20030081803A1 (en) | Low power, low noise, 3-level, H-bridge output coding for hearing aid applications | |
JPH09121128A (en) | Improved class d amplifier and its method | |
JP2009525642A (en) | System and method for pulse width modulation asymmetric signal levels | |
JP2005328531A (en) | Speaker control circuit | |
JPS58144914U (en) | amplifier circuit | |
JPS61292407A (en) | Acoustic device and amplifying method | |
US6266425B1 (en) | Audio amplifier circuit and audio device using the circuit | |
JP2002158544A (en) | Digital power amplifier | |
JP2006054815A (en) | Digital pulse width modulation signal generator | |
JP2005109590A (en) | Switching amplifier circuit and class d amplifier for audio apparatus | |
US10965307B2 (en) | Signal processing apparatus, signal processing method, and program | |
JP3527133B2 (en) | 1-bit signal reproduction device | |
CN102823128B (en) | Digital amplifier | |
JPS59183510A (en) | Distortion correcting circuit | |
JP2016063300A (en) | Audio amplifier, electronic apparatus, and audio signal reproduction method | |
JPH0132687B2 (en) | ||
JP4343011B2 (en) | Digital amplifier | |
JPS58130695A (en) | Digital speaker | |
JPH0621731A (en) | Power amplifier utilizing sigmadelta modulation and speaker system | |
JP3264155B2 (en) | Signal processing device | |
SU782179A1 (en) | Sound-reproducing device | |
JPS60197909A (en) | Pcm magnetic reproducing circuit constituted of cmos invertor |