JPH0621731A - Power amplifier utilizing sigmadelta modulation and speaker system - Google Patents

Power amplifier utilizing sigmadelta modulation and speaker system

Info

Publication number
JPH0621731A
JPH0621731A JP4200284A JP20028492A JPH0621731A JP H0621731 A JPH0621731 A JP H0621731A JP 4200284 A JP4200284 A JP 4200284A JP 20028492 A JP20028492 A JP 20028492A JP H0621731 A JPH0621731 A JP H0621731A
Authority
JP
Japan
Prior art keywords
amplifier
signal
modulator
power
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4200284A
Other languages
Japanese (ja)
Inventor
Ryoji Hayashi
良二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foster Electric Co Ltd
Original Assignee
Foster Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foster Electric Co Ltd filed Critical Foster Electric Co Ltd
Priority to JP4200284A priority Critical patent/JPH0621731A/en
Publication of JPH0621731A publication Critical patent/JPH0621731A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To facilitate the circuit integration and adoption of a low voltage power supply by binarizing an analog input signal with a SIGMADELTA modulator provided to an analog signal input section and amplifying the power of the signal with a class D amplifier so as to attain MOS structure. CONSTITUTION:A SIGMADELTA modulator 1 and a class D amplifier 2 constitute a power amplifier utilizing SIGMADELTA modulation. An analog input signal is subjected to SIGMADELTAmodulation by the modulator 1 and a 1-bit digital signal is outputted, the power is amplified by the class D amplifier 2 and one-bit digital power is outputted. Then the signal is demodulated into an analog signal by a low pass filter(LPF) 3 and an analog power is supplied to a load 4. Then the LPF 3 is omitted by providing the characteristic of the LPF to the load 4, and when a speaker is adopted for the load 4, the speaker system is realized with excellent performance. Since the modulator 1 is realized by MOSD structure, the modulator is suitable for circuit integration and since the class D amplifier 2 requires no heat sink, the size is made small and the cost is reduced and the amplifier copes easily with a low voltage power supply.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は音響増幅等に使用される
ΣΔ変調を利用した電力増幅装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifying device using .SIGMA..DELTA. Modulation used for sound amplification or the like.

【0002】[0002]

【従来の技術】図5は従来のPWM(Pulse Width Modu
lation)アンプの動作原理を説明するためのブロック図
である。アナログ入力信号は標本化31によりPAM
(PulseAmplitude Modulation)化され、続いて保持3
2によって保持PAMされる。この保持PAMと比較波
発生34で発生した比較波が比較33で比較されてPW
Mが出力される。このPWM信号はスイッチング素子5
で電力増幅され、ローパスフィルタ3により元のアナロ
グに復調されて負荷4に供給される。図6は図5のPW
M出力までの波形図である。アナログ入力信号AはPA
M化され、保持PAMされて比較波Sと比較される。保
持PAMが比較波Sより大の場合は出力はハイレベルと
なり、図のようなPWM出力が得られる。
2. Description of the Related Art FIG. 5 shows a conventional PWM (Pulse Width Modu
3 is a block diagram for explaining the operation principle of the amplifier. Analog input signal is PAM by sampling 31
(PulseAmplitude Modulation), then hold 3
Retained PAM by 2. The held PAM and the comparison wave generated by the comparison wave generation 34 are compared by the comparison 33 and PW
M is output. This PWM signal is the switching element 5
The power is amplified by the signal, is demodulated to the original analog by the low-pass filter 3, and is supplied to the load 4. 6 is the PW of FIG.
It is a waveform diagram until M output. Analog input signal A is PA
It is converted to M, is held PAM, and is compared with the comparison wave S. When the held PAM is larger than the comparison wave S, the output becomes high level, and the PWM output as shown in the figure is obtained.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来のPWM
アンプは、標本化などの方法を取っているが、基本的に
はアナログの動作であるので、比較波や比較器の精度が
全体の性能に影響しやすく、特に比較波の発生におい
て、高精度なものを作ることは困難であるという問題が
あった。また、各機能からみても、MOS構造化しにく
く、IC化などにおいてもコスト高となり、有利な方法
ではなかった。さらに、近年、注目されている低電圧電
源化などへの対応も容易には実現できない等の問題があ
る。
However, the conventional PWM
Although the amplifier uses a method such as sampling, it is basically an analog operation, so the accuracy of the comparison wave and the comparator easily affect the overall performance. There was a problem that it was difficult to make something like this. Further, from the viewpoint of each function, it is difficult to form a MOS structure, and the cost is high in the case of an IC, which is not an advantageous method. Further, there is a problem that it is not possible to easily realize a low-voltage power supply, which has been attracting attention in recent years.

【0004】本発明はこのような点に鑑みてなされたも
のであり、上記諸問題を解消した電力増幅装置を提供す
ることを目的とする。また、本発明の他の目的は、上記
諸問題を解消したスピーカシステムを提供することであ
る。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power amplification device that solves the above problems. Another object of the present invention is to provide a speaker system that solves the above problems.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に本発明によるΣΔ変調を利用した電力増幅装置は、ア
ナログ信号入力部にΣΔ変調器を備え、このΣΔ変調器
からの出力である二値化された信号をD級増幅器の入力
信号とすることでアナログ信号を二値化された電力信号
に変換増幅することに特徴を有している。また、上記課
題を解決するために本発明によるスピーカシステムは、
前記電力増幅装置を備えたことに特徴を有している。
In order to solve the above-mentioned problems, a power amplification device using ΣΔ modulation according to the present invention is provided with a ΣΔ modulator in an analog signal input section, and outputs from this ΣΔ modulator. It is characterized in that an analog signal is converted into a binarized power signal and amplified by using the binarized signal as the input signal of the class D amplifier. In order to solve the above-mentioned problems, the speaker system according to the present invention is
It is characterized by including the power amplification device.

【0006】[0006]

【作用】電力増幅装置のアナログ信号入力部にΣΔ変調
器を備えており、このΣΔ変調器でアナログ入力信号を
二値化する。D級増幅器はこの二値化された信号を電力
増幅する。これにより、MOS構造化、IC化が容易に
なり、低電圧電源化などへの対応も容易となる。
The analog signal input section of the power amplifier has a ΣΔ modulator, and the ΣΔ modulator binarizes the analog input signal. The class D amplifier power-amplifies the binarized signal. As a result, the MOS structure and the IC can be easily formed, and the low voltage power supply can be easily applied.

【0007】[0007]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。本発明によるΣΔ変調を利用した電力増幅装置
は、D級増幅器でPWM変調の出力を増幅するのではな
く、ΣΔ変調された出力を増幅するものである。図3
は、本発明に使用されるΣΔ型変調器の概要を説明する
ためのブロック図である。これによって同様の機能を実
現するというものである。アナログ入力信号はクロック
パルスで分割され、積分器11で積分されて階段状にな
った波形は積算器12を介して比較器13に入力され
る。この入力波形は比較器13で基準値と比較されて二
値化される。遅延回路14で遅延され、1ビットD/A
変換器15に入力される。この1ビットD/A変換まで
は感覚的にはアナログである。積分器16で積分するこ
とにより同様の信号が出力され、加算器12でマイナス
として加算され、情報量が減ってくる。これが比較さ
れ、1ビットのオン/オフ信号として1ビットディジタ
ル出力される。所謂PWM信号となる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. The power amplification device using ΣΔ modulation according to the present invention does not amplify the PWM modulation output by the class D amplifier, but amplifies the ΣΔ modulated output. Figure 3
FIG. 4 is a block diagram for explaining an outline of a ΣΔ modulator used in the present invention. With this, the same function is realized. The analog input signal is divided by the clock pulse, and the waveform which is integrated by the integrator 11 and has a step shape is input to the comparator 13 via the integrator 12. This input waveform is compared with a reference value by the comparator 13 and binarized. 1 bit D / A delayed by the delay circuit 14
It is input to the converter 15. Up to this 1-bit D / A conversion, it is sensuously analog. A similar signal is output by integrating in the integrator 16, and is added as a minus in the adder 12 to reduce the amount of information. These are compared, and 1-bit digital output is made as a 1-bit ON / OFF signal. This is a so-called PWM signal.

【0008】図4は本発明に使用される2次のΣΔ型変
調器の概要を説明するためのブロック図である。基本的
には図3と同じであるので説明を省略するが、積分器2
1を増やして積分を2段にした2次のΣΔ型変調器であ
る。次数を上げて行くと、理論的にはサンプリング周波
数を低くしても、次数を上げる前の精度と、同様の精度
が得られる。従って、次数を上げるとサンプリング周波
数をあまり上げなくても精度は良くなってくる。理論的
にはサンプリング周波数を倍にすると、1ビットの精度
が上がる。しかし、サンプリング周波数を上げるとスイ
ッチング素子のスピードの問題が出て来る。さらに、周
波数が高いと全ての回路に高精度が要求されて回路構成
が難しくなり、ディバイスの選択も限られてくる。
FIG. 4 is a block diagram for explaining the outline of the second-order ΣΔ modulator used in the present invention. The description is omitted because it is basically the same as that of FIG.
This is a second-order ΣΔ-type modulator in which the number of 1's is increased to make the integration two stages. When the order is increased, theoretically, even if the sampling frequency is lowered, the same accuracy as before the order is increased can be obtained. Therefore, if the order is increased, the accuracy is improved without increasing the sampling frequency. Theoretically, doubling the sampling frequency improves the accuracy of 1 bit. However, when the sampling frequency is increased, the problem of the speed of the switching element appears. Further, if the frequency is high, high precision is required for all circuits, the circuit configuration becomes difficult, and the selection of devices is limited.

【0009】図1は本発明の一実施例におけるブロック
図であり、ΣΔ変調を利用したD級増幅器の構成を示し
ている。すなわち、図3及び図4における1ビットディ
ジタル出力は、PWM変調と同様にローパスフィルタを
通してアナログ信号に復調されるのである。図におい
て、ΣΔ変調器1とD級増幅器2で本発明であるΣΔ変
調を利用した電力増幅装置が構成されており、アナログ
入力信号はΣΔ変調器1によってΣΔ変調されて1ビッ
トのディジタル信号を出力し、D級増幅器2で電力増幅
して1ビットのディジタル電力を出力し、ローパスフィ
ルタ3でアナログに復調して負荷4にアナログ電力が供
給される。また、負荷4そのものにローパスフィルタの
特性を持たせることでローパスフィルタ3を省略するこ
ともできる。さらに、負荷4をスピーカにすることによ
ってスピーカシステムとしても優れた性能を発揮するこ
とができる。なお、このΣΔ変調器1はMOS構造化し
易いので、IC化に適している。また、D級増幅器2
は、通常は電力増幅器に付加されているヒートシンクが
不要であり、従って、形状の小型化,コストダウン,取
扱の容易等のメリットが大きい。ローパスフィルタ3は
パッシブフィルタであり、LCRのような受動素子だけ
で構成された回路である。
FIG. 1 is a block diagram of an embodiment of the present invention, showing the configuration of a class D amplifier utilizing ΣΔ modulation. That is, the 1-bit digital output in FIGS. 3 and 4 is demodulated into an analog signal through the low-pass filter as in the PWM modulation. In the figure, a ΣΔ modulator 1 and a class D amplifier 2 constitute a power amplification device using ΣΔ modulation according to the present invention. An analog input signal is ΣΔ modulated by a ΣΔ modulator 1 to generate a 1-bit digital signal. The output is performed, the power is amplified by the class-D amplifier 2 and 1-bit digital power is output, the analog demodulation is performed by the low-pass filter 3, and the analog power is supplied to the load 4. Further, the low-pass filter 3 can be omitted by providing the load 4 itself with the characteristics of the low-pass filter. Further, by making the load 4 a speaker, it is possible to exhibit excellent performance as a speaker system. The ΣΔ modulator 1 is suitable for IC since it is easy to form a MOS structure. Also, class D amplifier 2
Usually does not require a heat sink which is usually added to a power amplifier, and therefore has many advantages such as downsizing of shape, cost reduction, and easy handling. The low-pass filter 3 is a passive filter, and is a circuit composed of only passive elements such as LCR.

【0010】図2は本発明の一実施例におけるブロック
図であり、図1のD級電力増幅器をスイッチング素子5
に置き換えただけで、他は全く同じである。このよう
に、ΣΔ変調を利用することで、MOS構造化が可能に
なりIC化においての問題点も解消し、精度もΣΔ変調
器の次数を上げることで対応でき、サンプリング周波数
を上げる(オーバーサンプリング比を上げる)ことによ
り起きる技術的な困難を避けることができる。メリット
として、電力増幅器用のヒートシンクが不要となり、片
電源動作も可能であり、ΣΔ変調部のIC化が容易にな
るので、車載用アクティブスピーカ、教務用パワードス
ピーカ、ラジカセ用アンプスピーカ、TV用アンプスピ
ーカ、水中用アンプスピーカ、さらに業務用アンプ等広
範囲の利用が考えられる。
FIG. 2 is a block diagram of an embodiment of the present invention. The class D power amplifier of FIG.
Other than that, it is exactly the same as the others. In this way, by using ΣΔ modulation, MOS structure can be realized, problems in IC formation can be solved, and accuracy can be dealt with by increasing the order of the ΣΔ modulator, and the sampling frequency can be increased (oversampling). You can avoid the technical difficulties caused by increasing the ratio). As an advantage, a heat sink for a power amplifier is not required, single power supply operation is possible, and the ΣΔ modulator can be easily integrated into an IC. A wide range of applications such as speakers, underwater amplifier speakers, and commercial amplifiers can be considered.

【0011】[0011]

【発明の効果】以上説明したように、本発明によるΣΔ
変調を利用した電力増幅装置は、アナログ信号入力部に
ΣΔ変調器を備え、このΣΔ変調器からの出力である二
値化された信号をD級増幅器の入力信号とすることでア
ナログ信号を二値化された電力信号に変換増幅するよう
にしたので、MOS構造化が可能になり、IC化が容易
となり、精度もΣΔ変調器の次数を上げることで対応で
き、従来の高精度な比較器や比較波の製作の必要が無く
なり、かつ低電圧電源化などへの対応も容易になる。
As described above, ΣΔ according to the present invention
A power amplification device using modulation includes a ΣΔ modulator in an analog signal input section, and a binarized signal output from the ΣΔ modulator is used as an input signal of a class D amplifier to convert the analog signal into two signals. Since the signal is converted into a power signal and amplified, the MOS structure can be realized, the IC can be easily formed, and the accuracy can be coped with by increasing the order of the ΣΔ modulator. It is not necessary to make a comparison wave and a comparison wave, and it is easy to deal with low voltage power supply.

【0012】また、本発明によるΣΔ変調を利用したス
ピーカシステムは、前記電力増幅装置を備えているので
同様な効果を発揮することができる。
Further, the speaker system using ΣΔ modulation according to the present invention is provided with the above-mentioned power amplifying device, so that the same effect can be exhibited.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】本発明の一実施例におけるブロック図である。FIG. 2 is a block diagram of an embodiment of the present invention.

【図3】本発明に使用されるΣΔ型変調器の概要を説明
するためのブロック図である。
FIG. 3 is a block diagram for explaining an outline of a ΣΔ modulator used in the present invention.

【図4】本発明に使用される2次のΣΔ型変調器の概要
を説明するためのブロック図である。
FIG. 4 is a block diagram for explaining an outline of a second-order ΣΔ modulator used in the present invention.

【図5】PWMアンプの動作原理を説明するためのブロ
ック図である。
FIG. 5 is a block diagram for explaining the operation principle of the PWM amplifier.

【図6】PWMアンプの動作原理を説明するための波形
図である。
FIG. 6 is a waveform diagram for explaining the operation principle of the PWM amplifier.

【符号の説明】[Explanation of symbols]

1 ΣΔ変調器 2 D級増幅器 3 ローパスフィルタ 4 負荷 5 スイッチング素子 11 積分器 12 積算器 13 比較器 14 遅延回路 15 1ビットD/A変換器 16 積分器 21 積分器 22 積算器 23 比較器 24 遅延回路 31 標本化 32 保持 33 比較 34 比較波発生 A アナログ入力信号 S 比較波 1 ΣΔ modulator 2 Class D amplifier 3 Low-pass filter 4 Load 5 Switching element 11 Integrator 12 Accumulator 13 Comparator 14 Delay circuit 15 1-bit D / A converter 16 Integrator 21 Integrator 22 Accumulator 23 Comparator 24 Delay Circuit 31 Sampling 32 Holding 33 Comparison 34 Comparison wave generation A Analog input signal S Comparison wave

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年2月18日[Submission date] February 18, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】 ΣΔ変調を利用した電力増幅装置及
びスピーカシステム
Title: Power amplification device and speaker system using ΣΔ modulation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 アナログ信号入力部にΣΔ変調器を備
え、 前記ΣΔ変調器からの出力である二値化された信号をD
級増幅器の入力信号とすることでアナログ信号を二値化
された電力信号に変換増幅することを特徴とするΣΔ変
調を利用した電力増幅装置。
1. An analog signal input section is provided with a ΣΔ modulator, and a binarized signal which is an output from the ΣΔ modulator is D
A power amplifying device using ΣΔ modulation, which converts an analog signal into a binarized power signal and amplifies it by using it as an input signal of a class amplifier.
【請求項2】 請求項1記載の電力増幅装置を備えたこ
とを特徴とするスピーカシステム。
2. A speaker system comprising the power amplification device according to claim 1.
JP4200284A 1992-07-03 1992-07-03 Power amplifier utilizing sigmadelta modulation and speaker system Pending JPH0621731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4200284A JPH0621731A (en) 1992-07-03 1992-07-03 Power amplifier utilizing sigmadelta modulation and speaker system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4200284A JPH0621731A (en) 1992-07-03 1992-07-03 Power amplifier utilizing sigmadelta modulation and speaker system

Publications (1)

Publication Number Publication Date
JPH0621731A true JPH0621731A (en) 1994-01-28

Family

ID=16421758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4200284A Pending JPH0621731A (en) 1992-07-03 1992-07-03 Power amplifier utilizing sigmadelta modulation and speaker system

Country Status (1)

Country Link
JP (1) JPH0621731A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810322B1 (en) * 2004-10-29 2008-03-07 삼성전자주식회사 Apparatus and method for high efficiency power amplifier for mobile communication system
JP2011091626A (en) * 2009-10-22 2011-05-06 Oki Semiconductor Co Ltd Bias potential generating circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810322B1 (en) * 2004-10-29 2008-03-07 삼성전자주식회사 Apparatus and method for high efficiency power amplifier for mobile communication system
US7551904B2 (en) 2004-10-29 2009-06-23 Samsung Electronics Co., Ltd Apparatus and method for high efficiency power amplification for a mobile communication system
JP2011091626A (en) * 2009-10-22 2011-05-06 Oki Semiconductor Co Ltd Bias potential generating circuit

Similar Documents

Publication Publication Date Title
US7058464B2 (en) Device and method for signal processing
TW383519B (en) Switched current delta-sigma modulator
US20080042746A1 (en) Sigma-delta based class d audio or servo amplifier with load noise shaping
JP2001502156A (en) Digital signal amplifier
US20080042745A1 (en) Sigma-delta based class d audio power amplifier with high power efficiency
US6586991B2 (en) Digital power amplifier
US6696891B2 (en) Class D amplifier
US8228222B2 (en) D-class digital amplifier configured for shaping non-idealities of an output signal
US20140185835A1 (en) One-bit digital-to-analog converter offset cancellation
US20040222845A1 (en) Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
KR100420887B1 (en) Audio signal amplifier
KR100565103B1 (en) Method of pulse width modulation in a switching amplifier, and apparatus thereof
JP2000307359A (en) Switching amplifier using δς modulation
JP2005223667A (en) Audio signal amplification method and apparatus
US8135145B2 (en) Multi-level output signal converter
JPH0621731A (en) Power amplifier utilizing sigmadelta modulation and speaker system
EP1557953A4 (en) Digital signal processing device and audio signal reproduction device
JP3388173B2 (en) Feedback circuit
JP3527133B2 (en) 1-bit signal reproduction device
JP3549045B2 (en) Switching amplifier
JP3445177B2 (en) Switching amplifier using ΔΣ modulation
KR100676334B1 (en) Switched current delta-sigma modulator
Saponara et al. Oversampled and noise-shaped pulse-width modulator for high-fidelity digital audio amplifier
JP2006237859A (en) D-class amplifier, signal amplifier circuit using same, and electronic apparatus
JPH03145822A (en) Sigma/delta modulator