JPS59183510A - Distortion correcting circuit - Google Patents
Distortion correcting circuitInfo
- Publication number
- JPS59183510A JPS59183510A JP5684283A JP5684283A JPS59183510A JP S59183510 A JPS59183510 A JP S59183510A JP 5684283 A JP5684283 A JP 5684283A JP 5684283 A JP5684283 A JP 5684283A JP S59183510 A JPS59183510 A JP S59183510A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- data
- power amplifier
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
(利用分野)
本発明は、PCMオーディオの電力増幅器の歪補正回路
に係り、特に、PCMディジタル信号な直接PWM変換
する電力増幅器の歪を低減するに好適な歪補正回路に関
する。Detailed Description of the Invention (Field of Application) The present invention relates to a distortion correction circuit for a power amplifier for PCM audio, and in particular to a distortion correction circuit suitable for reducing distortion in a power amplifier that performs direct PWM conversion of a PCM digital signal. Regarding.
(背 景)
オーディオ機、器の分野では、アナログ信号をディジタ
ル信号に変換し記録再生するPCM録音、再生機器が、
その性能の良さから民生用に導入されつつある。これら
の機器では、ディジタル信号からアナログ信号を再生し
、それを電力増幅器に加えてスピーカを駆動している。(Background) In the field of audio equipment and equipment, PCM recording and playback equipment that converts analog signals into digital signals and records and plays them back is becoming popular.
Due to its good performance, it is being introduced for consumer use. In these devices, an analog signal is regenerated from a digital signal and is added to a power amplifier to drive a speaker.
第1図に、このような装置に用いられている従来のアナ
ログ電力増幅器の一例を示す。1は入力端子、2は電力
増幅回路、6及び4は出力端子、5及び6はスピーカ入
力端子、7はスピーカ、8及び9は帰還入力端子、10
は帰還回路である。FIG. 1 shows an example of a conventional analog power amplifier used in such a device. 1 is an input terminal, 2 is a power amplifier circuit, 6 and 4 are output terminals, 5 and 6 are speaker input terminals, 7 is a speaker, 8 and 9 are feedback input terminals, 10
is a feedback circuit.
帰還入力端子8は、スピーカ入力端子5に接続され、又
帰還入力端子9はスピーカ入力端子乙に接続されている
。このような接続により、スピーカ70両端まで帰還ル
ープに含まれ、端子6.5及び端子4.6間を結ぶスピ
ーカ・コードのインピーダンスが原因で発生する企が低
減されている。The feedback input terminal 8 is connected to the speaker input terminal 5, and the feedback input terminal 9 is connected to the speaker input terminal B. With such a connection, both ends of the speaker 70 are included in the feedback loop, and noises caused by the impedance of the speaker cord connecting between the terminals 6.5 and 4.6 are reduced.
しかし、このアナログ電力増幅器はスピーカが持つ非直
線性によって発生する歪を検出し、これを帰還する手段
を有していない。このため、この電力増幅器では、前記
歪を低減することが出来ないという欠点があった。さら
に、第1図の従来のアナログ電力増幅器では、大電力を
得ようとした時に、損失が太き(なるという欠点があっ
た。However, this analog power amplifier does not have a means for detecting distortion caused by nonlinearity of the speaker and feeding it back. Therefore, this power amplifier has a drawback in that the distortion cannot be reduced. Furthermore, the conventional analog power amplifier shown in FIG. 1 has the disadvantage of high loss when attempting to obtain large power.
一方、PCMディジタル信号をソースとする場合には、
ディジタル信号をアナログ信号に変換し、コントロール
アンプを介して電力増幅器に加えることを行なっている
が、ディジタル信号のまま電力増幅を行なうことが考え
られている。この場合の電力増幅器は、ディジタル信号
を一旦PWM信号に変換し、そのI)WM倍信号電源を
オン/オフすることによって構成されている。On the other hand, when using a PCM digital signal as the source,
Although digital signals are converted into analog signals and applied to power amplifiers via control amplifiers, it is being considered to perform power amplification as digital signals. The power amplifier in this case is configured by once converting a digital signal into a PWM signal and turning on/off the I)WM multiplied signal power supply.
第2図にその一例のブロック図を示す。第2図において
、1(はPWM変換器、IIAはPWM変換器11の出
力信号、12はローパスフィルタ、16はPCMディジ
タル信号入力端子である。FIG. 2 shows a block diagram of an example. In FIG. 2, 1( is a PWM converter, IIA is an output signal of the PWM converter 11, 12 is a low-pass filter, and 16 is a PCM digital signal input terminal.
第2図において、端子16に加えられたPCMディジタ
ル信号データは、PWM変換器11によって、そのデー
タに対応したパルス幅に生成され、そのパルス信号で電
源がオン/オフ制御される。In FIG. 2, PCM digital signal data applied to a terminal 16 is generated by a PWM converter 11 to have a pulse width corresponding to the data, and the power is controlled on/off using the pulse signal.
このPWM変換器11 の出力は、第6図に示されてい
るように、パルス幅が時々刻々変化する形状となってい
る。このような形状の出力信号は、ローパスフィルタ1
2を介されることによってアナログ信号罠なされ、この
信号によってスピーカ7が駆動される。これ例より、電
力増幅器の損失が小さくなる。The output of this PWM converter 11 has a shape in which the pulse width changes momentarily, as shown in FIG. The output signal with such a shape is passed through the low-pass filter 1.
2, an analog signal is generated, and the speaker 7 is driven by this signal. From this example, the loss of the power amplifier is reduced.
しかし、PWM信号で電源をオン/オンする素子のオン
抵抗によって、PWM変換器11の出力+1Aは、第3
図にJIBで示されているように波形がなまる。このた
め、スピーカに加わるアナログ信号が歪むという欠点が
あった。また、このような回路構成では、入力がディジ
クル信号で出力がアナログ信号であることから、帰還回
路を設けて前記歪を低減する手段をとることが出来なし
・という欠点もあった。さらに、第1図の従来回路と同
様に、スピーカかも2非直線性によって発生する壬を低
減することができないという欠点があった。However, the output +1A of the PWM converter 11 is
The waveform becomes dull as shown by JIB in the figure. For this reason, there was a drawback that the analog signal applied to the speaker was distorted. Further, in such a circuit configuration, since the input is a digital signal and the output is an analog signal, there is a drawback that it is not possible to provide a feedback circuit to reduce the distortion. Furthermore, similar to the conventional circuit shown in FIG. 1, there is a drawback in that it is not possible to reduce noise caused by non-linearity in the speaker.
(目 的)
本発明の目的は、前記した従来技術の欠点を除去し、上
記PWM変換を用いた電力増幅器にお(・でも歪を低減
することが可能な歪補正回路を提供するにある。また、
本発明の他の目的は、スピーカのもつ非直線性をも名め
た歪を低減することが可能な歪補正回路を提供するにあ
る。(Objective) An object of the present invention is to eliminate the drawbacks of the prior art described above and to provide a distortion correction circuit that can reduce distortion even in a power amplifier using PWM conversion. Also,
Another object of the present invention is to provide a distortion correction circuit capable of reducing distortion caused by nonlinearity of a speaker.
(概 要)
本発明の特徴は、PCMディジタル信号を入力とし、デ
ィジタル信号を直接PWM変換してなる電力増幅器、該
電力増幅器出力のアナログ信号をディジタル信号に変換
するアナログ・ディンタル変換手段、該アナログ・ディ
ンタル変換手段の出力と前記PCMディジタル信号入力
を比較する減算手段、該減算手段の出力データを格納す
る記憶手段、および該記憶手段の読み出しデータを前記
PCMディジタル信号入力を演算する手段を具備し、該
演算手段の出力データを前記電力増幅器の入力とするこ
とにより、前記電力増幅器の歪を低減するようにした点
にある。また、他の特徴は、PCMディジタル信号を入
力とし、スピーカを駆動するアナログ信号を得る電力増
幅器において、スピーカが再生した音声信号を検出する
検出手段を設け、この検出出力を前記アナログ・ディジ
タル変換手段の入力信号とした点にある。(Overview) The features of the present invention include a power amplifier that receives a PCM digital signal as input and directly PWM-converts the digital signal, an analog-to-digital conversion means that converts an analog signal output from the power amplifier into a digital signal, and a power amplifier that converts an analog signal output from the power amplifier into a digital signal. - A subtraction means for comparing the output of the digital conversion means and the PCM digital signal input, a storage means for storing the output data of the subtraction means, and a means for calculating the read data of the storage means into the PCM digital signal input. , by using the output data of the arithmetic means as input to the power amplifier, the distortion of the power amplifier is reduced. Another feature is that in a power amplifier that receives a PCM digital signal as an input and obtains an analog signal for driving a speaker, a detection means for detecting an audio signal reproduced by the speaker is provided, and this detection output is sent to the analog-to-digital conversion means. The point is that the input signal is taken as the input signal.
以下に、本発明の一実施例を第4図により説明する。図
において、14はアナログ信号をディジタル信号に変換
するアナログ・ディジタル変換器(A/D変換器)、+
5は入力端子t6に加えられたPCMディジタル信号と
A/D変換器15の出力の差を取る減算器5.!6はP
CMディジタル信号入力をアドレスとし減算器15の出
力データを入力に−iるメモリ、17はメモリ16のデ
ータと、PCMディジタル信号データとを加算する加算
器である。なお、その他の符号は、第1図及び第2図と
同−又は同等物を示す。An embodiment of the present invention will be described below with reference to FIG. In the figure, 14 is an analog-to-digital converter (A/D converter) that converts an analog signal into a digital signal; +
A subtractor 5.5 takes the difference between the PCM digital signal applied to the input terminal t6 and the output of the A/D converter 15. ! 6 is P
A memory 17 uses the CM digital signal input as an address and inputs the output data of the subtracter 15, and 17 is an adder that adds the data in the memory 16 and the PCM digital signal data. Note that other symbols indicate the same or equivalent parts as in FIGS. 1 and 2.
次に、本実施例の動作を第5図のタイミングチャートを
用いて詳細に説明する。入力端子16に、85図で示さ
れているように、データがり、、 D2゜D3 の
順序で加わる。この時、加算器+7.PWMi換i+1
. ローパスフィルタ12を介しアナログ信号となっ
たデータは、再度A/D変換器14でディジタル信号デ
ータとなる。このデータは、入力データDl + D
2+ D3と対応し、回路で発生する歪を含むディジ
タル信号データ0DIOIOD201 0D30となる
。さらに、ディジタル信号データ QDIO,0D20
1 oD3oは入力データD+。Next, the operation of this embodiment will be explained in detail using the timing chart of FIG. As shown in Figure 85, data is applied to the input terminal 16 in the order of D2, D3. At this time, the adder +7. PWMi exchange i+1
.. The data that has become an analog signal through the low-pass filter 12 becomes digital signal data again at the A/D converter 14. This data is input data Dl + D
2+D3, and becomes digital signal data 0DIOIOD201 0D30 including distortion generated in the circuit. Furthermore, digital signal data QDIO, 0D20
1 oD3o is input data D+.
D2.D3 に対しては、A/D変換器14等で遅延を
うけている。第5図では、この遅延を2サンプルの時間
として取り扱っている。D2. D3 is delayed by the A/D converter 14 and the like. In FIG. 5, this delay is treated as a time of two samples.
減算器15では、PCMディジタル信号入力16の信号
を2サンプル遅延したデータと、A/D変換器14の出
力の差を演算する。この結果、減算器15の出力には、
データDs + D2 。The subtracter 15 calculates the difference between the data obtained by delaying the signal of the PCM digital signal input 16 by two samples and the output of the A/D converter 14. As a result, the output of the subtractor 15 is:
Data Ds + D2.
D3に対応した演算結果であるΔD10+ ΔD20
+ΔD30が得られる。この差分け、入力データDlr
D2+ D3に対応したアドレスでメモリ16に書き
込まれる。ΔD10+ ΔD20 which is the calculation result corresponding to D3
+ΔD30 is obtained. This difference, input data Dlr
It is written into the memory 16 at the address corresponding to D2+D3.
その後、次に入力端子16からデータD、が加わると、
メモリ16は、入力データD、に対応したデータΔI)
toを加算回路17に出力する。加算回路17は入力デ
ータD1と前記データΔDIGとを加算する。この結果
、PWM変換器11に加わるディジタル信号データは、
入力データD1に盃の補正データである前回の入出力の
差分ΔDIOを加えたものとなる。After that, when data D is added from the input terminal 16,
The memory 16 stores data ΔI corresponding to the input data D,
outputs to to the adder circuit 17. The adder circuit 17 adds the input data D1 and the data ΔDIG. As a result, the digital signal data applied to the PWM converter 11 is
This is the input data D1 plus the previous input/output difference ΔDIO, which is the correction data for the cup.
補正されたデータ、すムわち、DI十ΔDIOはローパ
スフィルタ12を通ってアナログ信号となり、さらにA
/D変換器14によって再びディジタル信号に変換され
る。この時、A/D変換器14の出力に現れる対応した
データをoDl、とする。減算回路15では、このデー
タoDuと入力PCMディジタル信号データ D】との
減算が行なわれ、その差分ΔD11が求められる。次に
、メモリ16では、前回の補正データΔI)toがメモ
リ16から読み出され、該補正データΔDlOがこの差
分ΔD1□と加算される。そして、新たな補正データと
して、再度メモリ16に誓き込まれる。The corrected data, that is, DI + ΔDIO, passes through the low-pass filter 12 and becomes an analog signal, which is then converted into an analog signal.
The signal is again converted into a digital signal by the /D converter 14. At this time, the corresponding data appearing at the output of the A/D converter 14 is assumed to be oDl. The subtraction circuit 15 performs subtraction between this data oDu and the input PCM digital signal data D] to obtain the difference ΔD11. Next, in the memory 16, the previous correction data ΔI)to is read out from the memory 16, and the correction data ΔDlO is added to this difference ΔD1□. Then, the data is written into the memory 16 again as new correction data.
このよ5IC,入力端子16に入力データD1が加わる
ごとに補正データが修正される動作が行なわれる。これ
によって、n回目の入力時の補正データは、次式で示す
ようになる。In this way, each time the input data D1 is added to the input terminal 16 of the 5 IC, an operation is performed in which the correction data is corrected. As a result, the correction data at the n-th input becomes as shown by the following equation.
このような補正動作は、データD1 にかぎらず、入力
端子16に加わる全パターンで同様tこ行なわれる。Such a correction operation is performed not only for the data D1 but also for all patterns applied to the input terminal 16.
よって、スピーカ7に加えられるアナログ信号は、PW
M変換器11で発生する歪を補正した信号となり、低子
な音声信号を再生することができるという効果がある。Therefore, the analog signal applied to the speaker 7 is PW
The signal is obtained by correcting the distortion generated in the M converter 11, and has the effect of being able to reproduce a low-frequency audio signal.
なお、第5図では、入力データD1〜D3が周期的に入
力してくるように示されているが、入力データは、一般
的には、非周期的に入力してくることは勿論である。こ
の場合にも、本実施例が有効であることは明らかであろ
第6図は、本発明の仲の実施例を示す。この実施例は、
前記第1実施例が有する効果に加えて、スピーカの非直
線性をも補正することができるようにしたものである。Although FIG. 5 shows that the input data D1 to D3 are input periodically, it goes without saying that the input data is generally input aperiodically. . It is obvious that this embodiment is effective in this case as well. FIG. 6 shows a middle embodiment of the present invention. This example is
In addition to the effects of the first embodiment, it is also possible to correct the nonlinearity of the speaker.
まず、本実施例の構成を説明する。図において、18は
スピーカ7の出力歓楽信号を検出するためのマイク、1
9はマイク入力端子5.20はマイク18で検出した信
号を増幅するだめの増幅器で、その出力は、A/D変換
器14に加えられる。その仙の符号は、第4図と同−又
は同等物を示す。First, the configuration of this embodiment will be explained. In the figure, 18 is a microphone for detecting the output pleasure signal of the speaker 7;
9 is a microphone input terminal 5; 20 is an amplifier for amplifying the signal detected by the microphone 18; the output thereof is applied to the A/D converter 14; The numeral numeral indicates the same as or equivalent to that in FIG.
次に、本実施例の動作を説明する。スピーカ7で再生さ
れた音楽信号はマイク18で検出され、A/D変換器1
4でディジタル信号に変換される。Next, the operation of this embodiment will be explained. The music signal played by the speaker 7 is detected by the microphone 18, and the A/D converter 1
4, it is converted into a digital signal.
このディジタル信号と、入力端子16に加わったPCM
ディジタル信号は減算器15で比較され、その差分に応
じた信号がメモリ16に入力される。This digital signal and the PCM applied to the input terminal 16
The digital signals are compared by a subtracter 15, and a signal corresponding to the difference is input to a memory 16.
これ以後の動作は、第4図の場合と同じであるのC゛、
説明は省略−する、
本実施例K 、すれば、スピーカ7で再生された倍電イ
Δ号を帰還して、イ)の補正動作を行なっている+))
’(−、P W M変teI器+ 1 オヨヒスビーカ
7で発生Fる1[ゾ珈・袖11′することか出来るとい
う効果がある。The operation after this is the same as in the case of Fig. 4.C゛,
The explanation will be omitted. In this embodiment K, the double voltage A signal reproduced by the speaker 7 is fed back to perform the correction operation of A).
'(-, PWM transformation teI device + 1 It has the effect of being able to generate Fru 1 [Zocha・Sode 11'] generated in Oyohisbeeka 7.
なr−;、〜1.6図の実施例は、’rat力増幅力増
幅−〔、P WM変換r:+y I I を用いた例で
説明したが、該1) W M変換器11 とC−バスフ
ィルタ12((代え゛〔、I’)、、A変換器と′)−
プロ、グミ力増1@器とを組合Vたもハに用い゛℃も、
第6図とI+′11様1・〔スピーカ7’(111!4
子ト1か9・・祉止゛することが出来るという効果があ
て・3゜
(ぐ 果)
本発明ic 、j f目イ、PCM子・し゛々ル信号を
面接PWλ1変換十ろ屯力増・幅器で発生する歪成分を
、A 、、−’ D変換器及び涌j9S回路、メモリを
用いて検出、柚(1し、低1訃な電力阜幅器をm成する
ことができるという効果がある。The embodiment shown in Figure 1.6 has been explained using an example using 'rat force amplification power amplification - [, P WM conversion r: +y I I, but 1) WM converter 11 and C-bus filter 12 ((replacement゛[,I'), ,A converter and')-
Pro, use the gummy power increase 1 @ device in combination V and also ゛℃,
Figure 6 and Mr. I+'11 1. [Speaker 7' (111!4
The effect of being able to stop children 1 or 9 is 3゜(result).The present invention IC, j fth A, increases the power of interviewing PCM child/shield signal by converting PWλ1.・It is said that it is possible to detect the distortion components generated in the amplifier by using an A, -'D converter, a Wakuj9S circuit, and a memory, and to create a power amplifier with low distortion. effective.
又、スピーカが持つ非直線性で発生する歪を、スピーカ
出力をマイクで検出し、A/D変換した後、入力ディジ
タル信号と比較、補正することによって低減することが
出来るという効果がある。Another advantage is that distortion caused by the nonlinearity of the speaker can be reduced by detecting the speaker output with a microphone, A/D converting it, comparing it with the input digital signal, and correcting it.
年1図は従来のアナログ電力増幅器のブロック図、第2
図はP CMディジタル信号を直接PWM変換する従来
の電力増幅器のブロック図、第5図は第2図のPWM変
換器出力の波形図、第4図、第6図(まそわぞれ本発明
の一実施例のブロック図、第5図は第4図の動作を示す
タイミングチャートである。
11 ・・・PWM変換器、 14・・・A/D変換
器、15・・・減算器、 16・・・メモリ、 1
7・・・加算器、 18・・・マイク
代狸人弁理士 平 木 道 人
′A−1図
才 2 閏
牙4 図
矛5 囲Figure 1 is a block diagram of a conventional analog power amplifier, Figure 2 is a block diagram of a conventional analog power amplifier.
The figure shows a block diagram of a conventional power amplifier that directly PWM-converts a PCM digital signal. A block diagram of one embodiment, FIG. 5 is a timing chart showing the operation of FIG. 4. 11... PWM converter, 14... A/D converter, 15... Subtractor, 16. ...Memory, 1
7...Adder, 18...Mike Dairanukito Patent Attorney Hiraki Michihito'A-1 Zusai 2 Shoga 4 Zuyo 5 Enclosure
Claims (1)
号を直接PWM変換してなる電力増幅器、該電力増幅器
出力のアナログ信号をディジタル信号に変換するアナロ
グ・ディジタル変換手段、該アナログ・ディジタル変換
手段の出力と前記PCMディジタル信号入力を比較する
減算手段、該減算手段の…カデータを格納する記憶手段
、および該記憶手段の読み出しデータと前記PCMディ
ジタル信号入力を演算する手段を具偏し、該演算手段の
出力データを前記電力増幅器の入力とすることにより、
前記電力増幅器の歪を低減するようにしたことを特徴と
する歪補正回路。 (21PCMディジタル信号を入力とし、スピーカを駆
動するアナログ信号を得る電力増幅器、該2ヒ“−カが
再生した音声信号を検出する検出手段、該検出手段の出
力をディジタル信号に変換するアナログ・ディジタル変
換手段、該アナログ・ディジタル変換手段の出力と上記
PCMディジタル信号入力を比較する減算手段、該減算
手段の出力データを格納する記憶手段、および該記憶手
段の読み出しデータと前記PCMディジタル信号入力を
演算する手段を具備し、該演算手段の出力データを前記
スピーカを駆動するアナログ信号を得る電力増幅器の入
力データとし、前記電力増幅器およびスピーカの歪を低
減するようにしたことを特徴とする歪補正回路。[Claims] (A power amplifier that receives an 11PCM digital signal as an input and directly PWM-converts the digital signal, an analog-to-digital conversion means for converting an analog signal output from the power amplifier into a digital signal, and an analog-to-digital conversion means for converting an analog signal output from the power amplifier into a digital signal. A subtraction means for comparing the output of the means with the PCM digital signal input, a storage means for storing data of the subtraction means, and a means for calculating read data of the storage means and the PCM digital signal input, By inputting the output data of the calculation means to the power amplifier,
A distortion correction circuit characterized in that the distortion of the power amplifier is reduced. (A power amplifier that receives a 21PCM digital signal as an input and obtains an analog signal to drive a speaker, a detection means that detects the audio signal reproduced by the two listeners, and an analog/digital amplifier that converts the output of the detection means into a digital signal. a conversion means, a subtraction means for comparing the output of the analog-to-digital conversion means and the PCM digital signal input, a storage means for storing the output data of the subtraction means, and a calculation between the read data of the storage means and the PCM digital signal input. A distortion correction circuit characterized in that the output data of the calculation means is used as input data of a power amplifier that obtains an analog signal for driving the speaker, and distortion of the power amplifier and the speaker is reduced. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5684283A JPS59183510A (en) | 1983-04-02 | 1983-04-02 | Distortion correcting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5684283A JPS59183510A (en) | 1983-04-02 | 1983-04-02 | Distortion correcting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59183510A true JPS59183510A (en) | 1984-10-18 |
Family
ID=13038653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5684283A Pending JPS59183510A (en) | 1983-04-02 | 1983-04-02 | Distortion correcting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59183510A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1253711A2 (en) * | 2001-03-30 | 2002-10-30 | Pioneer Corporation | Class D amplifier |
EP1703635A1 (en) | 2005-03-18 | 2006-09-20 | Yamaha Corporation | Class D amplifier |
US7317349B2 (en) | 2004-04-30 | 2008-01-08 | Yamaha Corporation | Class-D amplifier |
US7436254B2 (en) | 2005-03-18 | 2008-10-14 | Yamaha Corporation | Class D amplifier |
US7656946B2 (en) | 2004-12-28 | 2010-02-02 | Yamaha Corporation | Pulse width modulation amplifier |
US7728658B2 (en) | 2007-07-25 | 2010-06-01 | D2Audio Corporation | Low-noise, low-distortion digital PWM amplifier |
US7812666B2 (en) | 2005-12-30 | 2010-10-12 | D2Audio Corporation | Low delay corrector |
-
1983
- 1983-04-02 JP JP5684283A patent/JPS59183510A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1253711A2 (en) * | 2001-03-30 | 2002-10-30 | Pioneer Corporation | Class D amplifier |
EP1253711A3 (en) * | 2001-03-30 | 2003-12-17 | Pioneer Corporation | Class D amplifier |
US6897725B2 (en) | 2001-03-30 | 2005-05-24 | Pioneer Corporation | Class D amplifier |
US7317349B2 (en) | 2004-04-30 | 2008-01-08 | Yamaha Corporation | Class-D amplifier |
US7411448B2 (en) | 2004-04-30 | 2008-08-12 | Yamaha Corporation | Class-D amplifier |
US7656946B2 (en) | 2004-12-28 | 2010-02-02 | Yamaha Corporation | Pulse width modulation amplifier |
EP1703635A1 (en) | 2005-03-18 | 2006-09-20 | Yamaha Corporation | Class D amplifier |
US7436254B2 (en) | 2005-03-18 | 2008-10-14 | Yamaha Corporation | Class D amplifier |
US7538607B2 (en) | 2005-03-18 | 2009-05-26 | Yamaha Corporation | Class D amplifier |
US7586370B2 (en) | 2005-03-18 | 2009-09-08 | Yamaha Corporation | Class D amplifier |
US7812666B2 (en) | 2005-12-30 | 2010-10-12 | D2Audio Corporation | Low delay corrector |
US7728658B2 (en) | 2007-07-25 | 2010-06-01 | D2Audio Corporation | Low-noise, low-distortion digital PWM amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795004B2 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
US20060013413A1 (en) | Audio signal output circuit and electronic apparatus outputting audio signal | |
US7656946B2 (en) | Pulse width modulation amplifier | |
JPH02105628A (en) | Muting circuit of digital audio equipmemt | |
JPS59183510A (en) | Distortion correcting circuit | |
JP2714241B2 (en) | Amplifier circuit | |
JP2007503778A (en) | Harmonic generator | |
JP3741962B2 (en) | Switching amplifier | |
JPS6157127A (en) | Signal converter | |
JPH0279605A (en) | Audio amplifier | |
JPS61137281A (en) | Recording and reproducing device | |
JP2526796Y2 (en) | Tape recorder | |
JPH0744666A (en) | Ic card | |
JPH04246905A (en) | Reproducer | |
SU892471A1 (en) | Magnetic recording device | |
JPS6011484B2 (en) | signal converter | |
KR910008761B1 (en) | Output circuit for compensating center sound of speaker system | |
JPS6041009Y2 (en) | Input circuit of PCM signal processing device | |
JPS61166228A (en) | Overload compensation type digital-analog converting circuit | |
JPS63224071A (en) | Digital audio amplifier | |
JPH04247302A (en) | Recording and reproducing device | |
JPS6376618A (en) | Da converter system | |
JPS61245200A (en) | Voice analyzer | |
JPS58215711A (en) | Processor for reproducing digital signal | |
JPS5868311A (en) | Amplifying circuit |