JPS61292194A - 階調表示可能な表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は表示装置に係わり、詳しくは１表示要素中の発
光体群での階調表示を該発光体に印加する駆動パルスの
単位時間当りの発光回数により制御するようにした表示
装置に関するものである。

〈従来の技術〉 従来、画像の表示、特に図形表示のための表示装置とし
て、陰極線管に代えて、蛍光体層を、互いに交叉する共
に線状の制御電極と表示電極との各交点に配列して成る
蛍光表示管がしばしば採用されており、かかる従来の表
示装置の一例が第１図に図示されている。すなわち、互
に並列に配列された線状の表示電極としての陽極導体１
は、陽極電圧回路２の出力端子にそれぞれ接続されてい
る。陽極電圧回路２は、入力端子に供給される階調情報
を含む表示信号Ｓ１に基づいて、それにより表わされた
デジタル値に対応する波高値のパルスを出力端子から送
り出す。各陽極導体ｌ上には、略等間隔で多数の蛍光体
層３が付着されており、陽極導体ｌと直交する方向に線
状に延在する複数の制御電極４は蛍光体層３上にて陽極
導体ｌと交叉している。そして、制御電極４はプルダウ
ン抵抗５を通じてカットオフバイアス電源６の負側端子
に接続されており、バイアス電源６の正側端子は陽極フ
ィラメント電源７を構成するトランス７の中性点７ａに
接続されている。このトランス７の出力側両端子は複数
の陰極フィラメント８の両端にそれぞれ共通に接続され
ている。一方、前述の各制御電極４は走査駆動回路９の
各出力端子に接続されており、該走査駆動回路９は発光
指令信号Ｓ２に基づいて、制御電極４を順次に走査する
。

次に、上記表示装置の動作を説明すれば以下の通りであ
る。

まず、走査駆動回路９が発光指令信号Ｓ２に基づいて、
制御電極４のうち、その最左端に位置するものを選択し
て、これに走査駆動信号Ｓ２’　を供給したとすると、
選択された電極４には、走査駆動回路９を通して正電圧
が印加され、一方、その他の電極４にはバイアス電源６
からの負電圧が引き続き印加される。その際、陽極電圧
回路２が、すでに受領中の表示信号Ｓ１により表わＳれ
る画素情報と階調情報に基づいて、画素情報で指定され
る陽極導体１に対して階調情報で指定される波高値のパ
ルスを表示駆動信号Ｓ１”として印加するので、陰極電
源７により加熱された陰極フィラメント８から放出され
た電子は各陽極導体１に印加されたパルスの波高値に応
じて、発光画素を形成すべき蛍光体層３に射突し、該蛍
光体層３を階調情報に応じた輝度に発光させる。

そして、かかる陽極導体１へのパルスの印加は、走査駆
動回路９による制御電極４の走査に同期して行なわれる
ので、各蛍光体層３による画素は、それぞれ、表示信号
Ｓ１により表わされる所定の図形を該信号により表わさ
れる所定の階調で表現し、かくして階調表示が実現する
。

〈発明が解決しようとする問題点〉 上記従来の表示装置においては、各陽極導体ｌに印加さ
れる表示駆動信号Ｓ１゛　としてのパルスの波高値を変
化させることにより、階調表示が行なわれていたので、
これらのパルスを発生させる陽極電圧回路２の構成が複
雑になり、その小型化、とりわけ、集積回路化が困難で
あるという問題点があった。

さらに、陽極導体ｌに印加するパルスの波高値を変化さ
せる際には、陽極電圧回路２にて、所定量の電圧降下を
発生させる必要があることから、その分だけ供給電圧が
高くなって、通常的な陰極線管に対しての、低電圧駆動
、低消費電力という利点が失われてしまうという問題点
もあった。

加えて、表示要素として蛍光表示管を採用する場合には
、その陽極電圧−輝度特性が非線形であるので、パルス
の波高値を直線的に変化させただけでは、所望の階調表
示を得ることが難しく、その上、供給電圧が変動すると
、表示にも揺ぎを生ずるので、陽極電圧回路２を高速に
安定化しなければならないという問題点もあった。

く問題点を解決するための手段〉 本発明は上記従来技術による回路構成の複雑化や駆動電
圧の高１等の問題点に鑑み、画素情報に基づいて、第１
フィールドの期間についての表示駆動信号を表示電極に
供給する第１フィールド表示駆動手段の他に少なくとも
、階調情報に基づいて第２フィールドの期間についての
表示駆動信号を表示電極に供給する第２フィールド表示
駆動手段を設ける構成とすることにより、前記問題点を
解消し、回路構成が簡単で、しかも、駆動電圧を低く押
えることのできる階調表示可能な表示装置を提供せんと
するものである。

く作　用〉 故に、本発明の構成は、各制御電極Ｇ１・・・１１・・
・Ｐｘｙを走査する走査駆動信号Ｓ２’に同期して、表
示信号Ｓｌに基づく表示駆動信号Ｓ１°を各表示電極Ａ
ｘ・・・Ａｘに対して供給する際に、制御電極Ｇ１・・
・Ｇｙが１回走査される間の第１フィールド期間内では
、表示信号Ｓｌにより表わされる画素情報に基づいて、
各表示電極Ａｔ・・・Ａｘ上の発光体Ｐ１１・・・Ｐｘ
ｙのうち、発光画素に対応する制御電極に走査駆動信号
８２°が供給されている期間、つまり、該発光体に割当
てられた発光可能期間内に、第１フィールド表示駆動手
段５２．５３−１．５４−１〜５４−ｘは発光画素に対
応する発光体が形成されている各表示電極に対して表示
駆動信号Ｓｔ’　を供給して、該発光体を発光させ、一
方、その後、制御電極Ｇ１・・・ＧＷかもう１回走査さ
れる間の、第２フィールド期間内では１表示信号Ｓｌに
より表わされる階調情報に基づいて、発光画素に対応す
る発光体に割当てられた発光可能期間内に、第２フィー
ルド表示駆動手段５２．５３−２．５４−１〜５４−ｘ
は、該発光画素に対応する発光体のうち、より明るく発
光すべきものが形成されている各表示電極Ａ１・・・Ａ
ｌｌに対して表示駆動信号Ｓｌ°　を再度供給し、かく
して、階調情報に基づいて、より明るく発光すべき画素
に関しては、それに対応する発光体への表示駆動信号Ｓ
１°の供給が行われるようなフィールド期間の数を増大
させるようにし、これにより、単位時間内での、発光体
Ｐ１１・・・Ｐ！ｙの発光回数を変化させて階調表示を
行うように作用するものである。

〈実施例〉 第２図〜第４図を参照しつつ本発明の一実施例の構成と
動作を説明すれば以下のとおりである。

第２図において、その入力端子に階調情報を含む表示信
号Ｓ１が供給されるデータエンコーダ５２の出力端子に
は、データバス旧を通じて、ｎ個のメモ、り素子５３−
１．５３−２・・・５３−ｎの各入力端子が共通接続さ
れており、さらに、各メモリ素子５３−１．５３−２・
・・５３−ｎの各出力端子には、データバス口２を通じ
てＸ個のラッチ回路５４−１．５４−２．５４−３．５
４−４・・・５４−菖の各入力端子が共通接続されてい
る。

各ラッチ回路５４−１．５４−２．５４−３．５４−４
・・・５４−にの各出力端子は、それぞれに対応して設
けられた複数のドライバ回路５５−１．５５−２．５５
−３．５５−４・・・５５−菖の各入力端子に接続され
ており、各ドライバ回路５５−１．５５−２．５５−３
．５５−４・・・５５−！の各出力端子は蛍光表示管５
Ｂ内の表示電極としての、線状の陽極導体Ａｔ　Ａ２　
Ａ３　Ａ４・・・Ａｘの各々に接続されている。

これに対して、該陽極導体に略直交する線状の制御電極
Ｇｌ、　Ｇ２、Ｇ３、Ｇ４・・・ＧＷの各々には、走査
駆動回路５７の各出力端子が接続されている。そして、
各陽極導体Ａｘ　Ａ２　Ａ３　Ａ４・・・Ａｘと制御電
極Ｇ１、Ｇ２、　Ｇ３、Ｇ４・・・ＧＷとの各交叉点近
傍の部位には、画素としての発光体Ｐ１１〜ＰｘｙがＸ
行×ｙ列のマトリックス状に形成されている。

一方、制御回路５８からは、データエンコーダ５２に向
けてフレームパルス信号ＦＰ線とシフトパルス信号ＳＰ
線とが延び、各メモリ素子５３−１．５３−２・・・５
３−ｎに向けて読み書き制御信号Ｒ／Ｗ線とシフトパル
ス信号ＳＰ／ＳＰ’線とが各別に延び、各ラッチ回路５
４−１．５４−２・・・５４−ｘに向けてラッチイネー
ブル信号ＬＥ線が共通接続され、さらに、走査駆動回路
５７の入力端子に向けて、発光指令信号８２線が延びて
いる。

このような構成において、動作に際しては、先ず、制御
回路５８からデータエンコーダ５２に対して、フレーム
パルス信号ＦＰが供給されると（第３図（Ａ）ａ）　、
これに応答して、該エンコーダ５２は、その入力端子か
ら到来して、ここに、一時的に記憶されている、画素情
報と階調情報とを含む表示信号Ｓ１を蛍光表示管５６の
発光体ｐｔｔ〜Ｐｘｙの行数（陽極導体Ａｔ　Ａ２・・
・＾！の数）に等しいビット数のキャラクタに並び換え
て、かかるキャラクタを、該発光体Ｐ１１−Ｐｘｙの列
数（制御電極Ｇｌ、　Ｇ２・・・ＧＷの数）に等しい数
だけ、制御回路５８からの高速度のシフトパルス信号Ｓ
Ｐを受けるたびごとに１キヤラクタづつ順次、直並列形
態でデータバス旧に送出し、これにより、１画面分の画
素情報を後続のメモリ素子５３−１・・・５３−ｎのい
ずれかに向けて転送可能とする。

この間、メモリ素子５３−１・・・５３−ｎのうち、一
つのメモリ素子５３−１に対してのみ、書き込み指令を
表わす読み書き制御信号−／Ｒが制御回路５８から供給
されて（第３図（Ｂ）ａ）　、このメモリ素子だけが書
き込みモードとなり、このとき、同時的に制御回路５８
からこのメモリ素子５３−１に対して選択的に供給され
ている高速度のシフトパルス信号ＳＰに応答シテ、デー
タエンコーダ５２からのキャラクタ群を１キヤラクタづ
つ高速度でここに格納し、一画面分の画素情報の該メモ
リ素子５３−１への格納をフレームパルス信号ＦＰ（第
３図（Ａ）’ａ）の後縁以前で完了する。

この時点で、制御回路５８からの読み書き制御信号Ｗ／
Ｒは読み出し指令に転じ（第３図（Ｂ）ｂ）　、これに
応答して、メモリ素子５３−１は読み出しモードに移行
する。

続いて、制御回路５８は、フレームパルス信号ＦＰ（第
３図（Ａ）ａ）の後縁時点を起点とし、その周期が、１
画素の発光に割当てられた発光可能期間ＴＩであるパル
ス列（第３図（Ｉ））を発光指令信号Ｓ２として走査駆
動回路５７に送る。

すると、走査駆動回路５７は、このパルス列（発光指令
信号Ｓ２）の一つ一つのパルスに応答して、内蔵のリン
グカウンタをシフトして、発光可能期間ＴＩごとに歩進
する走査駆動信号Ｓ２°を各制御電極ＧＩ　Ｇ２・・・
Ｇ！に対して択一的に選択して順次に供給しく第３図（
Ｅ）ａ、（Ｆ）ａ、（Ｇ）ａ、（Ｈ）ａ　）　、その選
択された制御電極を高電位に保つ。

その間、かかる発光指令信号Ｓ２のパルス列に同期する
パルス列が、低速度のシフトパルス信号ＳＰ２として、
制御回路５８からメモリ素子５３−１のみに対して選択
的に供給されるので、このとき、すでに読み出しモード
に移行している（第３図（Ｂ）ｂ）メモリ素子５３−１
は、このシフトパルス信号ＳＰ°の一つ一つに応答して
、Ｘビット（発光体Ｐ１１−Ｐｘｙの行数に等しい）並
列の１キヤラクタづつを直並列形態で読み出して、デー
タバスＤ２を通じてこれを後続のラッチ回路５４−１・
・・５４−！に転送するが、その際、１キヤラクタを構
成するＸ個のビットは、それぞれ対応するＸ個のラッチ
回路５４−１・・・５４−！の各々に向けて分配される
。

さらに、この間、同時的に、制御回路５８から各ラッチ
回路５トド・・５４−宜に対して、発光指令信号Ｓ２の
パルス列に同期するラッチイネーブル信号ＬＥが供給さ
れて、メモリ素子５３−１から１つのキャラクタが読み
出されるたびに、そのキャラクタ中の対応する各ビット
が各ラッチ回路５４−１・・・５４−冨にラッチされる
（第３図（Ｌ）（Ｍ）（Ｎ）（０））。

例えば、第１のメモリ素子５３−１に関して、表示信号
Ｓ１の画素情報に基づいて、データエンコーダ５２から
転送された記憶内容の一部（４行４列分）が第４図（Ａ
）に示すとおりであったと仮定すると、第１売口のシフ
トパルス信号ＳＰ゛に応答して、記憶内容の第１列（第
４図（Ａ）ａ）　ノｒｔｘｔｏ」が最初の４つのラッチ
回路５４−１・・・５４−４の各々にラッチされる（第
３図（ｔ）ａ、（Ｍ）ａ、（Ｎ）ａ、（０）ａ　）。

そして、第２売口のシフトパルス信号ＳＰ°に応答して
、第２列（第４図（Ａ）ｂ）のｒｌｌｏｌＪが該ラッチ
回路にラッチされ（第３図（Ｌ）ｂ、（Ｎ）ｂ、（Ｎ）
ｂ、（０）ｂ）、続く第３発註のシフトパルス信号ＳＰ
“に応答して、第３列（第４図（Ａ）Ｃ）　（７）　ｒ
ｏｌｌｌＪが（第３図（Ｌ）ｃ、（Ｍ）ｃ、（Ｎ）ａ、
（０）ｃ）、さらに、続く第４発註のシフトパルス信号
ＳＰ°に応答して、第４列（第４図（Ａ）ｄ）のｒ　ｌ
０ＩＯＪが該ラッチ回路にラッチされる（第３図（Ｌ）
ｄ、（Ｎ）ｄ、（Ｎ）ｄ、（０）ｄ）。

かくして、この間に、各ラッチ回路５４−１・・・５４
−冨にラッチされた状態に応じて、後続の各ドライバ回
路５５−１・・・５５−Ｋが表示電極としての陽極導体
Ａｔ　Ａ２・・・Ａｘに対して表示駆動信号Ｓ１′を供
給し、これらを選択的に高電位に保つようにして、発光
体Ｐ１１・・・Ｐｘｙの一列についての発光状態を特定
し、次いで、各ラッチ回路５４−１・・・５４−１にラ
ッチされる状態が、メモリ素子５３−１の記憶内容の列
単位で更新されるたびに、走査駆動信号Ｓ２°が印加さ
れている制御電極ＧＩ　Ｇ２・・・ｃｙを行方向に歩進
させて、該発光体群の次の１列の発光状態を特定し、か
かる操作の、制御電極Ｇｌ・・・Ｇｙの数（ｙ）分だけ
の繰り返しにより、第１フィールド（第３図（Ａ））で
の１つの画面が描出される。

そして、かような操′作により、描出される１画面中の
画素の状態、つまり、発光体群Ｐ１１−Ｐ１１・・・Ｐ
ｘｙの発光状態は、この段階では、第１の記憶素子５３
−１に記憶されている各ビットの状態（第４図（Ａ））
に対応して定まるものであり、これによれば、第１フィ
ールドの画面で発光すべき発光体群は、第２図にて（Ｐ
１１，Ｐ２１．ＰＯ２，）　（ＰＩ３．Ｐ２２．ＰＰ４
２）（Ｐ２３．Ｐ３３、Ｐｄ２）（Ｐｌｌ、ＰＯ２）と
なる。

一方、制御回路５８は、第１フィールドの描画が完了す
る時点に先行して、第１フィールド期間（第３図（Ａ）
Ｔ２）内の描画操作の最中に、第２のメモリ素子５３−
２に対する読み書き制御信号Ｗ／Ｒを選択的に書き込み
指令に転すると共に、該メモリ素子に対してのみ選択的
に、高速度のシフトパルス信号ＳＰを送り、これにより
、後続の第２フィールドの描画のための、表示信号Ｓｔ
による階調情報に基づ〈ビット状態をデータエンコーダ
５２から該メモリ素子５３−２に転送させる（第３図（
Ｃ）ａ）　、このようにして、第１のメモリ素子５３−
１から第１フィールドの画面に係わる記憶内容を読み出
している最中に、第２のメモリ素子５３−２に対して第
２フィールドの画面に係わる記憶内容を取り込ませるこ
とにより、該メモリ素子に取込むべき情報量（ビット数
）が増大しても、取り込みのための処理時間に窮するこ
とがないという実益が確保される。

続いて、制御回路５８からの発光指令信号Ｓ２に応答し
て、制御電極ＧＩ　Ｇ２・ａ−Ｑｙが走査され（第３図
（Ｅ）ｂ、（Ｆ）ｂ、（Ｇ）ｂ、　（［（）ｂ）　、さ
ら各駅これに同期して該制御回路から第２のメモリ素子
５３−２のみに対して選択的に供給される低速度のシフ
トパルス信号ｓｐ’　（第３図（Ｊ））に応答して、第
２のメモリ素子５３−２からその記憶内容が列ごとに順
次に読み出されて、これが各ラッチ回路５トド・・５４
−菖にイネーブル信号ＬＥごとに更新的にラッチされる
。

このとき、第２のメモリ素子５３−２の記憶内容の一部
（４行４列分）が第４図（Ｂ）に示すとおりであったと
仮定すると、最初から第４番目までのラッチ回路５３−
１．・・・５３−４の状態は、制御型＠ＣＩ・・・Ｇ４
の走査に合わせて、第３図（Ｌ）〜（０）ｅ−ｈに示す
ように変化し、この状態に応じて、陽極導体Ａ１・・・
Ａ４・・・に表示駆動信号Ｓ１°が送られて、これによ
り、階調情報に基づく第２フィールドの一画面が描出さ
れる。

そして、この一画面での発光すべき発光体群は、　（Ｐ
ｌｌ、Ｐ２１．ＰＯ２）（Ｐ２２．Ｐ４２）（Ｐｄ２）
（Ｐｌｌ、ＰＯ２）となる。全く同様にして、第２フィ
ールドに続く第３フィールドでは１階調情報に基づく、
このフィールドでの描画のためのビット状態をエンコー
ダ５２から第３のメモリ素子５３−３に対して選択的に
転送して記憶させ（第３図（Ｉｌ）ａ）　、その記憶内
容を低速度のシフトパルス信号ｓｐ’　　（第３図（Ｋ
））ごとに読み出して各ラッチ回路５４−１・・・５４
−４・・・５４−ｘに更新的にラッチさせる（第３図（
Ｌ）〜（０）ｉ〜１）。

そして、階調情報に基づく、第３のメモリ素子５３−３
のビット状態が第４図（Ｃ）に示すとおりであると仮定
すると、第３フィールドによる一画面での発光すべき発
光体群は、（Ｐｌｌ、Ｐ２１．ＰＯ２）（Ｐ４２）（Ｐ
ｄ２）　（ＰＯ２）となる。

かくして、上記動作例では、３つのフィールドにより、
３つの画面を描画して、一つのフレーム期間（第３図（
Ａ）Ｔ３）が終了すると、その３つの画面のいずれかに
て発光した発光体に関しては、１つのフレーム中でそれ
の発光したフィールドの数が単位時間内での、画素の発
光回数となるので、かかるフレームを繰り返し生成すれ
ば、フィールドごとに発光した発光体の、残像効果に由
来する視覚上の重畳作用により、フレーム単位で階調表
示が実現されるものである。

すなわち、この実施例の動作例において、発光体群の一
部（Ｐ１１−ＰＩ３）に関して、それらの発光体のうち
の各フィールドごとに発光する発光体と階調との関係を
整理すると以下のとおりである。

そして、発光体群Ｐ４１　Ｐ３２　ＰＩ３　Ｐ２４　Ｐ
４４はいずれのフィールドでも発光することがないので
、発光回数Ｏ１階調０である。

なお、上記の動作例では、１つのフレームが３つのフィ
ールドで構成されているが、フレームを構成するフィー
ルドの数は格別に限定的である必要はないので、階調の
段階数に応じて増減させるのは随意であり、第２図に示
された構成例では。

第ｎ番目のメモリ素子５３−ｎまで使用して、ｌフレー
ムをｎ　４１１のフィールドで構成することができるた
だし、フレームを唯一のフィールドで構成すれば、その
フィールドでの発光体の状態は画素情報に基づくことと
なり、階調表示は行われない。

さらに、一つのフレーム中での、ある発光体が発光すべ
きフィールドの数のみが階調表示を支配するので、一つ
のフレーム中で、その発光体が発光すべき複数のフィー
ルドの配列に関しては、特に制約はなく、実施例のよう
に、そのようなフィールドが第１フィールドから順序に
連続して現われる必然性はとくに存在しない。

く効　果〉 以上のように、この発明によれば、一つのフレーム中に
、画素表示のための第１フィールドのほかに、階調表示
のための１以上のフィールドを形成して１階調情報に基
づいて、各発光体が発光すべきｌフレーム中のフィール
ドの数を増減させて、フレーム中での各発光体の発光回
数を変化させる構成としたことにより、従来技術のよう
に表示駆動信号の波高値を階調情報に基づいて変化させ
る必要がなく、一定電圧の表示駆動信号をそのまま使用
できるので、陽極電圧回路が簡単であって、小型化や集
積回路化が格段に促進されるという効果が奏される。

さらに、陽極電圧回路では、一定の波高値の表示駆動信
号を生成すれば足りるので、表示駆動信号の波高値を変
化させる従来技術のように、該陽極電圧回路にて電圧降
下や電力損失を生ずることがなく、その分だけ、低電圧
駆動、低消費電力の利点の活用が徹底化されるという効
果もある。

加えて、蛍光表示管のように陽極電圧−輝度特性が非線
形である表示要素を採用した場合でも、表示駆動信号の
波高値が常に一定であるので、何の不都合もないという
利点もある。

その上、表示駆動信号の波高値を階調情報に基づいて変
化させる従来技術に比べれば、表示駆動信号を一定の波
高値に安定化するのは容易であるので、陽極電圧の変動
に起因する表示の揺ぎを抑制することができるという利
点もある。

【図面の簡単な説明】

第１図は従来装置の構成を示すブロック図である。第２
図〜第４図は本発明の一実施例に関するものであり、第
２図はその構成を示すブロック図、第３図はその要部の
波形図、第４図（Ａ）　（Ｂ）　（Ｃ）は、それぞれ、
第１、第２、第３のメモリ素子５３−１．５３−２．５
３−３の部分的記憶内容としてのビット状態を示す説明
図である。

Claims (1)

1. 【特許請求の範囲】 直線状に延在し、互いに並行する複数の表示電極Ａ１・
   ・・Ａｘと、 表示電極に交叉して延在し、互いに並行する複数の制御
   電極Ｇ１・・・Ｇｙと、 各表示電極Ａ１・・・Ａｘ上の、各制御電極Ｇ１・・・
   Ｇｙとの交叉点近傍の各部位に形成された各発光体Ｐ１
   １・・・Ｐｘｙと、 各制御電極Ｇ１・・・Ｇｙを順次に走査して択一的に選
   択された制御電極に対して発光指令信号Ｓ２に基づく走
   査駆動信号Ｓ２′を供給する走査駆動手段５７と発光指
   令信号Ｓ２に同期して、該走査駆動信号Ｓ２′の供給を
   受けた制御電極との交叉点近傍の部位に形成された発光
   体Ｐ１１・・・Ｐｘｙに対して割当てられた発光可能期
   間内に該表示電極に対して、表示信号Ｓ１に基づく一定
   電圧の表示駆動信号Ｓ１′を供給する表示駆動手段６０
   とを有する表示装置において、上記表示駆動手段６０は
   、表示信号Ｓ１により表わされる画素情報に基づいて、
   制御電極Ｇ１・・・Ｇｙに対する走査の第１フィールド
   の期間についての表示駆動信号Ｓ１′を表示電極Ａ１・
   ・・Ａｘに供給する第１フィールド表示駆動手段５２、
   ５３−１、５４−１〜５４−ｘと、表示信号Ｓ１により
   表わされる階調情報に基づいて、制御電極に対する第２
   フィールドの期間についての表示駆動信号Ｓ１′表示電
   極Ａ１・・・Ａｘに供給する第２フィールド表示駆動手
   段５２、５３−２、５４−１〜５４−ｘとをさらに含む
   ことを特徴とする階調表示可能な表示装置。