JPH0355829B2

JPH0355829B2 -

Info

Publication number: JPH0355829B2
Application number: JP61168223A
Authority: JP
Priority date: 1985-09-03
Filing date: 1986-07-18
Publication date: 1991-08-26
Also published as: EP0213246A1; EP0213246B1; US4763120A; JPS6256993A; DE3580759D1

Description

【発明の詳細な説明】Ａ産業上の利用分野本発明はインターレース式のラスタ走査を行う
カラーCRT（陰極線管）表示装置に関する。

Ｂ従来の技術インターレース式CRT表示装置は回路動作速
度が低いので、非インターレース式CRT表示装
置に比べて、インターレース式CRT表示装置は
現在まで幅広く使われて来た。非インターレース
式CRT表示装置が技術的に実用可能になるよう
に、回路技術が改良されて来たけれども、インタ
ーレース式表示装置は低速度の回路でよく、従つ
て安価なので、しばらくは広く使われると考えら
れる。

与えられたビデオデータの速度に対して、イン
ターレース式表示装置は非インターレース式表示
装置よりもちらつきが少ない。また、発光持続が
より短時間で、より効率的な蛍光体はより明るい
表示装置になる。それにも拘らず、インターレー
ス式表示装置はちらつきの問題を持つており、ち
らつきを減らす種々の提案が行われて来た。ヨー
ロツパ特許出願EP−Ａ−53207号には、制御ロジ
ツクが特定の画素を表示すべき走査フイールドを
選択する装置が開示されており、その選択動作
は、２つのフイールドの間の画素の不均衡を最小
にするように行われる。英国特許出願GB−−Ａ
−2004716号は、近接した走査ライン上に明るい
点を導入することによつて、表示装置上の明るい
領域のちらきを主観的に減らす技術を開示してい
る。

アイ・ビー・エム・テクニカル・デイスクロジ
ヤ・ブレテイン（IBM Technical Disclosure
Bulletin）のVol.21、No.４（1978年９月）の1675
頁、Vol.21、No.４（1978年９月）の1673頁乃至
1674頁、Vol.23、No.４（1980年９月）の1704頁乃
至1706頁及びVol.20、No.４（1977年９月）の1548
頁乃至1549頁はすべてちらつきを減らす技術を開
示している。

Ｃ発明が解決しようとする問題点インターレース式表示装置のちらつきは隣接す
る２つのフイールド上の多数の画素（又は明るい
領域）を平均化することによつて減少することが
出来るのは広く知られている。然しながら、従来
の技術は複雑なロジツクや回路を必要とし、又は
アプリケーシヨンが英数字、又はグラフイクデイ
スプレー、又は特定のフオントデザインに制限さ
れていた。

Ｄ問題を解決するための手段本発明の目的はちらつきが少ないインターレー
ス式カラーCRT表示装置を提供することにあり、
本発明は、例えば英数字のデータ、グラフイツク
イメージ、高分解能テレビジヨンのような、表示
される情報がメモリ中に記載されている形式の表
示装置に広く適用することが出来る。

本発明によるインターレース式カラーCRT表
示装置は、表示すべきデータを表わすビツトパタ
ーンを記憶する手段と、表示のリフレツシユのた
めにこのビツトパターンをアクセスする手段とを
有するものにおいて、複数の原色のうちの１つに
関するビツトパターンを、本来表示すべきフイー
ルドとは異なつたフイールドに表示するように臨
時にシフトする手段を設けたことを特徴としてい
る。

Ｅ実施例第２図を参照すると、文字がＥが一連の画素と
し形成されている。文字Ｅはちらつきを生ずる最
悪の文字として一般に考えられているので、文字
Ｅを示してある。その理由は奇数のフイールドの
画素の数と偶数フイールドの画素の数とを比較す
ることにより理解することが出来る。即ち、奇数
フイールドを構成するライン１，３，５，７及び
９は15個の画素を含み、偶数フイールドを構成す
るライン２，４，６及び８はたつた４個の画素し
か含んでいない。これは15：４の比率、即ち４：
１の比率を与える。このような比率がちらつきを
起し勝ちである。インターレース式表示装置に関
連した他の問題は以下のことを含んでいる。

(a) 表示すべき画素を極端に多く含むフイールド
については、ビーム電流が大になることに付随
して偏向部の高電圧（EHT）が低下するため、
表示される文字のひずみが生じうる。

(b) 偏向部が外部磁界の影響をうける場合、一方
のフイールドが他方のフイールドに対して位置
ずれを起こしてジツターを生じることがありそ
の場合、特定のパターンが表示されているとき
には、視覚的にそのジツターが増幅されうる。

(c) 交互のフイールドにおける水平走査線が接近
していることにより見かけのジツターが生じる
ことがある。

これらの結果は輝度が高いと悪くなり、マゼン
ダ、黄及び白が表示されたときに特に悪くなる。
これは、青及び赤の蛍光体は効率が相対的に低
く、且つ持続性が短いためである。緑は通常、問
題にならない。何故なら、緑の典型的な効率は赤
の効率の２倍乃至４倍であり、且つ持続性も長い
からである。

第３図において、各画素は赤Ｒ、青Ｂ及び緑Ｇ
の３原色から成り立つている。勿論、赤、青又は
緑の各画素は多数の蛍光体のドツトで構成されて
おり、赤、青又は緑の画素は通常の可視距離では
１つの点として見え、色はどの電子ビームが付勢
されたかに依存する。

シフトされたチヤンネルを使つて、カラーのち
らつきの機会が減少されるように、本発明に従つ
て、１つのビテオチヤンネルを臨時にオフセツト
（オフセツトされたビデオチヤンネルは対応する
空間的な訂正をれるのが好ましい）することによ
り、これらの問題が緩和される。人間の目及び頭
脳の生来の統合メカニズムが臨時に分離され、常
態で一致するデータを結合する。

赤が臨時にオフセツトされるのが好ましい。何
故ならば、赤の蛍光体は効率が低いため、持続生
が最も短いからである。通常、緑の蛍光体は最高
の効率と最長の持続性を有しており、これらの状
況にあつては、赤及び青が対向フイールドである
ように選ばれる。どのカラーが緑に対して共通し
ているかを選択することは、２次カラーの「組み
合わせた持続性」を勘案して決められる。黄色は
シアンよりもちらつくので、緑が赤に対する対向
フイールドとして選ばれる。赤の画素を表示する
赤Ｒのビツトが緑Ｇ及び青Ｂのビツトに関して、
どのようにして臨時に変移されるかを第４図に模
式的に示す。後で明らかになるけれども、この臨
時の分離は、メモリにロードされる前か或はメモ
リにロードされるときか、又はビツトがメモリか
ら読み取られた後か或はメモリから読み取られる
ときに行われる。従つて、偶数フイールドに通
常、表示される赤Ｒビツトは実際上、奇数フイー
ルドに表示され、そして、寄数フイールドに通
常、表示される赤ビツトは偶数フイールドに表示
される。この技術は寄数画素対遇数画素の比を約
３：２に減少することが理解されるであろう。他
のステツプを持たない単１の画素の幅の広い水平
ラインは、細かく観察すると、１つのフイールド
上の単１画素の幅を有する青／緑のラインと、他
のフイールド上の単１画素の幅を有する赤のライ
ンとであるように現われる。異なつた色であるけ
れども、目は両方のフイールドで再生される表示
情報を見るので、ちらつきはもはや認識されな
い。明らかな収斂エラーは標準の収斂方法である
静的又は動的収斂法を使うことによつて補償する
ことが出来る。

第１図は本発明の実施例を説明するためにビツ
トのバツフア記憶式のカラーグラフイツク表示装
置の一部のブロツク図を示している。インターレ
ース式カラーCRT表示部１上に表示されるグラ
フイツクイメージのビツトマツプは、赤、青及び
緑に関連して少なくとも３個のプレーン３Ｒ，３
Ｂ，３Ｇで構成されるビツトバツフア２の中に記
憶される。ビツトマツプを構成するビツトパター
ンは、例えば固定配線のロジツク回路又はプログ
ラム制御のマイクロプロセツサの動作によつて形
成される制御ロジツク５により、ライン４Ｒ，４
Ｂ及び４Ｇを介してビツトバツフア２のプレーン
３Ｒ，3B及び３Ｇの中にロードされる。制御ロ
ジツク５はコミユニケーシヨンライン６によつ
て、遠隔のプロセスサ（図示せず）と交信する。

制御ロジツク５はCRTをリフレツシユするた
めのビツトパターンを得るために、周期的にビツ
トバツフア２をアドレスするリフレツシユ回路を
含んでいる。ビツトバツフアのプレーン３Ｒ，３
Ｂ及び３Ｇ中に含まれているビツトパターンはラ
イン７Ｒ，７Ｂ及び７Ｇを経てCRT１の赤、青
及び緑のビデオチヤンネル８Ｒ，８Ｂ及び８Ｇへ
読み取られる。

通常のインタレース式表示装置において、ビツ
トバツフア２からの偶数番目のラインはCRTス
クリーン１上の偶数番目の走査線から成る偶数フ
イールドに表示される。然しながら、本発明に従
つて、チヤンネルの１つは臨時にオフセツトされ
る。遅延手段９によつて、第１図に概略的に示さ
れているように、赤のチヤンネルが通常、オフセ
ツトされる。このオフセツトは種々の方法で実行
される。例えば、赤ビツトは通常の方法でビツト
バツフア２にロードされ、そして通常の方法でア
ドレスされる。この場合、赤ビツトのパターンは
フレーム期間の半分だけ（即ち、１フイールドの
期間だけ）遅延されるので、奇数ラインの赤ビツ
トは偶数フイールドに表示され、そして偶数ライ
ンの赤ビツトは奇数フイールドに表示される。他
の案として、赤ビツトは、それらが制御ロジツク
によつてビツトバツフア２の中にロードされる時
に、青及び緑ビツトに対して、１ラインだけオフ
セツトさせることが出来る。この案の場合、赤ビ
ツトパターンは通常、赤のビデオチヤンネル中の
特別の遅延手段９なしでアドレスされる。更に他
の案として、赤ビツトパターンは、オフセツトな
しで通常通りにビツトパツフア２の中にロードさ
れるが、この案の場合、リフレツシユ回路は、奇
数ラインの青及び緑ビツトをアドレスしている時
に、偶数ラインの赤ビツトをアドレスするように
配列し、且つ偶数ラインの青及び緑ビツトをアド
レスしている時、奇数ラインの赤ビツトをアドレ
スするように配列する。（赤のチヤンネル中に特
別の遅延手段は必要ない。）どのようは方法が採用されようとも、スクリー
ン上の青及び緑の画素の収斂位置に赤のデータを
復帰させる収斂回路を使うのが好ましい。第５図
に示されたように、赤のオフセツトは上方又は下
方の何れでもよい。第５図において、部分１０は
赤の領域を表示し、部分１１はシアン（青及び
緑）の領域を表示し、そして部分１２は白の領域
を表示している。赤の領域１１を再収斂すること
によつて、文字全体は白になる。

第６図は、コードバツフア１３を含む英数字表
示装置のブロツク図を示し、カードバツフア１３
はCRT表示部（図示せず）上に表示されるべき
英数字又は他の記号の符号化表示を記憶する。コ
ードバツフア１３中のコードは文字又は記号を表
示するために必要とされるビツトパターンに対す
るポインタとして使用され、そのビツトパターン
は文字発生器１４中に記憶されている。バツフア
１３中の各記憶領域はCRTスクリーン上の特定
の領域に関連づけられており、表示される文字又
は記号の夫々のビツトパターンは文字発生器１４
中に１つずつ記憶されていればよい。CRTのリ
フレツシユ動作中、リフレツシユ回路１５は緑１
６を介してバツフア１３からポインタをアクセス
し、それらのポインタは線１７に生じて、スライ
スカンタ１９からの線１８上のスライス信号と共
に、文字発生器１４をアクセスする。線２０上の
結果のビツトパターンはCRTビデオ回路へ線２
２を経て転送するために、シリアライザ２１中で
直列化される。

アトリビユートバツフア２３は、例えば反転表
示、明滅動作、カラー表示などのように、各文字
をどのようにして表示するかを決めるのに用いる
アトリビユートバイトを含んでいる。アトリビユ
ートバツフア２３はコードバツフア１３と同期し
て、線２４を介してリフレツシユ回路１５によつ
てアクセスされる。ライン２５に現われるアトビ
ユートバイトは、対応する文字をどのようにして
表示するかを制御するために、ビデオ回路によつ
て用いられ、そして例えば、赤のビデオチヤンネ
ル中の任意の必要な遅延を制御するのに使われ
る。文字発生器１４を書き込み可能とすることは
好ましい選択であり、これにより、例えば異なつ
た文字セツト又は文字グラフイツクイメージ（ブ
ログラムされた記号）を表す異なつたビツトパタ
ーンを文字発生器１４中にロードすることが可能
となる。

例えば、特殊目的の固定配線ロジツク又はマイ
クロプログラムによつて制御されるマイクロプロ
セツサによつて構成される表示制御回路２６がコ
ードバツフア１３、文字発生器１４（書き込み可
能の場合）及びアトリビユートバツフア２３への
データのロードを制御する。表示制御回路２６は
遠隔のホストプロセツサ（図示せず）と交信する
ことが出来る。

以上に説明した第６図の表示装置は通常のタイ
プである。然しながら、本発明に従つた表示装置
は通常の表示装置とは幾分か異なつた態様に修正
される。それは、通常偶数フイールドに表示され
る赤の情報が奇数フイールドに表示され、通常奇
数フイールドに表示される赤の情報が偶数フイー
ルドに表示される態様である。赤の情報のこの臨
時のシフトが第４図を参照して説明されたシフト
と同じような態様で遂行される。従つて、赤の電
子統のためのビツトパターンの読み取りの後に、
遅延を導入することが出来るし、或は文字発生器
１４中の赤のビツトパターンのアドレス処理を修
正するとが出来る。後者の方法は、赤、青及び緑
に対応する３つの記憶プレーンが文字発生器１４
中に設けられることを暗示しており、そのような
場合、赤の情報は異なつて記憶することが出来
る。臨時のシフト（及びスクリーン上の位置移
動）は通常の静的又は動的の収斂回路を使つた
CRT表示装置のスクリーン上で訂正することが
出来る。

Ｆ発明の効果本発明によつてインターレース式カラーCRT
表示装置のちらつきを減少させることができる。
本発明は、現用のカラー表示装置に対して簡単な
（従つて安価）修正を施すことによつて実施可能
である。

【図面の簡単な説明】

第１図はビツトバツフアを使つたグラフイツク
表示装置における本発明の実施例を示す図、第２
図はインターレース式CRT表示装置上に、どの
ようにして文字Ｅが表示されているかを説明する
図、第３図は文字Ｅを表示するため、カラーの効
果を説明するための図、第４図は本発明の効果を
説明するための図、第５図は“収斂ミス”を訂正
しない結果を説明するための図、第６図は文字発
生器を使つた文字表示装置における本発明の実施
例を示す図である。１……カラーCRT表示部、２……ビツトバツ
フア、５……制御ロジツク、９……遅延手段、１
３……コードバツフア、１４……文字発生器、１
５……リフレツシユ回路、１９……スライスカウ
ンタ、２１……シリアライザ、２３……アトリビ
ユートバツフア、２６……表示制御回路。

Claims

【特許請求の範囲】

１インターレース式カラーCRTに表示すべき
データを表すビツトパターンを記憶する手段と、
表示のリフレツシユのために上記ビツトパターン
をアクセスする手段とを有する装置において、複
数の原色のうちの１つに関するビツトパターン
を、本来表示すべきフイールドとは異なつたフイ
ールドに表示するように臨時にシフトする手段を
設けたことを特徴とするカラーCRT表示装置。