JPS61287080A - デイジタルデ−タレコ−ダの調相装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘッド式のディジタルデータレコーダ
の調相装置に関する。

〔発明の概要〕

この発明は、複数台のディジタルデータレコーダの再生
時の位相差をゼロとするようにしたディジタルデータレ
コーダの調和装置において、記録データ中に時間情報を
挿入しておき、再生時にこの時間情報に基づいて、複数
台のディジタルデータレコーダ間の再生位相の誤差を検
出し、データレコーダの再生側に設けられたバッファメ
モリの読み出しアドレスを制御することにより、位相差
を除去できるものである。

〔従来の技術〕

計測データ等を記録するためのデータレコーダとして、
多くのデータを高密度に記録することができる回転ヘッ
ド式のディジタルデータレコーダが提案されている。計
測時には、複数台のデータレコーダを同期運転して、デ
ータを記録し、再生時に、この複数台のデータレコーダ
により記録されたデータを解析して種々の計測情報を得
ることが行われる。この再生のデータ解析のための時に
は、複数台のデータレコーダを基準時間情報に対して調
相する必要がある。

（発明が解決しようとする問題点１ 回転ヘッド式のデータレコーダでは、斜め方向に形成さ
れるトラック毎にフレーム時間情報が記録されており、
このフレーム時間情報によってフレーム単位での調相を
行うことができる。しかし、フレーム単位での調相は、
調相の精度が粗く不充分であった。

従って、この発明の目的は、フレーム内の誤差を吸収す
ることができるディジタルデータレコーダの調相装置を
提供することにある。

〔問題点を解決するための手段〕

この発明は、テープ上に斜め方向に形成されたトラック
上に複数のフレームからなるディジタルデータが記録さ
れ、ディジタルデータを再生するディジタルデータレコ
ーダの複数台を基準時間情報に調相する調相装置におい
て、 複数のディジタルデータレコーダから再生されたディジ
タルデータを夫々メモリに書き込み、ディジタルデータ
の各フレームに記録されている時間情報と基準時間情報
とを比較し、比較出力に基づき、複数のメモリからのデ
ィジタルデータの読み出しアドレスを制御するようにし
たディジタルデータレコーダの調相装置である。

〔作用〕

再生データは、大容量のメモリに書き込まれ、このメモ
リから読み出される。複数のディジタルデータレコーダ
により再生された時間情報と基準時間情報とを比較する
ことにより、基準時間情報に対する各ディジタルデータ
レコーダの時間情報の差が算出される。この差は、デー
タレコーダのキャプスタンサーボによって、フレーム単
位までに小さくされる。フレーム差以下の誤差は、メモ
リの読み出しアドレスのスタートアドレスを所定量、進
めるように設定することで補正する。

〔実施例〕

以下、この発明の一実施例について説明する。

この一実施例の説明は、下記の項目の順序でなされる。

ａニジステムの構成 り：ディジタルデータレコーダの記録回路Ｃ：記録パタ
ーン及びデータフォーマットｄ：ディジタルデータレコ
ーダの再生回路ｅニジステムコントローラ ｆ：ｕＲ相動作 ａ、システムの構成 第１図は、この発明の一実施例の全体の構成を示し、１
＋、１ｇ　　・・・１７は、ｎ台のディジタルデータレ
コーダの夫々のトランスポート（磁気テープ及び回転ヘ
ッド系）を示す。トランスポート１１〜１．％の夫々に
対してプロセッサＬ、２ｔ・・・２７が接続されている
。

トランスポート１１〜ｌ１１の夫々は、テープ案内シリ
ンダに磁気テープが例えばΩ状に巻きつけられ、この磁
気テープに回転磁気ヘッドが摺接する構成のもので、１
インチヘリカルスキャンＶＴＲと同様のものである。プ
ロセッサ２１〜２ｎは、夫々トランスボート１．〜ｌ１
１に記録信号を供給し、トランスポート１１〜ｌｆｌの
夫々からの再往信号を受は取って処理する。また、プロ
セッサ２、〜２．の夫々からトランスポート１１〜１ｎ
の夫々に、図示せずとも、記録信号の他に、複合同期信
号及びカラーフレーミング信号が供給される。

トランスポート１．〜１、からプロセッサ２１〜２．１
には、再生信号の他に同期信号等が入力される。プロセ
ッサ２．〜２１１には、インターフェース３＋、３□　
・・・３，１が接続されており、このインターフェース
３１〜３、を介してデータレコーダと外部との間のデー
タ゛の授受がなされる。

ｎ台のディジタルデータレコーダに共通にシステムコン
トローラ４が設けられている。このシステムコントロー
ラ４からトランスポート１．〜１７の夫々にリモートケ
ーブル５を介してリモートコントロール信号が供給され
る。このリモートコントロール信号には、記録、再生等
の通常のテープ走行時の制御のための動作指令の他に、
キャプスタンサーボ回路への速度制御信号が含まれる。

また、システムコントローラ４により、テープフーオマ
ットのヘッダ或いはディレクトリ−のデータの形成や、
バッファメモリのスタートアドレス或いはエンドアドレ
スが形成され、これらのデータがプロセッサ２Ｉ〜２ｎ
のマイクロプロセッサに供給される。調相は、複数のデ
ィジタルデータレコーダの中で、１台のデータレコーダ
を基準としてなされる。更に、システムコントローラ４
には、ホストコンピュータ６が結合され、このホストコ
ンピュータ６により、データの解析等がなされる。

ｂ、ディジタルデータレコーダの記録回路第２図は、１
台のディジタルデータレコーダ即ちプロセッサ及びトラ
ンスポートの構成を示す。

第２図において、１１がアナログデータが供給されるＡ
／Ｄコンバータを示す。Ａ／Ｄコンバータ１１には、外
部クロックＣＫＷが供給され、ｌサンプルが例えば８ビ
ツトのディジタルデータがＡ／Ｄコンバータ１１からバ
ッファメモリ１２に入力される。アナログデータがビデ
オデータの時には、このビデオデータがコンポーネント
信号に変換され、コンポーネント信号ごとにディジタル
化される。Ａ／Ｄコンバータ１１の出力データは、外部
クロックＣＫＷによってバッファメモリ１２に書き込ま
れると共に、データレコーダの内部のクロンク発住回路
１３からのシステムクロックＣＫＳによって、バッファ
メモリ１２から読み出される。外部のクロックＣＫＷは
、温度によるドリフトが生じないように、良く管理され
た高精度のものである。バッファメモリ１２から読み出
されたディジタルデータが冗長コード発注回路１４に供
給される。

１５は、インターフェースを示す。インターフェース１
５は、識別用信号としてのコントロールワードを記録時
に発生し、このコントロールワードが冗長コード発生回
路１４に供給される。インターフェース１５内には、小
容量のメモリ及びバッファメモリ１２のアドレスを制御
するアドレスコントローラが設けられている。インター
フェース１５は、記録動作と無関係に外部のホストコン
ピュータからのデータ例えばグラフィックスデータをバ
ッファメモリ１２に貯えたり、入力ディジタルデータを
バッファメモリ１２からホストコンピュータに引き上げ
る際の仲介役としても働く。

冗長コード発生回路１４は、回転ヘッドの１回の走査で
記録される１スキヤンの長さを単位として、データの順
序を元のものと異なるものに変換するシャフリングを行
うと共に、このシャフリングされた１スキヤンのデータ
に対しエラー訂正符号の符号化を行うものである。エラ
ー訂正符号としては、例えば積符号で、その縦方向及び
横方向の各エラー訂正符号としてリードソロモン符号を
用いたものを通用することができる。記録データのブロ
ックアドレスも、冗長コード発生回路１４で形成され、
記録データの１ブロツク毎に挿入される。

冗長コード発生回路１４の出力データがエンコーダ１６
に供給される。エンコーダ１６は、記録データのチャン
ネルエンコーディング及びブロック同期信号の挿入を行
い、エンコーダ１６の出力には、４チヤンネルに分けら
れた記録データが取り出される。チャンネルエンコーデ
ィングとしては、例えばｌサンプル８ビツトを１サンプ
ル９ビツトに変換する（８−９）変換を用いることがで
きる。エンコーダ１６の各チャンネルの出力が記録アン
プ１７Ａ、１７Ｂ、１７Ｃ，１７Ｄ及び回転トランス（
図示せず）を介して回転へラド１８Ａ、１８Ｂ、１８Ｃ
，１８Ｄに供給され、磁気テープ１９に記録される。上
述のバッファメモリ１２又はインターフェース１５のメ
モリから読み出されたディジタルデータの処理は、シス
テムクロックＣＫＳによってなされる。′ Ｃ０記録パターン及びデータフォーマット第３図は、こ
の一実施例における磁気テープ１９の記録パターンを示
す。回転ヘッド１８Ａ、１８Ｂ、１８Ｇ、１８Ｄは、テ
ープ案内ドラムに巻付けられた磁気テープ１９を下側か
ら上側に向かって斜めに走査し、１回のスキャンで並行
する４本のトラック２ＯＡ、２０Ｂ、２０Ｃ，２０Ｄが
形成される。ｉｎ気テープ１９の長手方向に沿ってオー
ディオトラック２１Ａ、２１Ｂ、２１Ｃとコントロール
トラック２１Ｄとが設けられている。

オーディオトラック２１Ｃには、ｌフレームごとに１ず
つ歩進し、各トラックごとに異なる番号とされたシーケ
ンス番号が記録され、コントロールトラック２１Ｄには
、サーボ用の信号が記録される。

データの処理は、ｌスキャンのデータを単位としてなさ
れる。ｌスキャンには、Ｏ番目から５１１番目までの５
１２ブロツクが含まれている。５１２ブロツクのうちで
、３２ブロツクが冗長コードであり、２ブロツクがイン
デックスであり、４７８ブロツクがディジタルデータで
ある。インデックスは、記録されるデータの１スキヤン
ごとに関するシーケンス番号、データサイズ信号、ユー
ザーズコード等からなる１ブロツクのもので、同一のも
のが２ブロツクとして２重記録されている。

この５１２ブロツクの記録データが４本のトランクにデ
ータレートを１／４におとされて記録される。ｌブロッ
クは、８バイトのパリティを含む１３２バイトのもので
ある。各ブロックの先頭には、エンコーダ１６において
、２バイトのブロック同期信号５ＹＮＣ及び２バイトの
ブロックアドレスＡＤ及び識別信号！Ｄが付加される。

また、記録データ中には、５□、Ｃごとに、タイムマー
カー（年１月９日２時２分２秒＋　　ＳＳ＊＊Ｃ単位の
時間情報）が挿入されている。このタイムマーカーによ
って、複数のデータレコーダのトランスボートが同期さ
れる。

オーディオトラック２１Ｃには、ＳＭＰＴＥタイムコー
ドが記録され、このタイムコードのユーザーズビットが
シーケンス番号及びテープマークのために用いられる。

第４図は、この一実施例のテープフォーマットを示すも
ので、磁気テープ１９の記録区間の最初に、ディレクト
リ−が記録されている。ディレクトリ−には、磁気テー
プ１９に記録されているファイルの情報例えばデータの
名前、人の名前、スタート位置のシーケンス番号及びエ
ンド位置のシーケンス番号が記録される。

このディレクトリ−の後に、複数のファイルが記録され
る。１個のファイルの先頭にヘッダが挿入され、このヘ
ッダの後に複数のブロック化されたディジタル信号が記
録される。ヘッダには、そのファイルのブロック（この
ブロックは、複数のスキャンのデータからなるものであ
る。）に関する情報が記録されている。オーディオトラ
ンク２１Ｃに記録されるテープマークとして、磁気テー
プ１９の記録区間の最初を示すＢＯＴ、ファイルの先頭
を示すＢＯＦ、ブロックの先頭を示すＢＯＢ、ブロック
の終端を示すＥＯＢ、ファイルの終端を示すＥＯＦが用
いられる。

ｄ、ディジタルデータレコーダの再生回路磁気テープ１
９から回転ヘッド１８Ａ、１８Ｂ。

１８Ｃ，１８Ｄにより再生された信号が回転トランス（
図示せず）及び再生アンプ２２Ａ、２２Ｂ。

２２Ｃ，２２Ｄを夫々介してＰＬＬ回路２３に供給され
、ＰＬＬ回路２３により、各トラックの再生データから
クロックが抽出される。ＰＬＬ回路２３の出力がデコー
ダ２４に供給される。デコーダ２４は、ブロック同期信
号を抽出する回路、時間軸変動を除去するＴＢＣ，チャ
ンネルデコーダなどを有し、デコーダ２４の出力には、
１チヤンネルに戻された再生データが得られる。この再
生データがエラー訂正回路２５に供給される。

エラー訂正回路２５は、データの配列を元の順序に戻す
ディシャフリング回路と縦方向及び横方向のエラー訂正
を２回ずつ行う訂正回路とからなる。このエラー訂正回
路２５の出力には、各サンプルデータごとに１ビツトの
エラーフラグが付加された再生ディジタルデータが取り
出され、バッファメモリ２６及びインターフェース２７
に供給される。エラーフラグは、エラーが検出されない
又はエラーが訂正されたサンプルデータの場合に低レベ
ルとなり、これと逆のサンプルデータ即ちエラーを含む
サンプルデータの場合に高レベルとなるものである。再
生データのうちで、エラーフラグが低レベル即ち有効な
サンプルデータがバッファメモリ２６及びインターフェ
ース２７のメモリに書き込まれ、インターフェース２７
のメモリには、コントロールワードが書き込まれる。

この書き込みは、クロック発注回路１３からのシステム
クロックＣＫＳによってなされる。一方、バッファメモ
リ２６及びインターフェース２７のメモリの読み出しは
、外部クロックＣＫＨによって行われる。インターフェ
ース２７には、バッファメモリ２６のアドレスをコント
ロールするアドレスコントローラが設けられている。バ
ッファメモリ２６から読み出された再生ディジタルデー
タがＤ／Ａコンバータ２８に供給され、外部クロックＣ
ＫＲによってアナログデ・−夕に変換されて出力される
。再生データがビデオデータの場合には、コンポーネン
ト信号が３原色信号に変換されてからアナログ信号に戻
される。この外部クロックＣＫＲは、記録時に用いられ
た外部クロックＣＫＷと同一のものであって、良く管理
されたきわめて安定なり口７り信号である。また、外部
クロックＣＫＲ，ＣＫＷは、ｌスキャンのデータを処理
する時に、バッファメモリ１２及びバッファメモリ２６
において、オーバーフローが生じないように、システム
クロックＣＫＳより低い周波数のものである。

インターフェース２７は、再生時にコントロールデータ
を取り込むと共に、ユーザーが指定したシーケンス番号
と一致するシーケンス番号の再生データをホストコンピ
ュータに引き上げる際の仲介役として働く。２９は、記
録側及び再生側のデータの処理を行う上述せるプロセッ
サ内に設けられたマイクロプロセッサを示し、このマイ
クロプロセッサ２９とインターフェース１５及び２７の
間にデータ、コントロール及びアドレスバス３０が設け
られている。

ｅ、システムコントローラ ４は、この一実施例のシステムコントローラを示し、シ
ステムコントローラ４とマイクロプロセッサ２９との間
にデータ、コントロール及びアドレスバス３２が設けら
れ、更に、システムコントローラ４は、ホストコンピュ
ータ６と接続されている。システムコントローラ４には
、マイクロプロセッサ３３が設けられ、マイクロプロセ
ッサ３３と関連してキーパネル３４が設けられている。

更に、システムコントローラ４には、ＣＲＴディスプレ
イ３５及びキーボード３６がマイクロプロセッサ３３と
関連して設けられている。

システムコントローラ４のキーパネル３４には、データ
レコーダのテープ走行動作をリモートコントロールする
キー、コントロールワードを発生するキー、動作モード
を指定するキーなどが設けられている。システムコント
ローラ４からは、テープ走行動作の制御のためのリモー
トコントロール信号が発生する。システムコントローラ
４のマイクロプロセッサ３３は、外部のホストコンピュ
ータ６とインターフェース３８を介して結合されている
。

前述のテープフォーマットにおけるディレクトリ−或い
はヘッダを記録するには、システムコントローラ４のマ
イクロプロセッサ３３例のプログラムにより書くべき内
容を決め、データ及びアドレスバス３２を介してマイク
ロプロセッサ２９に伝送する。このマイクロプロセッサ
２９のプログラムにより、その内容をインターフェース
１５のメモリに書き込み、更に、バッファメモリ１２の
適当な領域にインターフェース１５のメモリの内容を書
き込む。このようにして、ディレクトリ−或いはヘッダ
をバッファメモリ１２に書き込んだ後に、システムコン
トローラ４のマイクロプロセッサ３３は、データレコー
ダを制御し、記録したい場所をさがし、この場所にバッ
ファメモリ１２の内容を記録する。

ディレクトリ−或いはヘッダの内容を変更したい時には
、まず、マイクロプロセッサ３３例のプログラムにより
、ディレクトリ−或いは目的とするヘッダの位置をさが
し、バッファメモリ２６にそのデータを貯え、次に、バ
ッファメモリ２６からインターフェース２７のメモリに
転送する。マイクロプロセッサ２９は、インターフェー
ス２７□のメモリ内容を１バイトずつ読み出し、インタ
ーフェース１５のメモリに転送し、そして、インターフ
ェース１５のメモリの内容をバッファメモリ１２に転送
する。上述の動作を複数回繰り返し、バッファメモリ２
６からバッファメモリ１２への転送を終了する。そして
、マイクロプロセッサ２９のプログラムにより、バッフ
ァメモリ１２の内容に削除或いは挿入を施し、変更を行
う、この変更後のディレクトリ−或いはヘッダが磁気テ
ープ１９の目的位置に記録される。

バッファメモリ１２．２６に比べて、インターフェース
１５．２７内のメモリは、小容量のメモリである。また
、これらのメモリは、入力データをリアルタイムで書き
込むことができるように、比較的高速の例えばダイナミ
ックＲＡＭにより構成され、システムクロックＣＫＳに
よって動作するものである。

ｆ、調相動作 システムコントローラ４が例えば２台のディジタルデー
タレコーダ（データレコーダＡ、　　Ｂと称する）に対
して共通に設けられ、このシステムコントローラ４によ
ってデータレコーダＡ及びデータレコーダＢが調相され
る。

データレコーダＡの再生データ中の５□、Ｃごとに挿入
されているタイムマーカーがマイクロプロセッサ２９か
らシステムコントローラ４のマイクロプロセッサ３３に
供給される。同様に、データレコーダＢの再生データ中
の５□、Ｃごとに挿入されているタイムマーカーがシス
テムコントローラ４のマイクロプロセッサ３３に供給さ
れる。マイクロプロセッサ３３は、２個のタイムマーカ
ーを比較し、この比較出力をビット誤差に変換する。

−例として、５□’ｓｃが２００００ビツトとされてい
る。この場合には、１フイールド（３３，３３３□、ｃ
／　２　’）は、 （３３，３３３／２）Ｘ１１５Ｘ２００００−６６６６
６ビツト となる。システムコントローラ４は、このビット誤差を
ゼロとするように、データレコーダＡ及びＢを調相させ
る。第５図を参照してシステムコントローラ４によって
なされる調相動作について説明する。

２台のデータレコーダがシステムコントローラ４からの
複合同期信号と同期して運転される０両者のタイムマー
カから形成されたビット誤差が１フイールドより大きい
かどうか調べられる（ステップ■）。即ち、ビット誤差
と６６６６６との比較がなされる。

ビット誤差が１フイールドより大きい場合には、キャプ
スタンサーボにより、データレコーダＡ又はＢのテープ
速度が制御される。スピード制御のために、まず、ビッ
ト誤差と１フレームとの比較がなされる（ステップ■）
、１フレームは、２フイールドであるから、ビット誤差
と１３３３３３との比較がなされる。ビット誤差が１フ
レームより大きいときは、フレーム差の計算がなされる
（ステップ■）、フレーム差は、ビット誤差を１３３３
３３で割ることにより求められる。

ビット誤差を１フイールド以下にするために、データレ
コーダＡ又はＢのテープ速度を制御することにより、テ
ープ位相が１フレーム進められる。

このｌフレーム進める処理を行う毎にインクリメントさ
れるカウント数がゼロに初期設定される（ステップ■）
。次ぎに、ビット誤差の極性が＋かどうか調べられる（
ステップ■）。ビット誤差の極性が十の場合には、デー
タレコーダＡの方がデータレコーダＢに対して遅れてい
るので、データレコーダＡのテープ位相が１フレーム進
められ（ステップ■）、そうでない場合には、データレ
コーダＢのテープ位相が１フレーム進められる（ステッ
プ■）、このテープ位相の制御は、キャプスタンサーボ
回路にシステムコントローラ４から所定の制御指令を供
給することによりなされる。

ｌフレーム進められる制御が終了すると、カウンタがイ
ンクリメントされ（ステップ■）、このインクリメント
されたカウント数とフレーム差の比較がなされる（ステ
ップ■）。カウント数がフレーム差に到達していない場
合では、ステップ■に戻り、テープ速度の制御が上述と
同様になされる。カウント数がフレーム差と等しくなる
か、又はカウント数がフレーム差より大きくなると粗同
期が完了する（ステップ［相］）。

また、ステップ■において、ビット誤差が１フレームよ
り小さい時には、データレコーダＡ又はデータレコーダ
Ｂのテープ位相を１フレーム進める制御を行う、このた
め、ビット誤差の極性が＋かどうか調べられる（ステッ
プ■）、ビット誤差の極性が十の場合には、データレコ
ーダＢのテープ位相が１フレーム遅らされ（ステップ＠
）、そうでない場合には、データレコーダＡのテープ位
相が１フレーム進められる（ステップ０）、このように
して、ビット誤差が１フイールド以下とされる粗同期が
完了する（ステップ［相］）。

上述のように、キャプスタンサーボによって、ビット誤
差が１フイ一ルド以内にされる粗同期がなされる。粗同
期が完了すると、ビット誤差が再生側のバッファメモリ
２６のアドレス情報に変換される（ステップ■）。また
、ビット誤差の極性が＋かどうかが調べられる（ステッ
プ＠ｌ）、ビット誤差の極性が十の場合には、データレ
コーダＡのプロセッサの再生側のバッファメモリ２６の
アドレスが変更される（ステップＯ）。ビット誤差の極
性が十でない場合には、データレコーダＢのプロセッサ
の再生側のバッファメモリ２６のアドレスが変更される
（ステップ［相］）。

再生側のバッファメモリ２６のアドレス変更は、読み出
しアドレスのスタート番地をビット誤差に対応して進め
ることを意味する。バッファメモリ２６は、ｌフィール
ド分のメモリ容量を有しているので、粗同期により１フ
イールド以下とされた２台のデータレコーダの位相差が
バッファメモリ２６によって吸収される。

〔発明の効果〕

この発明に依れば、複数台のディジタルデータレコーダ
を極めて高い精度で同期させることができる。従って、
複数台のディジタルデータレコーダにより記録された多
数の計測データを用いて、被測定物体の位置の測定等を
高精度で行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体の構成を示すブロッ
ク図、第２図はこの発明を適用することができるディジ
タルデータレコーダの一例のブロック図、第３図及び第
４図はディジタルデータレコーダの記録パターン及び記
録データのデータフォーマットを夫々示す路線図、第５
図はこの発明の一実施例の調相動作の説明に用いるフロ
ーチャートである。 図面における主要な符号の説明 ｌ、〜１７　ニドランスポート、２．〜２、：プロセッ
サ、４ニジステムコントローラ、１２：記録側のバッフ
ァメモリ、２６：再生側のバッファメモリ。

Claims (2)

【特許請求の範囲】
1. （１）テープ上に斜め方向に形成されたトラック上に複
   数のフレームからなるディジタルデータが記録され、上
   記ディジタルデータを再生するディジタルデータレコー
   ダの複数台を基準時間情報に調相する調相装置において
   、 上記複数のディジタルデータレコーダから再生された上
   記ディジタルデータを夫々メモリに書き込み、上記ディ
   ジタルデータの各フレームに記録されている時間情報と
   上記基準時間情報とを比較し、上記比較出力に基づき、
   上記複数のメモリからの上記ディジタルデータの読み出
   しアドレスを制御するようにしたディジタルデータレコ
   ーダの調相装置。
2. （２）上記時間情報及び上記基準時間情報の比較出力が
   ビット誤差に変換され、上記ビット誤差が上記メモリの
   読み出しアドレス情報に変換されることを特徴とする特
   許請求の範囲第１項記載のディジタルデータレコーダの
   調相装置。