JPS61285075A - Inverter - Google Patents

Inverter

Info

Publication number
JPS61285075A
JPS61285075A JP60125029A JP12502985A JPS61285075A JP S61285075 A JPS61285075 A JP S61285075A JP 60125029 A JP60125029 A JP 60125029A JP 12502985 A JP12502985 A JP 12502985A JP S61285075 A JPS61285075 A JP S61285075A
Authority
JP
Japan
Prior art keywords
output
frequency
voltage
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60125029A
Other languages
Japanese (ja)
Inventor
Minoru Koga
稔 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60125029A priority Critical patent/JPS61285075A/en
Publication of JPS61285075A publication Critical patent/JPS61285075A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To enable stable acceleration by resetting a voltage of an AC output to a voltage before correction when accelerating an AC motor, thereby preventing a load current from rapidly increasing. CONSTITUTION:A chopper controller 16 controls the conduction timing of the transistor of a chopper 4 so that the AC output of a DC/AC main converter 6 becomes the prescribed output voltage. When a set frequency is enhanced by a frequency setter 8, a gate circuit 26 is interrupted by the output of a comparator 25, and a correction signal from a correction signal generator 22 is interrupted. Thus, the voltage of the AC output of the converter 6 is reset to an output voltage before correction from the output voltage after the correction. A holding circuit 24 passes the output of the setter 8 after the prescribed delay time, and the circuit 26 becomes conductive. Accordingly, a control based on the output of the setter 8 is thereafter performed.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は誘導電動機等の交流電動機を駆動するためのイ
ンバータ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an inverter device for driving an AC motor such as an induction motor.

[発明の技術的背1] 一般に、インバータ装置により交流電動機例えば誘導電
動機を可変速制御する場合には、第2図に示すように出
力周波数(F)と出力電圧(V)の比率所謂F/V比を
一定に制御することにより、誘導電動機の磁束が一定に
なるようにして磁束の飽和を防ぐようにしているととも
に、負荷電流が最小となるように出力電圧を補正するよ
うにしている。
[Technical Background 1 of the Invention] Generally, when controlling an AC motor, such as an induction motor, at variable speed using an inverter device, the ratio of the output frequency (F) to the output voltage (V), so-called F/ By controlling the V ratio to be constant, the magnetic flux of the induction motor is kept constant to prevent saturation of the magnetic flux, and the output voltage is corrected so that the load current is minimized.

第3図は従来のインバータ装置の一例を示すもので、こ
れはチョッパ形RAM (パルス振幅変調)方式のもの
である。即ち、1は交流電源2からの交流電力を直流電
力(直流出力)に変換する複数個の整流素子からなる交
流直流変換器、3はこの交流直流変換器1からの直流出
力を交流出力に変換するための直流交流変換器である。
FIG. 3 shows an example of a conventional inverter device, which is of the chopper type RAM (pulse amplitude modulation) type. That is, 1 is an AC/DC converter consisting of a plurality of rectifying elements that converts AC power from an AC power supply 2 into DC power (DC output), and 3 converts the DC output from this AC/DC converter 1 into AC output. This is a DC/AC converter for

この直流交流変換器3は、前記交流直流変換器1からの
直流出力を断続させて出力電圧を変化させるスイッチン
グ素子たるトランジスタからなるチョッパ4と、このチ
ョッパ4からの出力を平滑する平滑用コンデンサ5と、
この平滑用コンデンサ5からの直流出力を交流出力に変
換する複数個のスイッチング素子たるトランジスタから
なる直流交流変換主回路6とから構成されている。そし
て、この直流交流変換主回路6からの交流出力は誘導電
動17に供給されるようになっている。8は周波数設定
器、9はこの周波数設定器8からの設定周波数信号を受
ける周波数制御器である。この周波数制御器9は、設定
周波数信号に基づいて出力パルスを出力し、その出力パ
ルスを前記直流交流変換主回路6のトランジスタに与え
てその導通タイミングを制御することにより、上記直流
交流変換主回路6の交流出力の周波数が前記周波数設定
器8による設定周波数になるように制御する。10は前
記周波数制御器9の出力パルスが与えられる関数発生器
であり、これは、その出力パルスに基づく出力周波数に
対応した出力電圧となるような第2図に示す如きF/V
比の関数出力信号をデジタル信号として出力するように
なっている。そして、この関数発生器10からの関数出
力信号は加減算器11の正(+)入力端子に与えられる
ようになっている。この加減算器11は、正入力端子に
与えられる関数出力信号と負〈−)入力端子に後述する
ように与えられる補正信号とを加減算して加減算出力信
号を出力するようになっており、その加減算出力信号は
D/A (デジタル−アナログ)変換器12を介してア
ナログ信号に変換されるようになっている。13は正(
+)入力端子に前記D/A変換器12からのアナログ信
号即ち加減算出力電圧が与えられる加減算器であり、そ
の負(−)入力端子には負荷電圧検出器たる変圧器14
及びダイオード15を介して前記直流交流変換主回路6
の出力電圧即ち負荷電圧が与えられるようになっている
。この加減算器13は、正入力端子に与えられる加減算
出力電圧と負入力端子に与えられる負荷電圧とを加減算
して加減算出力信号を出力するようになっている。16
は加減算器13からの加減算出力信号が与えられるチョ
ッパ制御器であり、これは、その加減算出力信号に応じ
た出力パルスを出力し、出力パルスを前記チョッパ4の
トランジスタに与えてその導通タイミングを制御するこ
とにより直流交流変換主回路6の出力電圧即ち負荷電圧
を変化させ、以て、加減算器13の加減算信号が零とな
るように制御するようになっている。そして、以上の周
波数制御器9.関数発生器10.加減算器11.0/A
変換器12.加減算器13.変圧器14.ダイオード1
5及びチョッパ制御器16は制御回路17を構成してい
る。
This DC/AC converter 3 includes a chopper 4 made of a transistor, which is a switching element that changes the output voltage by intermittent DC output from the AC/DC converter 1, and a smoothing capacitor 5 that smoothes the output from the chopper 4. and,
It is comprised of a DC/AC conversion main circuit 6 made up of a plurality of transistors, which are switching elements, that convert the DC output from the smoothing capacitor 5 into AC output. The AC output from this DC/AC conversion main circuit 6 is supplied to the induction motor 17. 8 is a frequency setter, and 9 is a frequency controller that receives a set frequency signal from the frequency setter 8. This frequency controller 9 outputs an output pulse based on a set frequency signal, and applies the output pulse to the transistor of the DC/AC converter main circuit 6 to control its conduction timing. The frequency of the AC output of 6 is controlled to be the frequency set by the frequency setter 8. Reference numeral 10 denotes a function generator to which the output pulses of the frequency controller 9 are applied, and this is an F/V generator as shown in FIG.
The ratio function output signal is output as a digital signal. The function output signal from the function generator 10 is applied to the positive (+) input terminal of the adder/subtractor 11. This adder/subtractor 11 adds and subtracts a function output signal applied to a positive input terminal and a correction signal applied to a negative (-) input terminal as described later, and outputs an addition/subtraction output signal. The output signal is converted into an analog signal via a D/A (digital-to-analog) converter 12. 13 is correct (
+) It is an adder/subtractor to which an analog signal from the D/A converter 12, that is, an added/subtracted output voltage is applied to its input terminal, and a transformer 14 serving as a load voltage detector is connected to its negative (-) input terminal.
and the DC/AC conversion main circuit 6 via the diode 15
The output voltage, that is, the load voltage is provided. This adder/subtractor 13 is configured to add and subtract an addition/subtraction output voltage applied to a positive input terminal and a load voltage applied to a negative input terminal, and output an addition/subtraction output signal. 16
is a chopper controller to which the addition/subtraction output signal from the adder/subtractor 13 is given; this outputs an output pulse according to the addition/subtraction output signal, and gives the output pulse to the transistor of the chopper 4 to control its conduction timing. By doing so, the output voltage of the DC/AC converter main circuit 6, that is, the load voltage is changed, thereby controlling the addition/subtraction signal of the adder/subtractor 13 to be zero. And the above frequency controller 9. Function generator 10. Adder/subtractor 11.0/A
Converter 12. Adder/subtractor 13. Transformer 14. diode 1
5 and the chopper controller 16 constitute a control circuit 17.

一方、18は電圧補正手段たる電圧補正回路であり、以
下これについて述べる。即ち、19は前記直流交流変換
主回路6の出力電流即ち負荷電流を検出する負荷電流検
出器たる変流器であり、その検出負荷電流はダイオード
20を介してA/D(アナログ−デジタル)変換器21
に与えられてデジタル信号に変換され、そのデジタル信
号は補正信号発生器22に与えられるようになっている
On the other hand, 18 is a voltage correction circuit serving as voltage correction means, which will be described below. That is, 19 is a current transformer serving as a load current detector that detects the output current of the DC/AC conversion main circuit 6, that is, the load current, and the detected load current is A/D (analog-digital) converted via the diode 20. Vessel 21
The signal is supplied to the correction signal generator 22 and converted into a digital signal, and the digital signal is supplied to the correction signal generator 22.

そして、この補正信号発生器22はデジタル信号が示す
検出負荷電流が最小となるように補正信号を出力して前
記加減算器11の負入力端子に与えるようになっている
The correction signal generator 22 outputs a correction signal to the negative input terminal of the adder/subtractor 11 so that the detected load current indicated by the digital signal is minimized.

[前頭技術の問題点] 以上のような従来のインバータ装置によれば、直流交流
変換主回路6の交流出力の周波数が第2図のB点即ち第
1の出力周波数F1で一定運転されているとすると、直
流交流変換主回路6の交流出力の電圧は出力周波数F1
に対して第2図の直線A上の8点く出力、電圧Vt )
ではなく電圧補正回路18の補正信号により負荷電流が
最小となる即ち出力電圧が最小となるように補正された
0点(出力電圧V1′ )に移って運転していることに
なる。ところが、ここで周波数設定器8により現在の第
1の出力周波数F1より高い第2の出力周波数F2が設
定されたとすると、直流交流変換主回路6の交流出力の
周波数は第1の出力周波数F1から上昇していくが、そ
の交流出力の電圧は第1の出力周波数F1に対応する出
力電圧V1よりも低い出力電圧■l′から周波数の上昇
にともなって高くなっていくので、加速トルクを得るた
めに誘導電動機7のすべりが大きくなって、直流交流変
換主回路6の出力電流たる負荷電流は出力電圧の上昇開
始にともなって急激に増加するようになり、従って、誘
導電動機7の安定した加速運転を行なえなくなるという
問題がある。
[Problems with the front technology] According to the conventional inverter device as described above, the frequency of the AC output of the DC/AC conversion main circuit 6 is constantly operated at point B in FIG. 2, that is, the first output frequency F1. Then, the voltage of the AC output of the DC/AC conversion main circuit 6 is at the output frequency F1
Output at 8 points on straight line A in Figure 2, voltage Vt)
Instead, the motor is operated at a zero point (output voltage V1') corrected by the correction signal from the voltage correction circuit 18 so that the load current becomes minimum, that is, the output voltage becomes minimum. However, if the frequency setter 8 sets a second output frequency F2 that is higher than the current first output frequency F1, the frequency of the AC output of the DC/AC conversion main circuit 6 will change from the first output frequency F1. However, the voltage of the AC output increases as the frequency increases from the output voltage ■l' which is lower than the output voltage V1 corresponding to the first output frequency F1, so in order to obtain acceleration torque. The slip of the induction motor 7 becomes large, and the load current, which is the output current of the DC/AC conversion main circuit 6, increases rapidly as the output voltage starts to rise. The problem is that it becomes impossible to do so.

[発明の目的] 本発明は上記事情に鑑みてなされたもので、その目的は
、負荷電流を最小とするよう直流交流変換器の交流出力
の電圧を補正する電圧補正手段を有するものにおいて、
定周波数運転状態からこれより高い周波数運転に加速運
転を開始する場合でも負荷電流が急激に増加することを
防止し得て、交流電動機の安定した加速運転が可能なイ
ンバータ装置を提供するにある。
[Object of the Invention] The present invention has been made in view of the above circumstances, and its object is to provide a voltage correction means for correcting the voltage of the AC output of a DC/AC converter so as to minimize the load current.
To provide an inverter device capable of stably accelerating an AC motor by preventing a load current from rapidly increasing even when accelerating operation from a constant frequency operating state to a higher frequency operation is started.

[発明の概要] 本発明は、直流交流変換器の交流出力の周波数が定周波
数状態から高い周波数になった時に検出信号を出力する
状態検出回路を設け、この検出信号に基づいて直流交流
変換器の交流出力の電圧を補正前の出力電圧に復帰させ
、その後に出力周波数と出力電圧とをF/V比に従って
上昇させる構成に特徴を有する。
[Summary of the Invention] The present invention provides a state detection circuit that outputs a detection signal when the frequency of the AC output of the DC/AC converter changes from a constant frequency state to a high frequency, and based on this detection signal, the DC/AC converter The present invention is characterized by a configuration in which the voltage of the AC output is returned to the output voltage before correction, and then the output frequency and output voltage are increased in accordance with the F/V ratio.

[発明の実施例1 以下本発明の一実施例につき第1図を参照しながら説明
するに、第1図においては第3図と同一部分には同一符
号を付して示す。
[Embodiment 1 of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to FIG. 1. In FIG. 1, the same parts as in FIG. 3 are denoted by the same reference numerals.

23は状態検出回路たる加速検出回路であり、これは遅
延特性を有するホールド回路24及び比較回路25とか
らなる。ホールド回路24は、入力端子に周波数設定器
8からの設定周波数信号が与えられるようになっており
、制御端子にハイレベルの信号が与えられた時にはホー
ルド状態になって入力端子に与えられた設定周波数信号
をホールドして出力端子からホールド周波数信号として
出力し、制御端子にロウレベルの信号が与えられた時に
は若干の遅延時間後にホールド解除状態になって入力端
子に与えられた設定周波数信号を通過させて通過周波数
信号として出力端子から出力するようになっている。又
、比較回路25は、第1の入力端子に前記周波数設定器
8からの設定周波数信号が与えられ、第2の入力端子に
ホールド回路24からのホールド周波数信号9適過周波
数信号が与えられるようになっていて、第1の入力端子
に与えられる設定周波数信号の示す周波数が第2の入力
端子に与えられるホールド周波数信号。
Reference numeral 23 denotes an acceleration detection circuit as a state detection circuit, which includes a hold circuit 24 having delay characteristics and a comparison circuit 25. The hold circuit 24 is configured such that the set frequency signal from the frequency setter 8 is given to the input terminal, and when a high level signal is given to the control terminal, it enters a hold state and changes the setting given to the input terminal. It holds the frequency signal and outputs it as a hold frequency signal from the output terminal, and when a low level signal is given to the control terminal, it enters the hold release state after a slight delay and passes the set frequency signal given to the input terminal. It is designed to be output from the output terminal as a passing frequency signal. Further, the comparator circuit 25 is configured such that a set frequency signal from the frequency setter 8 is given to a first input terminal, and a hold frequency signal 9 suitable frequency signal from the hold circuit 24 is given to a second input terminal. A hold frequency signal in which the frequency indicated by the set frequency signal applied to the first input terminal is applied to the second input terminal.

通過周波数信号の示す周波数より大なる時に出力端子か
らハイレベルの出力信号を検出信号として出力するよう
になっている。そして、前記ホールド回路24からのホ
ールド周波数信号9適過周波数信号は周波数制御器9に
与えられるようになっており、周波数制御器9はそのホ
ールド周波数信号1適過周波数信号に基づいて出力パル
スを出力する。26はゲート手段例えばトランスファゲ
ート回路(アナログスイッチ)からなるゲート回路であ
り、これは加減算器11の負入力端子と補正信号発生器
22の出力端子との間に介在されている。このゲート回
路26は、ゲート端子に前記比較回路25からの出力信
号が与えられるようになっており、その出力信号がロウ
レベルの時には導通状態になって補正信号発生器22の
補正信号を通過させハイレベルの時には非導通状態とな
って補正信号をしゃ断するようになっている。27は電
圧判定回路であり、これは、入力端子に加減算器13か
らの加減算信号が与えられるようになっていて、その加
減算信号が零となると出力端子からハイレベルの出力信
号を出力するようになっている。28はイクスクルーシ
ブオア回路からなる論理回路であり、その第1の入力端
子には前記比較回路25の出力信号が与えられ、第2の
入力端子には前記電圧判定回路27の出力信号が与えら
れ、出力端子からの出力信号は前記ホールド回路24の
制御端子に与えられるようになっている。
When the frequency is higher than the frequency indicated by the passing frequency signal, a high level output signal is output from the output terminal as a detection signal. The hold frequency signal 9 suitable frequency signal from the hold circuit 24 is given to the frequency controller 9, and the frequency controller 9 outputs pulses based on the hold frequency signal 1 suitable frequency signal. Output. Reference numeral 26 denotes gate means, such as a gate circuit consisting of a transfer gate circuit (analog switch), which is interposed between the negative input terminal of the adder/subtractor 11 and the output terminal of the correction signal generator 22. This gate circuit 26 has its gate terminal supplied with the output signal from the comparator circuit 25, and when the output signal is at a low level, it becomes conductive and allows the correction signal from the correction signal generator 22 to pass through. When it is at level, it becomes non-conductive and cuts off the correction signal. Reference numeral 27 denotes a voltage determination circuit, which has an input terminal supplied with an addition/subtraction signal from the adder/subtractor 13, and outputs a high-level output signal from an output terminal when the addition/subtraction signal becomes zero. It has become. 28 is a logic circuit consisting of an exclusive OR circuit, the first input terminal of which is supplied with the output signal of the comparison circuit 25, and the second input terminal of which is supplied with the output signal of the voltage determination circuit 27. The output signal from the output terminal is applied to the control terminal of the hold circuit 24.

次に、本実施例の作用につき第2図をも参照しながら説
明する。
Next, the operation of this embodiment will be explained with reference to FIG. 2.

今、周波数設定器8が第1の周波数F1を示す設定周波
数信号を出力しているとし、この時にホールド回路24
がホールド解除状態にあるとすると、設定周波数信号と
ホールド回路24の通過周波数信号との示す周波数は等
しく第1の周波数F1であるので、比較回路25の出力
信号はロウレベルであり、ゲート回路26は導通状態と
なって補正信号発生器22からの補正信号を通過させて
加減算器11の負入力端子に与える。又、周波数制御器
9にはホールド回路24からの第1の周波数F+を示す
通過周波数信号が与えられるので、周波数制御器9はこ
れに応じた出力パルスを出力して直流交流変換主回路6
のトランジスタに与えるようになり、直流交流変換主回
路6の交流出力の周波数は第1の周波数F1どなる。更
に、関数発生器10は第1の周波数Flに対応する出力
電圧■1を示す関数出力信号を出力するようになり、従
って、加減算器11は補正信号発生器22からの補正信
号により補正された出力電圧V1’を示す加減算出力信
号を出力するようになり、チョッパ制御器16は直流交
流交換主回路6の交流出力の電圧が出力電圧V1’ と
なるようにチョッパ4のトランジスタの導通タイミング
を制御する。このようにして、誘導電動機7が定周波数
たる第1の周波数F1での運転状態になると、加減算器
13の加減算出力信号が零になるので、電圧判定回路2
7の出力信号がハイレベルとなり、従って、論理回路2
8は二つの入力信号の内の一方のみがハイレベルとなっ
たことにより出力信号をハイレベルとするようになり、
ホールド回路24はホールド状態となって第1の周波数
Flを示す設定周波数信号をホールドしこれをホールド
周波数信号として出力する。この第1の周波数F1を示
すホールド周波数信号は周波数制御器9及び比較回路2
5に与えられるので、誘導電動17はその模も出力周波
数F1及び出力電圧■1/で運転を継続することになる
Assume now that the frequency setter 8 is outputting a set frequency signal indicating the first frequency F1, and at this time the hold circuit 24
is in the hold release state, the frequencies indicated by the set frequency signal and the passing frequency signal of the hold circuit 24 are the same, which is the first frequency F1, so the output signal of the comparator circuit 25 is at a low level, and the gate circuit 26 is at a low level. It becomes conductive and allows the correction signal from the correction signal generator 22 to pass through and is applied to the negative input terminal of the adder/subtractor 11. Further, since the frequency controller 9 is given a passing frequency signal indicating the first frequency F+ from the hold circuit 24, the frequency controller 9 outputs an output pulse corresponding to this, and the DC/AC converter main circuit 6
The frequency of the AC output of the DC/AC conversion main circuit 6 becomes the first frequency F1. Further, the function generator 10 outputs a function output signal indicating the output voltage ■1 corresponding to the first frequency Fl, and therefore the adder/subtractor 11 is corrected by the correction signal from the correction signal generator 22. The addition/subtraction output signal indicating the output voltage V1' is outputted, and the chopper controller 16 controls the conduction timing of the transistor of the chopper 4 so that the voltage of the AC output of the DC/AC exchange main circuit 6 becomes the output voltage V1'. do. In this way, when the induction motor 7 enters the operating state at the first frequency F1 which is a constant frequency, the addition/subtraction calculation output signal of the adder/subtractor 13 becomes zero, so the voltage determination circuit 2
The output signal of logic circuit 2 becomes high level, and therefore the output signal of logic circuit 2 becomes high level.
8, when only one of the two input signals becomes high level, the output signal becomes high level,
The hold circuit 24 enters a hold state, holds a set frequency signal indicating the first frequency Fl, and outputs this as a hold frequency signal. The hold frequency signal indicating this first frequency F1 is transmitted to the frequency controller 9 and the comparison circuit 2.
5, the induction motor 17 continues to operate at the output frequency F1 and the output voltage 1/.

その後において、周波数設定器8により第1の周波数F
五から第2の周波数F2に高められた場合には、周波数
設定器8の設定周波数信号の示す第2の周波数F2はホ
ールド回路24のホールド周波数信号の示す第1の周波
数F1より大となり、比較回路25の出力信号がハイレ
ベルとなり、従って、ゲート回路26が非導通状態とな
って補正信号発生器22からの補正信号をしゃ断する。
After that, the frequency setter 8 sets the first frequency F.
5 to the second frequency F2, the second frequency F2 indicated by the set frequency signal of the frequency setter 8 becomes higher than the first frequency F1 indicated by the hold frequency signal of the hold circuit 24, and the comparison The output signal of the circuit 25 becomes high level, and therefore the gate circuit 26 becomes non-conductive and cuts off the correction signal from the correction signal generator 22.

これにより、加減算器11は補正前の出力電圧V1を示
す加減算出力信号を出力するようになり、加減算器13
は(VI Vt’)を示す加減算出力信号を出力するよ
うになる。即ち、加減算器13からの加減算出力信号の
示す値は零以外となるものであり、電圧判定回路27の
出力信号はロウレベルとなる。この場合、比較回路25
の出力信号が前述したようにハイレベルとなると、電圧
判定回路27の出力信号がロウレベルとなるまでの短い
時間は、論理回路28は二つの入力信号がともにハイレ
ベルになって出力信号を短時間だけロウレベルとするが
、このように論理回路28の出力信号が短時間だけロウ
レベルとなってもホールド回路24は直ちにはホールド
解除状態にはならず若干の遅延時間を有するものであり
、従って、ホールド回路24はMlの周波数F!を示す
ホールド周波数信号を出力し続けることになる。そして
、ホールド回路24の遅延時間の経過前に電圧判定回路
27の出力信号がロウレベルとなるものであり、論理回
路28は再び二つの入力信号の内の一方のみがハイレベ
ルとなったことにより出力信号をハイレベルとするよう
になり、ホールド回路24はホールド状態を続行するこ
とになる。その後、直流交流変換主回路6の交流出力の
電圧が補正前の出力電圧V1まで上昇すると、加減算器
13の加減算出力信号は零となり、電圧判定回路27の
出力信号がハイレベルとなり、論理回路28は二つの入
力信号がともにハイレベルとなったことにより出力信号
をロウレベルとする。これにより、ホールド回路24は
若干の遅延時間後にホールド解除状態になって第2の周
波数F2を示す設定周波数信号を通過させてこれを通過
周波数信号として出力するようになる。この結果、比較
回路25に与えられる設定周波数信号と通過周波数信号
とが示す周波数はともに第2の周波数F2となって、そ
の比較回路25の出力信号はロウレベルとなり、ゲー]
・回路26が導通状態になって補正信号発生器22から
の補正信号を通過させて加減算器11の負入力端子に与
えるようになる。又、ホールド回路24からの第2の周
波数F2を示す通過周波数は周波数制御器9に与えられ
るので、直流交流変換主回路6はその交流出力の周波数
が第2の周波数F2となるように制御されるとともに、
関数発生器10も第2図に示すF/V比に基づく関数出
力信号を出力することから加減算器13は補正信号によ
り補正した加減算出力信号を出力するようになるので、
チョッパ4は直流交流変換主回路6の交流出力の電圧が
第2の周波数F2に対応し且つ負荷電流が最小となるよ
うに補正された出力電圧となるように制御されるように
なる。
As a result, the adder/subtractor 11 outputs an addition/subtraction output signal indicating the output voltage V1 before correction, and the adder/subtractor 13
outputs an addition/subtraction calculation output signal indicating (VI Vt'). That is, the value indicated by the addition/subtraction output signal from the adder/subtractor 13 is other than zero, and the output signal from the voltage determination circuit 27 is at a low level. In this case, the comparison circuit 25
When the output signal of the voltage determination circuit 27 becomes high level as described above, for a short time until the output signal of the voltage determination circuit 27 becomes low level, the logic circuit 28 outputs the output signal for a short time when both input signals become high level. However, even if the output signal of the logic circuit 28 goes low for a short period of time, the hold circuit 24 does not immediately go into the hold release state, but there is a slight delay time. The circuit 24 has the frequency F! of Ml. A hold frequency signal indicating this will continue to be output. Then, before the delay time of the hold circuit 24 elapses, the output signal of the voltage determination circuit 27 becomes low level, and the logic circuit 28 outputs an output signal because only one of the two input signals becomes high level again. The signal becomes high level, and the hold circuit 24 continues to be in the hold state. Thereafter, when the voltage of the AC output of the DC/AC conversion main circuit 6 rises to the pre-correction output voltage V1, the addition/subtraction output signal of the adder/subtractor 13 becomes zero, the output signal of the voltage determination circuit 27 becomes high level, and the logic circuit 28 sets the output signal to low level because both input signals are high level. As a result, the hold circuit 24 enters the hold release state after a slight delay time, passes the set frequency signal indicating the second frequency F2, and outputs it as a pass frequency signal. As a result, the frequencies indicated by the set frequency signal and the passing frequency signal applied to the comparator circuit 25 both become the second frequency F2, and the output signal of the comparator circuit 25 becomes a low level.
- The circuit 26 becomes conductive and allows the correction signal from the correction signal generator 22 to pass and is applied to the negative input terminal of the adder/subtractor 11. Further, since the pass frequency indicating the second frequency F2 from the hold circuit 24 is given to the frequency controller 9, the DC/AC conversion main circuit 6 is controlled so that the frequency of its AC output becomes the second frequency F2. Along with
Since the function generator 10 also outputs a function output signal based on the F/V ratio shown in FIG. 2, the adder/subtractor 13 outputs an addition/subtraction output signal corrected by the correction signal.
The chopper 4 is controlled so that the voltage of the AC output of the DC/AC conversion main circuit 6 corresponds to the second frequency F2 and is corrected so that the load current is minimized.

このように本実施例によれば、誘導電動R7を第1の周
波数F1からこれよりも高い第2の周波数F2に加速す
る場合に、直流交流変換主回路6の交流出力の電圧を補
正後の出力電圧V1′から補正前の出力電圧v1に復帰
させ、しかる後F/■比に基づいて第1の周波数F1か
ら第2の周波数F2に加速するようにしたので、従来と
は異なり加速開始時に負荷電流が急激に増加することは
なく、安定した加速運転が可能になる。
As described above, according to this embodiment, when accelerating the induction motor R7 from the first frequency F1 to the second frequency F2 higher than this, the voltage of the AC output of the DC/AC conversion main circuit 6 is adjusted to the corrected voltage. The output voltage V1' is returned to the output voltage v1 before correction, and then the first frequency F1 is accelerated to the second frequency F2 based on the F/■ ratio. The load current does not increase suddenly, and stable accelerated operation is possible.

尚、上記実施例は本発明をチョッパ形PAM方式のイン
バータ装置に適用した場合であるが、これに限らず例え
ば位相制御形PAM方式或いはPWM(パルス幅変調)
方式のインバータ装置にも同様に適用することができる
Although the above embodiment is a case in which the present invention is applied to a chopper type PAM type inverter device, the present invention is not limited to this, and may be applied to, for example, a phase control type PAM type or PWM (pulse width modulation) inverter device.
The present invention can be similarly applied to an inverter device of this type.

その伯、本発明は上記し且つ図面に示す実施例にのみ限
定されるものではなく、要旨を逸脱しない範囲内で適宜
変形して実施し得ることは勿論である。
However, it goes without saying that the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with appropriate modifications within the scope of the invention.

[発明の効果] 本発明は以上説明したように、負荷電流を最小にすべく
交流出力の電圧を補正するようにしたインバータ装置に
おいて、交流電動機を加速する時に交流出力の電圧を補
正前の電圧に復帰させるようにしたので、・負荷電流が
急激に増加することを防止し得て、安定した加速運転が
可能になるという優れた効果を奏する。
[Effects of the Invention] As explained above, the present invention provides an inverter device that corrects the voltage of the AC output in order to minimize the load current, and when accelerating the AC motor, the voltage of the AC output is changed to the voltage before correction. Therefore, it is possible to prevent the load current from increasing suddenly and achieve the excellent effect of enabling stable accelerated operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック線図、第2図
は直流交流変換器のF/V比を示す特性図、第3図は従
来例を示すブロック線図である。 図面中、1は交流直流変換器、3は直流交流変換器、7
は誘導電動機(交流電動tl)、8は周波数設定器、1
7は制御回路、18は電圧補正回路(電圧補正手段)、
23は加速検出回路(状態検出回路)、26はゲート回
路(ゲート手段)を示す。 代理人  弁理士 則近 憲佑(ほか1名)第2図 第 3 図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a characteristic diagram showing the F/V ratio of a DC/AC converter, and FIG. 3 is a block diagram showing a conventional example. In the drawings, 1 is an AC/DC converter, 3 is a DC/AC converter, and 7 is an AC/DC converter.
is an induction motor (AC electric TL), 8 is a frequency setting device, 1
7 is a control circuit, 18 is a voltage correction circuit (voltage correction means),
Reference numeral 23 indicates an acceleration detection circuit (state detection circuit), and 26 indicates a gate circuit (gate means). Agent: Patent attorney Kensuke Norichika (and 1 other person) Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、直流電力を交流出力に変換するための複数個のスイ
ッチング素子からなる直流交流変換器と、この直流交流
変換器のスイッチング素子の導通タイミングを制御して
その直流交流変換器の交流出力の周波数及び電圧を制御
する制御回路と、前記直流交流変換器の負荷電流を検出
してこれが最小となるように前記制御回路に補正信号を
与える電圧補正手段と、前記直流交流変換器の交流出力
の周波数を検出してこれが定周波数状態から高くなった
時に検出信号を出力する状態検出回路と、この状態検出
回路からの検出信号に基づいて前記直流交流変換器の交
流出力の電圧を電圧補正手段による補正前の電圧に復帰
させるゲート手段とを具備してなるインバータ装置。
1. A DC/AC converter consisting of a plurality of switching elements for converting DC power into AC output, and controlling the conduction timing of the switching elements of this DC/AC converter to control the frequency of the AC output of the DC/AC converter. and a control circuit for controlling the voltage, a voltage correction means for detecting the load current of the DC/AC converter and applying a correction signal to the control circuit so as to minimize the load current, and a frequency of the AC output of the DC/AC converter. a state detection circuit that detects and outputs a detection signal when the frequency becomes higher than a constant frequency state, and a voltage correction means that corrects the voltage of the AC output of the DC/AC converter based on the detection signal from the state detection circuit. An inverter device comprising gate means for restoring the previous voltage.
JP60125029A 1985-06-11 1985-06-11 Inverter Pending JPS61285075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60125029A JPS61285075A (en) 1985-06-11 1985-06-11 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60125029A JPS61285075A (en) 1985-06-11 1985-06-11 Inverter

Publications (1)

Publication Number Publication Date
JPS61285075A true JPS61285075A (en) 1986-12-15

Family

ID=14900084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60125029A Pending JPS61285075A (en) 1985-06-11 1985-06-11 Inverter

Country Status (1)

Country Link
JP (1) JPS61285075A (en)

Similar Documents

Publication Publication Date Title
US9768698B2 (en) Method and apparatus for providing power conversion using an interleaved flyback converter with automatic balancing
JP2914251B2 (en) Inverter device
JP2783555B2 (en) Power converter
US4878163A (en) Pulse width modulated inverter with high-to-low frequency output converter
KR870010679A (en) PWM inverter control system
KR900007696B1 (en) Driving device for ac motor
US4660137A (en) Inverter system
JPS6139708A (en) Power supply voltage fluctuation correcting method in pulse width modulation amplifier
JPS61285075A (en) Inverter
JP2001161069A (en) Controller for power converter
JPS60200770A (en) Sinusoidal wave inverter
JP2697681B2 (en) Inverter device
SU951634A1 (en) Voltage thyristor inverter control method
JPS62210868A (en) Control unit of pulse modulated inverter
JPH0145273Y2 (en)
JPS61220014A (en) Dc power unit
JPH06209572A (en) Device for protecting switching element in power converter
SU1005248A1 (en) Stabilized dc voltage-to-dc voltage converter
JP2645123B2 (en) Power converter
SU1436229A1 (en) Sinle-ended d.c. voltage converter
JP2712178B2 (en) Optical thyristor gate control device
JPS62245815A (en) Pulse width modulation circuit
JPH05146166A (en) Inverter device
JPH04322172A (en) Power supply apparatus
JPH0337392B2 (en)