JP2712178B2 - Optical thyristor gate control device - Google Patents

Optical thyristor gate control device

Info

Publication number
JP2712178B2
JP2712178B2 JP13940987A JP13940987A JP2712178B2 JP 2712178 B2 JP2712178 B2 JP 2712178B2 JP 13940987 A JP13940987 A JP 13940987A JP 13940987 A JP13940987 A JP 13940987A JP 2712178 B2 JP2712178 B2 JP 2712178B2
Authority
JP
Japan
Prior art keywords
signal
gate
circuit
optical
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13940987A
Other languages
Japanese (ja)
Other versions
JPS63305751A (en
Inventor
正幸 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP13940987A priority Critical patent/JP2712178B2/en
Publication of JPS63305751A publication Critical patent/JPS63305751A/en
Application granted granted Critical
Publication of JP2712178B2 publication Critical patent/JP2712178B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、光サイリスタによって構成された整流器の
サイリスタのゲート制御回路に係り、特に光サイリスタ
のゲート制御装置に関する。 B.発明の概要 本発明は、整流器の構成要素として複数の光サイリス
タを並列接続してスイッチングアームを形成し、該スイ
ッチングアームの複数の光サイリスタをそれぞれ導通不
導通させるようにしたものにおいて、 前記複数の光サイリスタに常時選択的にまたは一様に
ゲート信号を与えることなく、負荷電流が小さいときは
前記複数の光サイリスタの各に順送りで位相の異なるゲ
ート信号を与え、負荷電流が増加したときのみ前記複数
の光サイリスタの全てに同位相のゲート信号を与えるよ
うにすることにより、 光サイリスタの長寿命化を図ったゲート制御装置を得る
ものである。 C.従来の技術 光サイリスタは整流器やインバータ等の電力変換器や
その他の電気機器に広く応用されている。特に、電力変
換器においては、光サイリスタの容量に鑑みて、所要の
負荷電流に対処するために複数個の光サイリスタを並列
接続して用いている。これらの光サイリスタを制御する
ためには発光回路が必要であり、発光回路の発光素子と
しては、一般に発光ダイオードが用いられる。 並列接続した複数の光サイリスタを導通制御するため
にそれぞれ対応する複数の発光素子が必要であり、装置
の運転中は発光素子を常時点灯させてゲート信号を与え
ていた。 D.発明が解決しようとする問題点 発光ダイオード等の発光素子は光サイリスタに比べて
寿命が短く、装置運転中に発光素子を常時点灯させてい
ると、装置故障の原因となり信頼性にかけていた。 本発明は上述の問題点に鑑みてなされたもので、その
目的は負荷電流の大小に対応して発光素子の動作負担を
調整することにより、高信頼性の光サイリスタのゲート
制御装置を提供することである。 E.問題点を解決するための手段 複数の光サイリスタを並列接続してなるスイッチング
アームをブリッジ接続して整流器を形成し、該整流器の
前記スイッチングアームの該複数の光サイリスタをそれ
ぞれ導通,不導通させるようにしたゲート制御装置にお
いて、前記スイッチングアームに流れる電流に対処した
位相のゲート信号を発生するゲート信号発生回路と、前
記電流の周波数に同期した信号を基に前記並列接続され
た複数の光サイリスタの数に対応する数である複数のパ
ルス列信号を発生するリングカウンタと、前記スイッチ
ングアームを流れる電流が設定値以上になったことを条
件に発生する同時導通信号と前記複数のパルス列信号の
一つをオア条件とし当該同通信号に基づく信号を出力す
る前記並列光サイリスタの数に対応する数である複数の
オアゲートと、これらの複数のオアゲートの各出力信号
と前記ゲート信号発生回路から発生するゲート信号をア
ンド条件とし発光制御信号を出力する前記並列光サイリ
スタの数に対応する数である複数のアンドゲートからな
る発光制御回路と、前記発光制御信号に応じて動作し前
記複数の光サイリスタに光ゲート信号を供給する発光素
子を有する発光回路によって構成したことを特徴とす
る。 F.作用 素子構成が並列で使用される光サイリスタスイッチン
グ回路でゲート信号を発光素子に常時与えることなく、
通常は順次ある時間のみ与える。負荷電流が増加した
時、電流検出器により電流を検出し、設定値を越える
と、全ての発光素子にゲート信号を与えて全ての素子を
オンさせる。負荷電流が減少した時は再びゲート信号を
順次1個ずつの素子へ与えるように切換る。 G.実施例 第1図および第2図は本発明の実施例に係る光サイリ
スタのゲート制御装置を示し、第1図はその全体構成
図、第2図は要部の構成図である。 第1図においてAは整流器Eの交流入力側に設けた変
流器1の電流検出信号Idと変圧器2の電圧検出信号Vdを
入力とするゲート信号発生回路、Bはゲート信号発生回
路Aのゲート信号S1と変流器1の電流検出信号Idを入力
とする発光制御回路である。Cは発光回路であって、発
光制御回路Bの発光制御信号S2を入力とし、該発光制御
信号S2に応じて動作して光ゲート信号S3を発生する。整
流器Eのブリッジ回路における各スイッチングアームD
においては、複数の光サイリスタ3a,3b,3cが並列接続さ
れており、これらの光サイリスタ3a〜3cは発光回路Cか
らライトガイド4を通して供給される光ゲート信号S3
よって導通不導通される。 変流器1,変圧器2.ゲート信号発生回路A,発光制御回路
B,発光回路CおよびスイッチングアームDによってメジ
ャーループが形成され、変流器1,発光制御回路B,発光回
路CおよびスイッチングアームDによってマイナループ
が形成される。 ゲート信号発生回路Aは整流器Eの入力電圧,電流に
応じてゲート信号S1を発生し、発光制御回路Bはゲート
信号発生回路Aからゲート信号S1,電流周波数に同期し
たトリガ信号および変流器1からの電流検出信号Idの論
理演算のもとに発光制御信号S2を出力する。 発光回路Cは、発光制御回路Bからの論理信号に応じ
て動作し、光ゲート信号S3をライトガイド4を通してス
イッチングアームDの光サイリスタ3a〜3cに入力する。 第2図はゲート信号発生回路A,発光制御回路Bおよび
発光回路Cの詳細を示すものである。第2図において、
5は整流器Eの出力電圧を設定するための電圧設定器、
6は第1の突き合わせ回路で、電圧設定器5の設定電圧
信号と電圧検出信号Vdを入力とし、その偏差電圧信号を
電圧増幅器7に入力する。8は、第2の突き合わせ回路
で、電圧増幅器7の出力信号と電流検出信号Idを入力と
し、その比較信号を電流増幅器9に出力する。ここで、
第2の突き合わせ回路8を設けたのは、装置は電圧一定
制御されるが、回路条件によって負荷が急変して、装置
の動作が不安定になるのを防ぐために、電流のマイナル
ープ制御を行って、安定化を図るためである。 10は積分器で、電流増幅器9の出力電流を積分する。
11は位相制御回路で、積分器10の積分信号に応じて位相
制御信号を発生する。ここで積分器10を設けたのは、位
相制御回路11はノイズに影響され易いので、信号のノイ
ズ成分を除去して位相制御回路の誤動作を防止するため
である。なお、位相制御回路11の出力は整流器の交流入
力が3相の場合には、U,V,WおよびX,Y,Z相に対応した信
号が出力されるが、第2図では代表的に例えばU相のみ
示している。12a〜12cはゲートパルス信号発生回路であ
る。電圧設定器5,第1の突き合わせ回路6,電圧増幅器7,
第2の突き合わせ回路8,電流増幅器9,積分器10,位相制
御回路11およびゲートパルス信号発生回路12a〜12cによ
ってゲート信号発生回路Aが構成される。 13はクロック信号発生回路で、電源周波数に同期して
クロック信号を発生する。14はリングカウンタで、クロ
ック信号に応じて位相を異にした複数の信号を発生す
る。15a〜15cは制御信号発生回路で、リングカウンタ14
の出力に応じて制御パルス信号を発生する。この信号は
電源周波数波形の立ち上がり(零より正の)に同期して
発生し、360゜の波形幅を有している。16は電流検出信
号Idを入力として整流する整流回路、17は電流設定器、
18は第3の突き合わせ回路、19は比較器で、突き合わせ
回路18よりの偏差信号が一定レベル以上となったとき出
力を発生する。この一定レベルは光サイリスタ1個分の
電流耐量に相当する値に設定されている。したがって、
負荷電流に対応する電流検出信号Idが増加し、光サイリ
スタ1個分の電流耐量を越えると、1アーム全ての発光
ダイオード25a〜25cを点灯すべき信号を発生する。20a
〜20cはオアゲート,21a〜21cはアンドゲート、22a〜22c
はバッファ回路である。これらのクロック信号発生回路
13,リングカウンタ14,制御信号発生回路15a〜15c,整流
回路16,第3の突き合わせ回路18,比較器19,オアゲート2
0a〜20c,アンドゲート21a〜21cおよびバッファ回路22a
〜22cによって発光制御回路Bを構成する。 発光回路Cは、スイッチング素子であるトランジスタ
23a〜23c,発光素子である発光ダイオード25a〜25cおよ
び抵抗24a〜24cによって構成され、各発光ダイオード25
a〜25cからライトガイド4a〜4cを通して光ゲート信号を
スイッチングアームDの光サイリスタ3a〜3cに供給す
る。 上記構成の光サイリスタのゲート制御装置において、
要部の信号波形について第3図を参照しながら説明す
る。第3図は、通常時の負荷電流が小さいときの、ゲー
トパルス信号発生回路12a〜12cの出力信号S1a〜S1cの信
号波形,制御信号発生回路15a〜15cの出力信号波形およ
びアンドゲート21a〜21cの出力信号波形を示す。整流器
Eの入力電圧は変圧器2によって検出され、電圧検出信
号Vdがゲート信号発生回路Aの第1の突き合わせ回路6
に入力される。第1の突き合わせ回路6は整流器Eの出
力電圧を一定にすべく電圧設定器5の設定電圧と電圧検
出信号Vdとの電圧偏差信号を出力する。電圧偏差信号は
電圧増幅器7によって増幅された後、第2の突き合わせ
回路8に入力され、電流検出信号Idとの比較信号が得ら
れる。比較信号は、電流増幅器9によって増幅された
後、積分器10によって積分される。位相制御回路11は積
分器10の出力信号、すなわち、第2の突き合わせ回路8
からの偏差信号に応じた信号を導入し、整流器の光サイ
リスタの点弧位相を制御するための位相制御信号を作り
ゲートパルス信号発生回路12a〜12cに出力する。ゲート
パルス信号発生回路12a〜12cはこの信号に基づき第3図
に示すゲート信号S1a〜S1cを発生させる。 発光制御回路Bにおいては、リングカウンタ14は電源
周波数と同期した信号を発生するクロック信号発生回路
13からのクロック信号のもとに、並列光サイリスタに順
次送られる位相を異にする3組のパルス列信号を発生す
る。これらのパルス列信号は、それぞれ、制御信号発生
回路15a〜15cに入力される。制御信号発生回路15a〜15c
はリングカウンタ14からのパルス信号に応じて位相を異
にする制御パルス信号を発生する。整流器16には変流器
1からの電流検出信号Idが入力される。第3の突き合わ
せ回路18は、整流器16の整流出力電流と電流設定器17の
電流設定信号を突き合わせて電流偏差信号を比較器19に
出力する。通常は比較器19は電流検出信号Idが電流設定
信号よりも小であるため信号を発生しない。したがって
オアゲート20a〜20cに入力される信号は第3図に示すよ
うに制御信号発生回路15a〜15cに規制され、オアゲート
20aは制御信号発生回路15aの制御パルス信号を入力と
し、オアゲート20bは制御信号発生回路15bのパルス信号
を入力とすると共に、オアゲート20cは制御信号発生回
路15cのパルス信号を入力する。 アンドゲート21aはゲートパルス信号発生回路12aの出
力信号とオアゲート20aの出力信号を入力とし、アンド
ゲート21bはゲートパルス信号発生回路12bの出力信号と
オアゲート20bの出力信号を入力すると共に、アンドゲ
ート21cはゲートパルス発生回路12cの出力信号とオアゲ
ート20cの出力信号を入力とする。アンドゲート21a〜21
cの出力信号はそれぞれバッファ回路22a〜22cを介して
発光回路Cに発光制御信号S2a〜S2cとして入力される。 電流設定器17の電流設定値は各光サイリスタ3a〜3cの
電流耐量以下に設定されており、ここでは、負荷電流が
小さく、比較器19の出力「なし」であるから、オアゲー
ト20a〜20cの入力はそれぞれゲートパルス信号発生回路
15a〜15cからのパルス信号のみとなる。したがって、ア
ンドゲート21a〜21cの出力信号は第3図に示す信号(21
a〜21c)のようにゲートパルス信号発生回路12a〜12cの
パルス信号に同期したものとなりゲート信号S1a〜S1c
バッファ回路22a〜22cを介して発光回路Cのトランジス
タ23a〜23cに供給される。発光回路Cにおいてはトラン
ジスタ23a〜23cが順次オン,オフし、これにより発光ダ
イオード25a〜25cが順次オン,オフする。発光ダイオー
ド25a〜25cが順次オン,オフすると光ゲート信号S3a〜S
3cが、順次、光サイリスタ3a〜3cに印加され、該光サイ
リスタ3a〜3cは順次オン,オフする。すなわち、発光ダ
イオード25aがオンの場合には、整流器EのU相の光サ
イリスタ3aがオンし、次の発光ダイオード25bがオンの
時にはU相の光サイリスタ3bが、また発光ダイオード25
cがオンの時にはU相の光サイリスタ3cがオンし、同じ
U相の光サイリスタが電源周波数に同期して順次オンさ
れる。 整流器Eの負荷電流が増加すると、その入力電流も増
加して電流検出信号Idも大きくなる。電流検出信号Idが
大きくなると、突き合わせ回路8と18からの偏差値がそ
れぞれ大きくなる。突き合わせ回路8の偏差値が大きく
なると、位相制御回路11は光サイリスタの点弧位相を進
めるように演算して出力を発生する。また、突き合わせ
回路18の偏差値が大きくなったことにより、比較器19が
出力信号を発し、オアゲート20a〜20cに印加される。こ
れらのオアゲートには該比較器19の出力信号とゲートパ
ルス信号発生回路12a〜12cからのパルス信号が入力され
ているが、比較器19からの信号が優先する。これによ
り、同位相のゲート信号S1a〜S1cがアンドゲート21a〜2
1cより出力され、ゲートパルス信号発生回路12a〜12cか
らの信号とのアンド条件で発光回路Cのトランジスタ23
a〜23cは電源周波数に関係なくすべてオン,オフする。
トランジスタ23a〜23cが同一タイミングでオン,オフす
ると、各スイッチングアームD(第1図)の光サイリス
タ3a〜3cも同一タイミングでオン,オフする。更に、時
間が経過して、負荷電流が減少すると、再びゲート信号
を各スイッチングアームDの全ての素子から順次1個ず
つの素子に与えるように切り換えられる。 したがって、絶えず発光素子へゲート信号を与えるの
に比べて、素子の並列数が増えると発光素子に対する負
担は反比例して減るため、発光素子の寿命を延ばすこと
ができ、負荷電流の変動が激しい電気鉄道用のサイリス
タ整流器に対しては特に有効である。 H.発明の効果 以上の説明の如く、本発明によれば、複数の光サイリ
スタを並列接続してなるスイッチング回路の点弧用とし
て用いる複数の発光素子に、負荷電流に応じて選択的に
ゲート信号を与えるようにしたから、発光素子の寿命を
長くすることができ、高信頼性のスイッチング回路が得
られる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate control circuit of a thyristor of a rectifier constituted by an optical thyristor, and particularly to a gate control device of an optical thyristor. B. Summary of the Invention The present invention relates to a rectifier in which a plurality of optical thyristors are connected in parallel to form a switching arm, and the plurality of optical thyristors of the switching arm are respectively made conductive and non-conductive. When the load current is small without selectively or uniformly applying a gate signal to the plurality of optical thyristors, a gate signal having a different phase is sequentially supplied to each of the plurality of optical thyristors, and when the load current increases. Only by providing the same phase gate signal to all of the plurality of optical thyristors, it is possible to obtain a gate control device having a longer life of the optical thyristor. C. Prior Art Optical thyristors are widely applied to power converters such as rectifiers and inverters, and other electrical devices. In particular, in a power converter, a plurality of optical thyristors are connected in parallel to cope with a required load current in view of the capacity of the optical thyristor. A light emitting circuit is required to control these optical thyristors, and a light emitting diode is generally used as a light emitting element of the light emitting circuit. In order to control conduction of a plurality of optical thyristors connected in parallel, a plurality of corresponding light emitting elements are required, and during operation of the apparatus, the light emitting elements are always turned on to supply a gate signal. D. Problems to be Solved by the Invention A light emitting element such as a light emitting diode has a shorter life than an optical thyristor, and if the light emitting element is constantly turned on during operation of the apparatus, it causes a failure of the apparatus and increases reliability. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a highly reliable optical thyristor gate control device by adjusting the operation load of a light emitting element according to the magnitude of a load current. That is. E. Means for Solving the Problems A switching arm formed by connecting a plurality of optical thyristors in parallel is bridge-connected to form a rectifier, and the plurality of optical thyristors of the switching arm of the rectifier are turned on and off, respectively. A gate signal generating circuit for generating a gate signal having a phase corresponding to the current flowing through the switching arm; and the plurality of light sources connected in parallel based on a signal synchronized with the frequency of the current. A ring counter for generating a plurality of pulse train signals having a number corresponding to the number of thyristors, a simultaneous conduction signal generated on condition that a current flowing through the switching arm has exceeded a set value, and one of the plurality of pulse train signals; One OR condition and a number corresponding to the number of the parallel optical thyristors outputting a signal based on the common signal. A plurality of OR gates, and a plurality of OR gates each corresponding to the number of the parallel optical thyristors that output a light emission control signal on the basis of each output signal of the plurality of OR gates and a gate signal generated from the gate signal generation circuit under an AND condition. A light emitting control circuit comprising an AND gate and a light emitting circuit having a light emitting element which operates in response to the light emitting control signal and supplies an optical gate signal to the plurality of optical thyristors. F. Action In an optical thyristor switching circuit in which the element configuration is used in parallel, without constantly giving a gate signal to the light emitting element,
Usually, only a certain time is given sequentially. When the load current increases, the current is detected by a current detector. When the current exceeds a set value, a gate signal is applied to all the light emitting elements to turn on all the elements. When the load current decreases, the switching is performed again so that the gate signal is sequentially applied to each element. G. Embodiment FIGS. 1 and 2 show an optical thyristor gate control device according to an embodiment of the present invention. FIG. 1 is an overall configuration diagram, and FIG. 2 is a configuration diagram of a main part. In FIG. 1, A is a gate signal generation circuit that receives a current detection signal Id of the current transformer 1 and a voltage detection signal Vd of the transformer 2 provided on the AC input side of the rectifier E, and B is the gate signal generation circuit A. a current detection signal Id of the gate signals S 1 and a current transformer 1 which is a light emitting control circuit to input. C is a light-emitting circuit, and inputs the light emission control signal S 2 of the light emission control circuit B, and generates an optical gate signal S 3 operates in response to the light emitting control signal S 2. Each switching arm D in the bridge circuit of the rectifier E
In the plurality of optical thyristor 3a, 3b, 3c are connected in parallel, these optical thyristor 3a~3c is conducting non-conducting by an optical gate signal S 3 supplied through the light guide 4 from the light emitting circuit C. Current transformer 1, Transformer 2. Gate signal generation circuit A, Light emission control circuit
B, the light emitting circuit C and the switching arm D form a major loop, and the current transformer 1, the light emitting control circuit B, the light emitting circuit C and the switching arm D form a minor loop. Gate signal generating circuit A input voltage of the rectifier E, generates a gate signals S 1 in accordance with the current, the light emission control circuit B trigger signals and current transformer synchronized from the gate signal generating circuit A gate signals S 1, the current frequency the original logical operation of the current detection signal Id from the vessel 1 and outputs a light emission control signal S 2. Emitting circuit C operates in response to the logic signal from the light emission control circuit B, and inputs the optical gate signals S 3 through the light guide 4 to the optical thyristor 3a~3c switching arm D. FIG. 2 shows details of the gate signal generation circuit A, the light emission control circuit B, and the light emission circuit C. In FIG.
5 is a voltage setting device for setting the output voltage of the rectifier E;
Reference numeral 6 denotes a first matching circuit which receives a set voltage signal of the voltage setting device 5 and a voltage detection signal Vd as inputs, and inputs a deviation voltage signal thereof to a voltage amplifier 7. Reference numeral 8 denotes a second matching circuit which receives the output signal of the voltage amplifier 7 and the current detection signal Id as inputs and outputs a comparison signal to the current amplifier 9. here,
The reason why the second matching circuit 8 is provided is that the device is controlled at a constant voltage. However, in order to prevent the load from suddenly changing due to the circuit conditions and the operation of the device from becoming unstable, a minor loop control of the current is performed. This is for stabilization. An integrator 10 integrates the output current of the current amplifier 9.
Reference numeral 11 denotes a phase control circuit which generates a phase control signal according to the integration signal of the integrator 10. The reason why the integrator 10 is provided here is to prevent the phase control circuit 11 from malfunctioning by removing the noise component of the signal because the phase control circuit 11 is easily affected by noise. The output of the phase control circuit 11 outputs signals corresponding to the U, V, W and X, Y, Z phases when the AC input of the rectifier has three phases. For example, only the U phase is shown. 12a to 12c are gate pulse signal generation circuits. Voltage setting device 5, first matching circuit 6, voltage amplifier 7,
A gate signal generation circuit A is configured by the second matching circuit 8, the current amplifier 9, the integrator 10, the phase control circuit 11, and the gate pulse signal generation circuits 12a to 12c. Reference numeral 13 denotes a clock signal generation circuit that generates a clock signal in synchronization with the power supply frequency. Reference numeral 14 denotes a ring counter which generates a plurality of signals having different phases according to a clock signal. 15a to 15c are control signal generation circuits, and the ring counter 14
Generates a control pulse signal in accordance with the output of. This signal is generated in synchronization with the rise of the power supply frequency waveform (positive than zero) and has a waveform width of 360 °. 16 is a rectifier circuit that rectifies the current detection signal Id as an input, 17 is a current setting device,
Reference numeral 18 denotes a third matching circuit, and reference numeral 19 denotes a comparator, which generates an output when a deviation signal from the matching circuit 18 exceeds a certain level. This constant level is set to a value corresponding to the current withstand capability of one optical thyristor. Therefore,
When the current detection signal Id corresponding to the load current increases and exceeds the current withstand capability of one optical thyristor, a signal for turning on the light emitting diodes 25a to 25c of all the arms is generated. 20a
~ 20c is an OR gate, 21a ~ 21c is an AND gate, 22a ~ 22c
Is a buffer circuit. These clock signal generation circuits
13, ring counter 14, control signal generating circuits 15a to 15c, rectifying circuit 16, third matching circuit 18, comparator 19, or gate 2
0a to 20c, AND gates 21a to 21c, and buffer circuit 22a
22c constitute a light emission control circuit B. Light emitting circuit C is a transistor that is a switching element
23a to 23c, light emitting diodes 25a to 25c as light emitting elements and resistors 24a to 24c, each light emitting diode 25
An optical gate signal is supplied from a to 25c to the optical thyristors 3a to 3c of the switching arm D through the light guides 4a to 4c. In the optical thyristor gate control device having the above configuration,
The signal waveform of the main part will be described with reference to FIG. Figure 3 is when the load current is small in the normal, the gate pulse signal output signal S 1a to S 1c of the signal waveform generation circuit 12 a to 12 c, the control signal generating circuit output signal waveform and the AND gate 21a of 15a~15c 21 shows output signal waveforms of 21c. The input voltage of the rectifier E is detected by the transformer 2 and the voltage detection signal Vd is applied to the first matching circuit 6 of the gate signal generation circuit A.
Is input to The first matching circuit 6 outputs a voltage deviation signal between the set voltage of the voltage setting device 5 and the voltage detection signal Vd so as to keep the output voltage of the rectifier E constant. After the voltage deviation signal is amplified by the voltage amplifier 7, it is input to the second matching circuit 8, and a comparison signal with the current detection signal Id is obtained. The comparison signal is amplified by the current amplifier 9 and then integrated by the integrator 10. The phase control circuit 11 outputs the output signal of the integrator 10, that is, the second matching circuit 8
And a phase control signal for controlling the firing phase of the optical thyristor of the rectifier is generated and output to the gate pulse signal generation circuits 12a to 12c. Gate pulse signal generation circuit 12a~12c generates the gate signals S 1a to S 1c shown in FIG. 3 on the basis of this signal. In the light emission control circuit B, the ring counter 14 is a clock signal generation circuit for generating a signal synchronized with the power supply frequency.
Based on the clock signal from 13, three sets of pulse train signals having different phases sequentially sent to the parallel optical thyristors are generated. These pulse train signals are input to the control signal generation circuits 15a to 15c, respectively. Control signal generation circuits 15a to 15c
Generates a control pulse signal having a different phase according to the pulse signal from the ring counter 14. The current detection signal Id from the current transformer 1 is input to the rectifier 16. The third matching circuit 18 compares the rectified output current of the rectifier 16 with the current setting signal of the current setting unit 17 and outputs a current deviation signal to the comparator 19. Normally, the comparator 19 does not generate a signal because the current detection signal Id is smaller than the current setting signal. Therefore, the signals input to the OR gates 20a to 20c are regulated by the control signal generating circuits 15a to 15c as shown in FIG.
20a receives a control pulse signal of the control signal generation circuit 15a as an input, an OR gate 20b receives a pulse signal of the control signal generation circuit 15b as an input, and an OR gate 20c inputs a pulse signal of the control signal generation circuit 15c. The AND gate 21a receives the output signal of the gate pulse signal generation circuit 12a and the output signal of the OR gate 20a, and the AND gate 21b receives the output signal of the gate pulse signal generation circuit 12b and the output signal of the OR gate 20b, and the AND gate 21c. Input the output signal of the gate pulse generation circuit 12c and the output signal of the OR gate 20c. AND Gate 21a-21
The output signal of c are respectively input as the emission control signal S 2a to S 2c to the light emitting circuit C via the buffer circuit 22 a to 22 c. The current setting value of the current setting device 17 is set to be equal to or less than the current withstand capability of each of the optical thyristors 3a to 3c.Here, since the load current is small and the output of the comparator 19 is `` none, '' the OR gates 20a to 20c Each input is a gate pulse signal generation circuit
Only pulse signals from 15a to 15c are provided. Therefore, the output signals of the AND gates 21a to 21c are the signals shown in FIG.
gate signal S 1a to S 1c becomes and synchronized with the pulse signal of the gate pulse signal generation circuit 12a~12c as A~21c) is supplied to the transistor 23a~23c emitting circuit C via a buffer circuit 22a~22c You. In the light emitting circuit C, the transistors 23a to 23c are sequentially turned on and off, whereby the light emitting diodes 25a to 25c are sequentially turned on and off. On the light emitting diode 25a~25c are sequentially turned off to when the optical gate signal S 3a to S
3c is sequentially applied to the optical thyristors 3a to 3c, and the optical thyristors 3a to 3c are sequentially turned on and off. That is, when the light emitting diode 25a is on, the U-phase optical thyristor 3a of the rectifier E is turned on, and when the next light emitting diode 25b is on, the U-phase optical thyristor 3b and the light emitting diode 25a are turned on.
When c is on, the U-phase optical thyristor 3c is turned on, and the same U-phase optical thyristor is sequentially turned on in synchronization with the power supply frequency. When the load current of the rectifier E increases, the input current also increases, and the current detection signal Id also increases. As the current detection signal Id increases, the deviation from the matching circuits 8 and 18 increases. When the deviation value of the matching circuit 8 increases, the phase control circuit 11 performs an operation to advance the firing phase of the optical thyristor and generates an output. Further, when the deviation value of the matching circuit 18 increases, the comparator 19 generates an output signal, which is applied to the OR gates 20a to 20c. The output signal of the comparator 19 and the pulse signals from the gate pulse signal generation circuits 12a to 12c are input to these OR gates, but the signal from the comparator 19 has priority. Thus, the gate signal S 1a to S 1c of the same phase AND gate 21a~2
1c, and the signal from the gate pulse signal generation circuits 12a to 12c and the AND condition of the transistor 23 of the light emitting circuit C
a to 23c are all turned on and off regardless of the power supply frequency.
When the transistors 23a to 23c turn on and off at the same timing, the optical thyristors 3a to 3c of each switching arm D (FIG. 1) also turn on and off at the same timing. Further, when the load current decreases after a lapse of time, the switching is performed again so that the gate signal is sequentially applied to all the elements of each switching arm D one by one. Therefore, as compared with the case where a gate signal is constantly supplied to the light emitting element, the load on the light emitting element is reduced in inverse proportion to the increase in the number of paralleled elements. It is particularly effective for thyristor rectifiers for railways. H. Effects of the Invention As described above, according to the present invention, a plurality of light emitting elements used for ignition of a switching circuit formed by connecting a plurality of optical thyristors in parallel are selectively gated according to a load current. Since the signal is applied, the life of the light emitting element can be extended, and a highly reliable switching circuit can be obtained.

【図面の簡単な説明】 第1図,第2図は本発明の実施例に係る光サイリスタの
ゲート制御装置を示し、第1図は光サイリスタのゲート
制御装置の全体構成図、第2図は要部の回路構成図、第
3図は第2図の回路の要部波形信号図である。 1……変流器、2……変圧器、3a〜3c……光サイリス
タ、14……リングカウンタ、20a〜20c……オアゲート、
21a〜21c……アンドゲート、25a〜25c……発光ダイオー
ド、A……ゲート信号発生回路、B……発光制御回路、
C……発光回路、D……スイッチングアーム、E……整
流器。
BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 and 2 show an optical thyristor gate control device according to an embodiment of the present invention, FIG. 1 is an overall configuration diagram of the optical thyristor gate control device, and FIG. FIG. 3 is a waveform diagram of a main part of the circuit shown in FIG. 1 ... current transformer, 2 ... transformer, 3a to 3c ... optical thyristor, 14 ... ring counter, 20a to 20c ... or gate,
21a to 21c: AND gate, 25a to 25c: Light emitting diode, A: Gate signal generation circuit, B: Light emission control circuit,
C: light emitting circuit, D: switching arm, E: rectifier.

Claims (1)

(57)【特許請求の範囲】 1.複数の光サイリスタを並列接続してなるスイッチン
グアームをブリッジ接続して整流器を形成し、該整流器
の前記スイッチングアームの該複数の光サイリスタをそ
れぞれ導通,不導通させるようにしたゲート制御装置に
おいて、 前記スイッチングアームに流れる電流に対処した位相の
ゲート信号を発生するゲート信号発生回路と、 前記電流の周波数に同期した信号を基に前記並列接続さ
れた複数の光サイリスタの数に対応する数である複数の
パルス列信号を発生するリングカウンタと、前記スイッ
チングアームを流れる電流が設定値以上になったことを
条件に発生する同時導通信号と前記複数のパルス列信号
の一つをオア条件とし当該同通信号に基づく信号を出力
する前記並列光サイリスタの数に対応する数である複数
のオアゲートと、これらの複数のオアゲートの各出力信
号と前記ゲート信号発生回路から発生するゲート信号を
アンド条件とし発光制御信号を出力する前記並列光サイ
リスタの数に対応する数である複数のアンドゲートから
なる発光制御回路と、 前記発光制御信号に応じて動作し前記複数の光サイリス
タに光ゲート信号を供給する発光素子を有する発光回路
によって構成したことを特徴とする光サイリスタのゲー
ト制御装置。
(57) [Claims] In a gate control device, a rectifier is formed by bridging a switching arm formed by connecting a plurality of optical thyristors in parallel, and the plurality of optical thyristors of the switching arm of the rectifier are turned on and off, respectively. A gate signal generation circuit that generates a gate signal having a phase corresponding to the current flowing through the switching arm; and a plurality of numbers corresponding to the number of the plurality of optical thyristors connected in parallel based on a signal synchronized with the frequency of the current. A ring counter that generates a pulse train signal, a simultaneous conduction signal that is generated on condition that the current flowing through the switching arm is equal to or greater than a set value, and one of the plurality of pulse train signals as an OR condition, A plurality of OR gates corresponding to the number of the parallel optical thyristors that output signals based on the plurality of OR gates; A light emission control comprising a plurality of AND gates corresponding to the number of the parallel optical thyristors that output a light emission control signal with each output signal of the plurality of OR gates and a gate signal generated from the gate signal generation circuit being an AND condition A gate control device for an optical thyristor, comprising: a circuit; and a light emitting circuit having a light emitting element that operates in response to the light emission control signal and supplies an optical gate signal to the plurality of optical thyristors.
JP13940987A 1987-06-03 1987-06-03 Optical thyristor gate control device Expired - Lifetime JP2712178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13940987A JP2712178B2 (en) 1987-06-03 1987-06-03 Optical thyristor gate control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13940987A JP2712178B2 (en) 1987-06-03 1987-06-03 Optical thyristor gate control device

Publications (2)

Publication Number Publication Date
JPS63305751A JPS63305751A (en) 1988-12-13
JP2712178B2 true JP2712178B2 (en) 1998-02-10

Family

ID=15244573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13940987A Expired - Lifetime JP2712178B2 (en) 1987-06-03 1987-06-03 Optical thyristor gate control device

Country Status (1)

Country Link
JP (1) JP2712178B2 (en)

Also Published As

Publication number Publication date
JPS63305751A (en) 1988-12-13

Similar Documents

Publication Publication Date Title
KR950015173B1 (en) Ac motor control apparatus
US20050248964A1 (en) Power supply controller and method therefor
US6549438B2 (en) AC-to-DC converter circuit utilizing IGBT's for improved efficiency
JP6639763B1 (en) Drive circuit and power converter
US9218737B2 (en) Receiving control circuit for a wall control interface with phase modulation and detection for power management
JPS61115111A (en) Multiplexer for phase control circuit
JPH0553086B2 (en)
JP2712178B2 (en) Optical thyristor gate control device
US6671191B2 (en) Electric power conversion apparatus
US4540895A (en) Device having thyristors connected in series
US3862439A (en) Zero crossover switching circuit
US4486824A (en) PWM Converter with control circuit responsive to minimum holding current
JPS61244271A (en) Switching regulator
US4607324A (en) Reduced harmonic current rectifier including sequentially switched secondary windings
JP2533774Y2 (en) DC-DC converter
JP2004180385A (en) Switching power supply
JPH06103987B2 (en) Peak current control converter
JP3509782B2 (en) Rectifier circuit
JP2797495B2 (en) Switching power supply abnormality detection circuit
JP2834791B2 (en) Parallel operation circuit of DC-DC converter
JPH02136066A (en) Switching regulator
JP2002354832A (en) Power inverter
US6271653B1 (en) Power supply operable with wide input range
JP3012350B2 (en) Power supply for positive and negative pulses
JPH0568950B2 (en)