JP3509782B2 - Rectifier circuit - Google Patents
Rectifier circuitInfo
- Publication number
- JP3509782B2 JP3509782B2 JP2001192809A JP2001192809A JP3509782B2 JP 3509782 B2 JP3509782 B2 JP 3509782B2 JP 2001192809 A JP2001192809 A JP 2001192809A JP 2001192809 A JP2001192809 A JP 2001192809A JP 3509782 B2 JP3509782 B2 JP 3509782B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- rectifier circuit
- rectifier
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、整流回路、特に交
流から直流へと電力変換を行う整流・平滑化回路におい
て適当な整流回路に関する。
【0002】
【従来の技術】図3は、交流から直流へと電力変換(順
変換)を行う一般的な整流・平滑化回路300を示す図
である。整流・平滑化回路300は、整流回路310、
及び、平滑化回路320で構成される。整流回路310
は、直列接続したダイオード302及び303と、直列
接続したダイオード304及び305を並列に接続して
成り、ダイオード302の信号入力端子及びダイオード
304の信号入力端子の間に接続される交流電源301
から供給される交流電圧(電流)を全波整流する。平滑
化回路320は、整流回路310に並列に接続されるコ
ンデンサ306で成り、全波整流回路310において整
流された信号を積分して滑らかな直流信号に変換する。
【0003】
【発明が解決しようとする課題】上記構成の整流・平滑
化回路300では、交流電源301の投入直後、平滑回
路320のコンデンサ306に短時間に極めて大きな充
電電流が流れ込む。この極めて大きな充電電流が流れ込
むことによりコンデンサ306が損傷したり、寿命が短
くなることがある。また、上記極めて大きな充電電流が
流れることにより、整流回路310を構成する各ダイオ
ード302〜305も損傷する恐れがある。
【0004】図4は、図3に示した整流・平滑化回路3
00の整流回路310の後段に、交流電源301の投入
後の所定時間だけ有効になる抵抗回路330を追加した
回路である。当該抵抗回路330は、電流制限用の抵抗
307、及び、リレースイッチ308を並列に接続して
成る。交流電源301の投入に伴い、リレースイッチ3
08は所定時間だけオフになる。上記所定時間は、平滑
化回路320のコンデンサへの充電が完了するまでの時
間(一般的には数秒)とする。リレースイッチ308が
オフになることで、コンデンサ306に単位時間あたり
に流れ込む充電電流は、抵抗307により低減される。
これにより、コンデンサ306に大きな充電電流が流れ
込むのを防ぐことができる。所定時間の経過後、リレー
スイッチ308はオンに切り換る。これにより抵抗30
7は短絡される。
【0005】しかし、電流制限用の抵抗307は、サイ
ズが大きくなるといった問題がある。また、リレースイ
ッチ308は、サイズが大きく、かつ開平を制御する回
路が必要であるといった問題がある。
【0006】そこで、本発明は、リレースイッチや電流
制限用の抵抗等のサイズの大きな回路素子を使用せず
に、交流電源投入時において後段の回路、例えば、平滑
化回路を構成するコンデンサを効果的に保護する機構を
備えた整流回路、及び、当該整流回路を備える整流・平
滑化回路を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の整流回路は、オ
ン機能可制御スイッチにより構成され、交流電源より供
給される交流信号を整流する整流回路であって、上記整
流回路の後段に、交流電源の投入直後に上記整流後の全
電流が流れ込むことにより損傷を受ける回路素子を有す
る回路を備える場合において、少なくとも交流電源の投
入直後の所定の期間、上記オン機能可制御スイッチをオ
ンにする期間を制御する制御回路であって、所定の周期
で増加又は減少する鋸歯状の第1信号を出力する第1回
路と、上記第1回路の出力する第1信号と上記周期内に
おいて2回交差するように、上記第1信号の増加又は減
少する方向に向かって減少又は増加する第2信号を出力
する第2回路と、上記オン機能可制御スイッチを次第に
長い時間だけオンにするように、上記第1信号及び第2
信号の交差に応じて上記オン機能可制御スイッチをオン
又はオフにする第3信号を生成する第3回路とを含む制
御回路を備えたことを特徴とする。
【0008】
【0009】
【0010】
【0011】
【発明の実施の形態】本発明の整流回路は、当該整流回
路の後段に、交流電源の投入直後に上記整流回路による
整流後の全電流が流れ込むことにより損傷を受ける回路
素子を有する回路、例えば、平滑化回路を備える場合に
おいて、交流電源の投入後、上記平滑化回路のコンデン
サに徐々に充電電流が流れ込むように、出力する電流量
を規制する制御回路を備えることを特徴とする。以下、
上記特徴を具備する実施の形態に係る整流回路の構成及
び動作について説明する。
【0012】図1は、実施の形態に係る全波整流回路2
10を備える整流・平滑化回路200の構成を示す図で
ある。また、図2の(a)〜(g)は、電源投入直後の
制御回路100内の点P1〜P5の信号波形、点P6に
流れる整流回路210の出力波形、及び、点P7に流れ
る平滑化回路220の出力波形を表す図である。
【0013】整流・平滑化回路200は、全波整流回路
210、及び、平滑化回路220とで構成される。整流
回路210は、オン機能可制御スイッチであるサイリス
タにより構成される全波整流回路であり、それぞれ直列
に接続されたサイリスタ202及び203と、サイリス
タ204及び205とを並列に接続したものである。こ
こで、サイリスタ202及び203の何れか一方、又
は、サイリスタ204及び205の何れか一方をダイオ
ードで構成してもその機能は同じである。交流電源20
1は、サイリスタ202の入力端子と、サイリスタ20
4の入力端子との間に接続される。平滑化回路220
は、整流回路210に並列に接続されたコンデンサ20
6で構成される。
【0014】全波整流回路210は、4つのサイリスタ
202〜205の点弧角を制御する制御回路100を備
える。当該制御回路100は、大まかに分けて、整流後
の信号の1サイクル単位で動作する2回積分回路120
(出力信号の波形を図2の(c)に示す。)と、所定の
初期値から時間と共に減衰する信号を出力する減衰回路
130(出力信号の波形を図2の(d)に示す。)と、
2回積分回路120と減衰回路130との出力を比較
し、2回積分回路120の出力が大きい場合に”Hig
h”の信号を点弧信号として出力するコンパレータ10
9(出力信号の波形を図2の(e)に示す。)とで構成
される。
【0015】以下、制御回路100の構成について詳細
に説明する。交流電源101は、交流電源201と同じ
タイミングで投入される。なお、交流電源101として
交流電源201を用いても良い。
【0016】整流回路103は、例えば、従来技術の欄
で図3を用いて説明した整流回路310のように、それ
ぞれ直列に接続した2つのダイオードを並列に接続して
成る周知のものであり、交流電源101より供給される
交流電圧(電流)を全波整流して出力する。図2の
(a)は、点P1に流れる全波整流後の信号波形を示
す。
【0017】コンパレータ104は、所定のしきい値V
thとの比較により、整流後の信号を2値のディジタル
信号に変換して出力する。図2の(b)は、点P2に流
れるディジタル信号を示す。
【0018】変圧器102は、交流電源101に接続さ
れる1次側コイル102aに対向して、2つの2次側コ
イル102b,102c、整流回路102d,102
e、平滑化回路102f,102gを備え、交流電圧1
01の出力を変圧、整流、平滑化して+Vref,−V
refを出力する。上記整流回路102d,102e
は、例えば、従来技術の欄で図3を用いて説明した整流
回路310のように、それぞれ直列に接続した2つのダ
イオードを並列に接続して成る周知のものを採用する。
なお、+Vref,−Vrefは、電源101の投入に
伴う平滑化回路102f,102gの損傷を考慮しなく
て良い程度の低い値である。
【0019】変圧器102の2次側コイル102bより
得られる+Vrefは、2回積分回路120に入力され
る。2回積分回路120は、直列に接続された積分回路
105及び積分回路106で構成される。積分回路10
5は、抵抗105a,演算増幅器105b及びコンデン
サ105cで構成される周知の積分回路に、当該回路を
短絡させるアナログスイッチ105dを追加したもので
ある。アナログスイッチ105dは、所謂トランジスタ
スイッチであり、コンパレータ104より出力されるデ
ィジタル信号が”Low”の場合にオンに切り換る。
【0020】積分回路105の出力は、積分回路106
に入力される。積分回路106は、抵抗106a,演算
増幅器106b及びコンデンサ106cで構成される周
知の積分回路に、当該回路を短絡させるアナログスイッ
チ106dを追加したものである。アナログスイッチ1
06dは、所謂トランジスタスイッチであり、コンパレ
ータ104より出力されるディジタル信号が”Low”
の間、オンに切り換る。図2の(c)は、点P3に流れ
る積分回路106の出力波形を示す。
【0021】一方、変圧器102の2次側コイル102
aから得られる−Vrefは、Vref(1−e
−t/τ)(但し、Vref:変圧器102の2次側に
現れる電圧の振幅、e:自然対数の底、t:電源投入後
の経過時間、τ:抵抗107aとコンデンサ107cと
で決まる時定数である。)の減衰信号を出力する減衰回
路130に入力される。減衰回路130は、積分回路1
07及び減算器108で構成される。積分回路107
は、抵抗107a,演算増幅器107b及びコンデンサ
107cで構成される。積分回路107の出力は、減算
器108に入力される。減算器108は、抵抗108
a,抵抗108b,演算増幅器108c及び抵抗108
dで構成される。積分回路107の出力は、抵抗108
aに印加される。また、抵抗108bには、変圧器10
2から得られる−Vrefが印加される。上記構成にお
いて減算器108の出力端子からは、Vref(1−e
−t/τ)の信号が出力される。図2の(d)は、点P
4に流れる信号波形を示す。
【0022】上記積分回路106の出力は、コンパレー
タ109の正入力端子に入力される。また、減算器10
8の出力は、コンパレータ109の負入力端子に入力さ
れる。コンパレータ109は、積分回路106の出力が
減算器108の出力よりも大きい場合に”High”の
サイリスタ点弧信号を、全波整流回路210を構成する
各サイリスタ202〜205に出力する。図2の(e)
は、点P5に流れる信号波形を示す。
【0023】図2の(f)は、入力されたサイリスタ点
弧信号に応じて動作する全波整流回路210の点P6の
信号波形を示す。図2の(g)は、平滑化回路220の
点P7に流れる信号波形を示す。本波形より解るよう
に、制御回路100は、交流電源101及び201の投
入直後において整流回路210から平滑化回路220へ
と流れ込む電流量を規制し、平滑化回路220を構成す
るコンデンサ206を徐々に充電する。これにより平滑
化回路220を構成するコンデンサ206に急に大きな
充電電流が流れ込み、損傷することを防止し、電源投入
を繰り返すことによる回路素子の寿命低下を防止するこ
とができる。
【0024】以上に説明するように、点弧角制御回路1
00を備える整流・平滑化回路200では、電源投入直
後における出力量を規制することができる。これによ
り、電源投入後に生じる過電流が後段の回路に直接流れ
込み、回路素子が損傷を受けることを防止することがで
きる。また、電源投入直後におけるサイリスタの点弧各
を最小値から徐々に大きくする。これにより、電源投入
直後に生じる過電流が後段の回路に直接流れ込み、回路
素子が損傷を受けることを防止することができる。ま
た、コンピュータ等のディジタル制御回路を使用せずに
アナログ回路で点弧信号を生成する構成を採用すること
で、高信頼性で、かつ、比較的小さな規模の回路を形成
することができる。また、整流後の交流電源を平滑化す
る平滑化回路のコンデンサの過電流による損傷を防止す
ることができる。
【0025】
【発明の効果】本発明の整流回路では、リレースイッチ
や電流制限用の抵抗等のサイズの大きな回路素子を使用
せずに、平滑回路を構成するコンデンサへの突入電流を
防ぎ、時間の経過と共に導通角を加速度的に広げて、短
時間で起動を完了することができる。
【0026】
【0027】Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifying circuit, and more particularly to a rectifying circuit suitable for a rectifying / smoothing circuit for converting power from AC to DC. 2. Description of the Related Art FIG. 3 is a diagram showing a general rectifying / smoothing circuit 300 for performing power conversion (forward conversion) from AC to DC. The rectifier / smoothing circuit 300 includes a rectifier circuit 310,
And a smoothing circuit 320. Rectifier circuit 310
Is constituted by connecting diodes 302 and 303 connected in series and diodes 304 and 305 connected in series, and an AC power supply 301 connected between a signal input terminal of the diode 302 and a signal input terminal of the diode 304.
Full-wave rectification of the AC voltage (current) supplied from the The smoothing circuit 320 includes a capacitor 306 connected in parallel with the rectifier circuit 310, and integrates the signal rectified in the full-wave rectifier circuit 310 and converts the signal into a smooth DC signal. In the rectifying / smoothing circuit 300 having the above configuration, immediately after the AC power supply 301 is turned on, an extremely large charging current flows into the capacitor 306 of the smoothing circuit 320 in a short time. The flow of the extremely large charging current may damage the capacitor 306 or shorten its life. Further, when the extremely large charging current flows, the diodes 302 to 305 included in the rectifier circuit 310 may be damaged. FIG. 4 shows a rectifying / smoothing circuit 3 shown in FIG.
This is a circuit in which a resistor circuit 330 that is enabled only for a predetermined time after the AC power supply 301 is turned on is added to the subsequent stage of the rectifier circuit 310 of FIG. The resistor circuit 330 includes a current limiting resistor 307 and a relay switch 308 connected in parallel. When the AC power supply 301 is turned on, the relay switch 3
08 is off for a predetermined time. The predetermined time is a time (generally several seconds) until charging of the capacitor of the smoothing circuit 320 is completed. When the relay switch 308 is turned off, the charging current flowing into the capacitor 306 per unit time is reduced by the resistor 307.
This can prevent a large charging current from flowing into the capacitor 306. After a lapse of a predetermined time, the relay switch 308 is turned on. As a result, the resistance 30
7 is short-circuited. However, there is a problem that the size of the current limiting resistor 307 increases. Further, there is a problem that the relay switch 308 is large in size and requires a circuit for controlling the square root. Accordingly, the present invention provides a circuit for a subsequent stage, for example, a capacitor constituting a smoothing circuit when an AC power is turned on, without using large circuit elements such as a relay switch and a current limiting resistor. It is an object of the present invention to provide a rectifier circuit provided with a mechanism for protecting the rectifier, and a rectifier / smoothing circuit provided with the rectifier circuit. [0007] A rectifier circuit according to the present invention is a rectifier circuit comprising an on-function controllable switch for rectifying an AC signal supplied from an AC power supply, wherein the rectifier circuit is disposed at a subsequent stage of the rectifier circuit. In the case where a circuit having a circuit element that is damaged by the entire current after the rectification flows immediately after the AC power supply is turned on is provided, the on-function control switch is turned on at least for a predetermined period immediately after the AC power supply is turned on. A first circuit that outputs a sawtooth-shaped first signal that increases or decreases at a predetermined cycle, and a first signal that is output from the first circuit and a second signal within the cycle. A second circuit that outputs a second signal that decreases or increases in a direction in which the first signal increases or decreases so as to intersect with the first signal; The first signal and the second signal are turned on only for a time.
And a third circuit for generating a third signal for turning on or off the on-function control switch in response to the intersection of the signals. [0010] In the rectifier circuit of the present invention, all the current after rectification by the rectifier circuit flows into the subsequent stage of the rectifier circuit immediately after the AC power is turned on. In the case where a circuit having a circuit element that is damaged by the above, for example, a smoothing circuit is provided, the amount of output current is regulated so that the charging current gradually flows into the capacitor of the smoothing circuit after the AC power is turned on. A control circuit is provided. Less than,
The configuration and operation of the rectifier circuit according to the embodiment having the above features will be described. FIG. 1 shows a full-wave rectifier circuit 2 according to an embodiment.
FIG. 2 is a diagram illustrating a configuration of a rectifying / smoothing circuit 200 including a rectifying / smoothing circuit 10. 2A to 2G show the signal waveforms at points P1 to P5 in the control circuit 100 immediately after the power is turned on, the output waveform of the rectifier circuit 210 flowing at point P6, and the smoothing flowing at point P7. FIG. 3 is a diagram illustrating an output waveform of a circuit 220. The rectifying / smoothing circuit 200 includes a full-wave rectifying circuit 210 and a smoothing circuit 220. The rectifier circuit 210 is a full-wave rectifier circuit including a thyristor that is an on-function controllable switch, and includes thyristors 202 and 203 connected in series and thyristors 204 and 205 connected in parallel. Here, even if one of the thyristors 202 and 203 or one of the thyristors 204 and 205 is formed of a diode, the function is the same. AC power supply 20
1 is an input terminal of the thyristor 202 and the thyristor 20
4 input terminals. Smoothing circuit 220
Is a capacitor 20 connected in parallel with the rectifier circuit 210.
6. The full-wave rectifier circuit 210 includes a control circuit 100 for controlling the firing angles of the four thyristors 202 to 205. The control circuit 100 is roughly divided into a two-time integration circuit 120 operating in units of one cycle of the rectified signal.
(The waveform of the output signal is shown in (c) of FIG. 2), and an attenuation circuit 130 that outputs a signal that attenuates with time from a predetermined initial value (the waveform of the output signal is shown in (d) of FIG. 2). When,
The outputs of the twice integration circuit 120 and the attenuation circuit 130 are compared. If the output of the twice integration circuit 120 is large, “Hig
h ”as a firing signal
9 (the waveform of the output signal is shown in FIG. 2 (e)). Hereinafter, the configuration of the control circuit 100 will be described in detail. The AC power supply 101 is turned on at the same timing as the AC power supply 201. The AC power supply 201 may be used as the AC power supply 101. The rectifier circuit 103 is, for example, a well-known rectifier circuit in which two diodes connected in series are connected in parallel, like the rectifier circuit 310 described with reference to FIG. An AC voltage (current) supplied from the AC power supply 101 is full-wave rectified and output. FIG. 2A shows a signal waveform after full-wave rectification flowing to the point P1. The comparator 104 has a predetermined threshold V
The signal after the rectification is converted into a binary digital signal by comparison with th and output. FIG. 2B shows a digital signal flowing to the point P2. The transformer 102 is opposed to the primary coil 102a connected to the AC power supply 101, and has two secondary coils 102b and 102c and rectifier circuits 102d and 102.
e, smoothing circuits 102f and 102g,
01 is transformed, rectified and smoothed to + Vref, -V
ref is output. The rectifier circuits 102d and 102e
For example, a well-known circuit in which two diodes connected in series are connected in parallel, such as the rectifier circuit 310 described with reference to FIG.
Note that + Vref and -Vref are low values that do not require consideration of damage to the smoothing circuits 102f and 102g due to the turning on of the power supply 101. The + Vref obtained from the secondary coil 102b of the transformer 102 is input to the twice integration circuit 120. The two-time integration circuit 120 includes an integration circuit 105 and an integration circuit 106 connected in series. Integration circuit 10
Reference numeral 5 denotes a well-known integration circuit including a resistor 105a, an operational amplifier 105b, and a capacitor 105c, to which an analog switch 105d for short-circuiting the circuit is added. The analog switch 105d is a so-called transistor switch, and switches on when the digital signal output from the comparator 104 is "Low". The output of the integrating circuit 105 is
Is input to The integration circuit 106 is obtained by adding an analog switch 106d for short-circuiting the well-known integration circuit including a resistor 106a, an operational amplifier 106b, and a capacitor 106c. Analog switch 1
06d is a so-called transistor switch, and the digital signal output from the comparator 104 is "Low".
Switch on during FIG. 2C shows an output waveform of the integration circuit 106 flowing at the point P3. On the other hand, the secondary coil 102 of the transformer 102
-Vref obtained from a is Vref (1-e
−t / τ ) (where, Vref: amplitude of the voltage appearing on the secondary side of the transformer 102, e: bottom of natural logarithm, t: elapsed time after power-on, τ: when determined by the resistor 107a and the capacitor 107c) (Which is a constant). The attenuation circuit 130 includes the integration circuit 1
07 and a subtractor 108. Integration circuit 107
Is composed of a resistor 107a, an operational amplifier 107b, and a capacitor 107c. The output of the integration circuit 107 is input to a subtractor 108. The subtracter 108 includes a resistor 108
a, resistor 108b, operational amplifier 108c, and resistor 108
d. The output of the integration circuit 107 is a resistor 108
a. Also, the transformer 10 is connected to the resistor 108b.
2 is applied. In the above configuration, Vref (1-e) is output from the output terminal of the subtractor 108.
−t / τ ) is output. FIG. 2D shows the point P
4 shows a signal waveform flowing in FIG. The output of the integration circuit 106 is input to a positive input terminal of a comparator 109. Also, the subtractor 10
The output of 8 is input to the negative input terminal of the comparator 109. The comparator 109 outputs a “High” thyristor firing signal to each of the thyristors 202 to 205 constituting the full-wave rectifier circuit 210 when the output of the integration circuit 106 is larger than the output of the subtractor 108. (E) of FIG.
Indicates a signal waveform flowing to the point P5. FIG. 2F shows a signal waveform at a point P6 of the full-wave rectifier circuit 210 which operates according to the input thyristor firing signal. FIG. 2G shows a signal waveform flowing to the point P7 of the smoothing circuit 220. As can be seen from this waveform, the control circuit 100 regulates the amount of current flowing from the rectifier circuit 210 to the smoothing circuit 220 immediately after the AC power supplies 101 and 201 are turned on, and gradually controls the capacitor 206 constituting the smoothing circuit 220. Charge. Thus, it is possible to prevent a large charging current from suddenly flowing into the capacitor 206 constituting the smoothing circuit 220 and prevent the capacitor 206 from being damaged. As described above, the firing angle control circuit 1
In the rectifying / smoothing circuit 200 provided with 00, the output amount immediately after power-on can be regulated. As a result, it is possible to prevent an overcurrent generated after the power is turned on from flowing directly into a circuit at a subsequent stage, thereby preventing circuit elements from being damaged. Further, each firing of the thyristor immediately after power-on is gradually increased from the minimum value. As a result, it is possible to prevent an overcurrent generated immediately after the power is turned on from flowing directly into a circuit at a subsequent stage, thereby preventing circuit elements from being damaged. In addition, by employing a configuration in which an ignition signal is generated by an analog circuit without using a digital control circuit such as a computer, a highly reliable and relatively small-scale circuit can be formed. Further, it is possible to prevent the capacitor of the smoothing circuit for smoothing the rectified AC power supply from being damaged by overcurrent. According to the rectifier circuit of the present invention, a rush current to a capacitor constituting a smoothing circuit can be prevented without using a large-sized circuit element such as a relay switch or a current limiting resistor. With the lapse of time, the conduction angle is acceleratedly increased, and the activation can be completed in a short time. [0027]
【図面の簡単な説明】
【図1】 実施の形態の整流・平滑化回路の構成図であ
る。
【図2】 整流・平滑化回路内の各点に流れる信号波形
を示す図である。
【図3】 従来の整流・平滑化回路の構成図である。
【図4】 従来の整流・平滑化回路の構成図である。
【符号の説明】
200 整流・平滑化回路、210 全波整流回路、2
20 平滑化回路、100 点弧各制御回路、101
交流電源、102 変圧器、103 整流回路、10
4,109 コンパレータ、105,106,107積
分回路、108 減算器。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a rectifying / smoothing circuit according to an embodiment. FIG. 2 is a diagram showing signal waveforms flowing to respective points in a rectifying / smoothing circuit. FIG. 3 is a configuration diagram of a conventional rectification / smoothing circuit. FIG. 4 is a configuration diagram of a conventional rectification / smoothing circuit. [Description of Signs] 200 rectifier / smoothing circuit, 210 full-wave rectifier circuit, 2
20 smoothing circuit, 100 firing control circuits, 101
AC power supply, 102 transformer, 103 rectifier circuit, 10
4,109 Comparator, 105, 106, 107 Integrator, 108 Subtractor.
Claims (1)
れ、交流電源より供給される交流信号を整流する整流回
路であって、上記整流回路の後段に、交流電源の投入直
後に上記整流後の全電流が流れ込むことにより損傷を受
ける回路素子を有する回路を備える場合において、 少なくとも交流電源の投入直後の所定の期間、上記オン
機能可制御スイッチをオンにする期間を制御する制御回
路であって、所定の周期で増加又は減少する鋸歯状の第
1信号を出力する第1回路と、上記第1回路の出力する
第1信号と上記周期内において2回交差するように、上
記第1信号の増加又は減少する方向に向かって減少又は
増加する第2信号を出力する第2回路と、上記オン機能
可制御スイッチを次第に長い時間だけオンにするよう
に、上記第1信号及び第2信号の交差に応じて上記オン
機能可制御スイッチをオン又はオフにする第3信号を生
成する第3回路とを含む制御回路を備えたことを特徴と
する整流回路。(57) [Claim 1] A rectifier circuit configured by an on-function controllable switch and rectifying an AC signal supplied from an AC power supply, wherein a rectifier circuit of the AC power supply is provided after the rectifier circuit. In the case where a circuit having a circuit element that is damaged by the flow of all the rectified current immediately after being turned on is provided, at least a predetermined period immediately after turning on the AC power source and a period during which the on function control switch is turned on is controlled. A first circuit that outputs a saw-toothed first signal that increases or decreases at a predetermined cycle, and intersects twice with the first signal output by the first circuit within the cycle. A second circuit for outputting a second signal that decreases or increases in a direction of increasing or decreasing the first signal, and turning on the on-function controllable switch for a gradually longer time; A rectifier circuit comprising: a third circuit that generates a third signal that turns on or off the on-function controllable switch in response to the intersection of the first signal and the second signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001192809A JP3509782B2 (en) | 2001-06-26 | 2001-06-26 | Rectifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001192809A JP3509782B2 (en) | 2001-06-26 | 2001-06-26 | Rectifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003009533A JP2003009533A (en) | 2003-01-10 |
JP3509782B2 true JP3509782B2 (en) | 2004-03-22 |
Family
ID=19031206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001192809A Expired - Fee Related JP3509782B2 (en) | 2001-06-26 | 2001-06-26 | Rectifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3509782B2 (en) |
-
2001
- 2001-06-26 JP JP2001192809A patent/JP3509782B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003009533A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
JP3349781B2 (en) | Switching regulator power supply | |
JP3394915B2 (en) | Power supply | |
JPH04368469A (en) | Switching power source | |
JP3509782B2 (en) | Rectifier circuit | |
JP2001016851A (en) | Switching power supply unit | |
JPS61244271A (en) | Switching regulator | |
JPS6024669B2 (en) | Intermittent transistor DC converter | |
JPH05344732A (en) | Switching regulator type power supply device | |
KR20200078110A (en) | Bipolar pulse power supply circuit | |
JPS6219104Y2 (en) | ||
JPH0898393A (en) | Dc power unit | |
JPH0214293U (en) | ||
JP3134913B2 (en) | Switching device | |
JP2773534B2 (en) | DC power supply | |
JP2984466B2 (en) | Ringing choke converter | |
JP3287039B2 (en) | Switching power supply | |
JP2513741Y2 (en) | Overcurrent detection circuit for switching power supply | |
JP3090299B2 (en) | Power supply circuit | |
JPH0314952Y2 (en) | ||
JP2637646B2 (en) | DC power supply circuit | |
JPH08289536A (en) | Power supply apparatus | |
JPH10174438A (en) | Power supply unit for ac input | |
JP2500989Y2 (en) | Switching power supply | |
JPH0246231Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3509782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |