JPS61280663A - トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は例えば電池で駆動される低電圧用半導体集積回
路に組込まれるトランジスタの改良に関する。

（ロ）従来の技術 従来、半導体集積回路（ＩＣ）に組込まれるトランジス
タとしては、例えば特開昭５９−１８９６６５号公報に
記載されているものがある。

すなわち第３図に示す如く、Ｐ型半導体基板（１）上に
形成したＮ型エピタキシャルＷｉ（２）と、基板（１）
表面に設けたＮ＋型の埋込層（３）と、との埋込層（３
）を囲むようにエピタキシャル層（２）を貫通シたＰ＋
型の分離領域（４）と、分離領域（４）により島状に分
離された島領域（５）と、島領域（５）表面に形成した
Ｐ型のベース領域（６）と、ベース領域（６）表面に形
成したＮ十型のエミッタ領域（力と、エピタキシャル層
（２）表面を被覆する酸化膜（８）と、この酸化膜（８
）の電極孔を介してコレクタコンタクト領域（９）、ベ
ース領域（６）およびエミッタ領域（７）に夫々オーミ
ックコンタクトするコレクタ電極ａ・、ベース電極α１
）およびエミッタ電極Ｏ２とから成り、島領域（５）を
コレクタとしてＮＰＮ型トランジスタが構成される。

そして、通常のＩＣに組み込む場合には耐圧（ｖ４゜＊
　Ｖ（−１１□）約４０Ｖを実現するためにベース領域
（６）と分離領域（４）との離間距離は１０μ以上必要
であった。

斯上した如く構成したトランジスタを低１ヒ圧用ＩＣに
組み込む場合、本願発明者は離間距離の縮小化を目的と
してエピタキシャル層（２）の比抵抗ρを下げる（不純
物濃度を上げる）ことを考えた。

すなわち、低電圧用ＩＣとしてはそれ程高い耐圧を要と
しないので、エピタキシャル層（２）のρを下げること
によりコレクタ・ペース及びコレクタ、分離接合に広が
る空乏層の広がりを抑制し、離間距離を縮めて島領域（
５）のパターンサイズを低減するものである。その結果
として耐圧は低下するが、低電圧用ＩＣとしては問題な
い。

（ハ）　発明が解決しようとする問題点しかしながら、
斯上した手法ではエピタキシャル層（２）のρを下げす
ぎるとトランジスタのｈＦｌｌがばらつくという欠点が
あり、さらにはペース領域（６）と島領域（５）及び基
板（１）またはベース領域（６）と島領域（５）及び分
離領域（４）とで形成される寄生ＰＮＰトランジスタに
よる寄生効果が生じやすいという欠点があった。

に）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、エピタキシャル
層（１３のρを変えることなくパターンサイズを縮小し
、且つ寄生効果を完全に防止した低電圧駆動用トランジ
スタを得ることを目的とし、ベース領域ａｅを除く島領
域α９表面に形成したＮ＋型第１領域（ハ）と、島領域
＜１５１表面から埋込層αＪまで達するＮ＋型第２領域
（至）とを備え、第２領域（至）は分離領域に接触し且
つベース領域（ｌｅを包囲する様に形成したことを特徴
とする。

（ホ）作用 本発明によれば、エピタキシャル層α２のρを変えるこ
となく島領域時における空乏層の広がりを抑制でき、さ
らにはベース領域αｅはＮ＋型の第１領域（ハ）、第２
領域弼及び埋込層０とで完全に包囲されるので、寄生効
果を完全に防止することができる。

（へ）実施例 以下本発明を図面を参照しながら詳細に説明する。

第１図は本発明による一実施例を示し、Ｐ型半導体基板
αυ上に形成したＮ型エピタキシャル層αのと、エピタ
キシャル層（１２表面から基板αυまで達するＰ＋型分
離領域αをと、分離領域（１４）により他領域とは電気
的に分離された島領域（１５１と、島領域ａ９底部に埋
込まれたＮ＋型埋込層αＪと、島領域Ｃ１５表面に形成
したＰ型ベース領域ａ６１と、ベース領域傾表面に形成
したＮ＋型エミッタ領域αηと、ベース領域＋１１１９
を除く全ての島領域０５１表面に形成したＮ＋型第１領
域（ハ）と、島領域（１９表面から埋込層０まで達し、
分離領域α荀と接触しながらベース領域（１６１を包囲
する様に形成したＮ＋型第２領域（ハ）と、エピタキシ
ャル層α２を被覆する酸化膜α樽と、この酸化膜（２）
に形成した電極孔を介して各領域に夫々オーミックコン
タクトするＭ、１＆（２）ＣＩ）＠より構成されている
。島領域α９はコレクタであり、第２領域（至）をコレ
クタ低抵抗領域、第１領域（ハ）をコレクタコンタクト
として電極頭により導出される。

本発明の特徴とする第１の点は、ベース領域ｕｅを除く
全ての島領域（へ）表面にＮ＋型の第１領域（ハ）を設
けた点にある。この構造によれば、島領域α最表面にお
ける空乏層の広がりを抑制することができるので、抑制
した分だけベース領域Ｑｌ１９と分離領域ａ４との離間
距離を縮めることができる。

本発明の特徴とする第２の点は、島領域８５１表面から
埋込層０階まで達し、分離領域Ｉと接触しながらベース
領域（ｌＥ９を包囲する様にＮ＋型の第２領域（ホ）を
設けた点にある。この構造によれば、コレクタ・分離接
合に広がる空乏層を抑制するので前記した離間距離を縮
めることに寄与する他、第２領域（至）をコレクタ低抵
抗領域とするのでコレクタ抵抗ｒｅが減少し、ＮＰＮ）
ランジスタの■。（ｓａｔ）が低くなることと、エミッ
タ領域（１７）から注入され、コレクタ領域φ斤捕獲し
きれないキャリアはベース領域（１ｅを包囲する第２領
域（ハ）と埋込層（１３とで全て捕獲されるので島領域
（Ｌ９をペースとする寄生ＰＮＰトランジスタのｈｔｍ
が低下することの相乗効果により寄生効果を完全に防止
することができる。

斯上した如く構成したＮＰＮ）ランジスタは第１領域田
内で最も空乏層の広がりを抑制しているので、ここで耐
圧（Ｖ、、０．　Ｖｃ−、、、）が決定される。

従って第１領域（至）の不純物濃度は耐圧の値が使用電
圧より下まわらないように設定しなければならない。本
願発明者はエミッタ領域αη拡散工程を用いて同時に第
１領域（ハ）を形成し、耐圧７Ｖ、離間距離＝５μ以下
を実現した。

（ト）　　発明の詳細 な説明した如く、本発明によれば第１領域（至）が空乏
層の広がりを抑制するのでその分だけ離間距離を縮小し
、小型化・高集積化が図れる利点がある。また第２領域
（イ）によりコレクタ抵抗ｒ０が低減するのでＶｃｍ（
ｓａｔ）が低くなり、Ｉ　ｃ　（ｍａｙＪが大となる他
、寄生効果を完全に防止できる。さらにエピタキシャル
層ａｚのρを変えな（ても良いのでｈ□がばらつくこと
な（、従来の工程がそのまま流用でき、即実施可能であ
る。

すなわち本発明によれば、小型化・高集積化した寄生効
果のない特性良好な低電圧用ＩＣが容易に実現できると
いう効果を有する。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明によるトランジスタを
説明する断面図、平面図、第３図は従来のトランジスタ
を説明する断面図である。 主な図番の説明 （１）Ｑｌ）＆を半導体ｍ板、　！３）（１３ハ埋込４
、　（４）Ｈ＋を分離領域、　（６）αｅはペース領域
、　器は第１領域、凶は第２領域である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　末 弟１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と前記基板表面に設けた逆導電型の埋込層
   と前記エピタキシャル層を貫通する一導電型の分離領域
   により島状に分離した島領域と該島領域表面に形成した
   一導電型のベース領域と該ベース領域表面に形成した逆
   導電型のエミッタ領域と前記ベース領域を除く前記島領
   域表面に形成した逆導電型の第１領域と前記島領域表面
   から前記埋込層まで達する逆導電型の第２領域とを備え
   、該第２領域は前記分離領域に接触し且つ前記ベース領
   域を包囲する様に形成したことを特徴とするトランジス
   タ。