JPS61278957A - I/o transfer data trap system - Google Patents

I/o transfer data trap system

Info

Publication number
JPS61278957A
JPS61278957A JP11985085A JP11985085A JPS61278957A JP S61278957 A JPS61278957 A JP S61278957A JP 11985085 A JP11985085 A JP 11985085A JP 11985085 A JP11985085 A JP 11985085A JP S61278957 A JPS61278957 A JP S61278957A
Authority
JP
Japan
Prior art keywords
trap
access
input
area
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11985085A
Other languages
Japanese (ja)
Inventor
Hirochika Mano
真野 弘誓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11985085A priority Critical patent/JPS61278957A/en
Publication of JPS61278957A publication Critical patent/JPS61278957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To collect access request source source information by checking whether or not the trap definition area of a main memory device is accessed at the time of analyzing a channel command word CCW. CONSTITUTION:When data is transferred to an I/O device 4, a channel device 3 executes the CCW analysis, and a control part 9 checks whether the trap definition is present or not with the aid of trap difinition presence or absence information on contents in a register 5. When the trap definition is present, it is checked to be an access to the trap indication area or not with the aid of the main memory address of a CCW memory 8, the number of transfer words, the trap definition area top addresses of the contents of registers 6 and 7 and a trap definition final address. When it is the access to the trap definition area, a trap detecting flag 10 is set, and a trap interruption is applied to a central processing unit 1. Thus the central processing unit 1 can collect the address of the I/O device issuing an access request and trap information on CCW, etc.

Description

【発明の詳細な説明】 〔概要〕 入出力装置との間のデータ転送により、主記憶装置上の
トラップ指定エリヤがアクセスされたか否かを検出して
、中央処理装置へトラップ割込みを行い、主記憶装置上
の特定エリヤへの不当なアクセスの原因追求を可能とす
るものである。
[Detailed Description of the Invention] [Summary] It is detected whether or not a trap designated area on the main storage device has been accessed by data transfer with the input/output device, and a trap interrupt is sent to the central processing unit. This makes it possible to investigate the cause of illegal access to a specific area on a storage device.

〔産業上の利用分野〕[Industrial application field]

本発明は、中央処理装置、主記憶装置、チャネル装置、
入出力装置を備えたシステムに於いて、入出力装置との
間のデータ転送による主記憶装置アクセスをトラップす
る入出力転送データ・トラップ方式に関するものである
The present invention provides a central processing unit, a main storage device, a channel device,
The present invention relates to an input/output transfer data trap method for trapping main memory accesses due to data transfer between input/output devices in systems equipped with input/output devices.

〔従来の技術〕[Conventional technology]

主記憶装置のトラップ指定エリヤをコマンドによって指
定し、中央処理装置は、主記憶装置へアクセスした時、
そのアクセス・アドレスによってトラップ指定エリヤで
あるか否か判別することができるから、トラップ指定エ
リヤがアクセスされた場合に、中央処理装置自身にトラ
ップ割込みが行われる。このトラップ割込みによってア
クセス要求元等の情報を収集し、トラップ指定エリヤへ
のアクセス原因等の追求を行うものである。
The trap specification area of the main memory is specified by a command, and when the central processing unit accesses the main memory,
Since it is possible to determine whether or not the area is a trap designated area based on the access address, when the trap designated area is accessed, a trap interrupt is issued to the central processing unit itself. This trap interrupt collects information such as the source of the access request and investigates the cause of access to the trap designated area.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

中央処理装置から主記憶装置をアクセスした場合は、前
述のようにトラップ割込みを行うことができるが、入出
力装置との間のデータ転送に於いて、主記憶装置のトラ
ップ指定エリャヘアクセスした場合は、中央処理装置は
トラップ指定エリヤへのアクセスであるか否かを判別で
きない。従って、この場合、トラップ割込みを行うこと
ができず、主記憶装置の成るエリヤが入出力装置によっ
て不当にアクセスされた場合に、その原因の追求が困難
であった。
When the main memory is accessed from the central processing unit, a trap interrupt can be performed as described above, but when the trap specified area of the main memory is accessed during data transfer with the input/output device, The central processing unit cannot determine whether the access is to a trap designated area or not. Therefore, in this case, a trap interrupt cannot be performed, and when an area of the main memory is illegally accessed by an input/output device, it is difficult to investigate the cause.

本発明は、入出力装置とのデータ転送により主記憶装置
上のトラップ指定エリヤがアクセスされたか否かを検出
し、検出された場合には、アクセス要求元の情報を収集
することを目的とするものである。
The present invention aims to detect whether or not a trap designated area on a main storage device is accessed through data transfer with an input/output device, and if it is detected, to collect information on the source of the access request. It is something.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の入出力転送データ・トラップ方式は、第1図を
参照して説明すると、中央処理装置1と主記憶装置2と
チャネル装置3と入出力装置4とを有するシステムに於
いて、主記憶装置2のトラップ指定エリヤをコマンドに
よって指定し、入出力装置4のデータ転送時に、主記憶
装置2をアクセスした時、入出力制御プログラム或いは
トラップ指定エリヤの情報を予めチャネル装置3に転送
しておいて、チャネルコマンドワード(CCW)解析時
に、トラップ指定エリヤへのアクセスであるか否かをチ
ェックし、トラップ指定エリヤへのアクセスの場合は、
中央処理装置1ヘトラップ割込みを行い、入出力装置ア
ドレス等を含むアクセス要求元情報を収集するものであ
る。
The input/output transfer data trap method of the present invention will be explained with reference to FIG. When the trap designation area of the device 2 is designated by a command and the main storage device 2 is accessed during data transfer of the input/output device 4, the information of the input/output control program or the trap designation area is transferred to the channel device 3 in advance. When the channel command word (CCW) is analyzed, it is checked whether the access is to the trap specified area, and if the access is to the trap specified area,
It makes a trap interrupt to the central processing unit 1 and collects access request source information including input/output device addresses and the like.

〔作用〕[Effect]

入出力装置4とのデータ転送時に、主記憶装置2のトラ
ップ指定エリヤがアクセスされたか否かを、入出力制御
プログラム或いはチャネル装置3でチャネルマントワー
ド(CCV)解析時にチェックするもので、中央処理装
置1から主記憶装置2へのアクセスの場合と同様に、入
出力装置4からのアクセスの場合も、トラップすること
ができる。
During data transfer with the input/output device 4, the input/output control program or the channel device 3 checks whether or not the trap designated area of the main storage device 2 has been accessed when the channel cloak word (CCV) is analyzed. Similar to the access from the device 1 to the main storage device 2, the access from the input/output device 4 can also be trapped.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は、本発明の一実施例のブロック図であり、1は
中央処理装置、2は主記憶装置、3はチャネル装置、4
は入出力装置、5はトラップ指定有無識別情報をセット
するレジスタ、6はトラップ指定エリヤ先頭アドレスを
セットするレジスタ、7はトラップ指定エリヤ最終アド
レスをセットするレジスタ、8はチャネルコマンドワー
ド・メモリ、9は制御部、10はトラップ検出フラグで
ある。
FIG. 2 is a block diagram of an embodiment of the present invention, in which 1 is a central processing unit, 2 is a main storage device, 3 is a channel device, and 4 is a block diagram of an embodiment of the present invention.
5 is an input/output device; 5 is a register for setting trap designation identification information; 6 is a register for setting a trap designation area start address; 7 is a register for setting a trap designation area final address; 8 is a channel command word memory; 9 is a control unit, and 10 is a trap detection flag.

中央処理装置1から主記憶装置2のトラップ指定エリヤ
をコマンドによって設定し、そのトラップ指定有無識別
情報、トラップ指定エリヤ先頭アドレス、トラップ指定
エリヤ最終アドレスを、特殊コマンドによってチャネル
装置3のレジスタ5.6.’7に設定する。
The central processing unit 1 sets the trap designation area of the main storage device 2 by a command, and the trap designation identification information, the trap designation area start address, and the trap designation area end address are sent to the registers 5.6 of the channel device 3 by a special command. .. 'Set to 7.

入出力装置4とのデータ転送時に、チャネル装置3は、
チャネルコマンドワード解析を行い、又レジスタ5の内
容のトラップ指定有無識別情報により、トラップ指定が
あるか否か制御部9でチェックする。トラップ指定があ
る場合は、チャネルコマンドワード・メモリ8の主記憶
アドレス及び転送語数と、レジスタ6.7の内容のトラ
ップ指定エリヤ先頭アドレスとトラップ指定最終アドレ
スとにより、トラップ指定エリヤへのアクセスであるか
否かチェックする。
During data transfer with the input/output device 4, the channel device 3
The channel command word is analyzed, and the controller 9 checks whether there is a trap designation based on the trap designation identification information contained in the register 5. If there is a trap designation, access to the trap designation area is based on the main memory address and transfer word count of channel command word memory 8, and the trap designation area start address and trap designation end address of the contents of register 6.7. Check whether or not.

トラップ指定エリヤへのアクセスの場合は、トラップ検
出フラグ10をセットし、中央処理装置1ヘトラップ割
込みを行う。それによって、中央処理装置1は、アクセ
ス要求の入出力装置4のアドレス、チャネルコマンドワ
ード等のトラップ情報を収集する。従って、DMA転送
による入出力装置4と主記憶装置2との間のデータ転送
時に、主記憶装置2のトラップ指定エリヤへのアクセス
をトラップすることができる。
When accessing a trap designated area, a trap detection flag 10 is set and a trap interrupt is issued to the central processing unit 1. Thereby, the central processing unit 1 collects trap information such as the address of the input/output device 4 of the access request and the channel command word. Therefore, when data is transferred between the input/output device 4 and the main storage device 2 by DMA transfer, access to the trap designated area of the main storage device 2 can be trapped.

第3図は本発明の他の実施例の説明図であり、入出力制
御プログラムによって処理する場合についてのものであ
る。入出力装置を起動する時に、主記憶アドレス、転送
語数等を含むチャネルコマンドワードCCWの編集(1
)、  )ラップ指定の有無のチェック(2)を行う。
FIG. 3 is an explanatory diagram of another embodiment of the present invention, in which processing is performed by an input/output control program. When starting up the input/output device, edit the channel command word CCW (1
), )Check whether there is a wrap specification (2).

トラップ指定がなければ、通常の処理としての入出力装
置起動(3)となる。
If there is no trap specification, the input/output device is started (3) as normal processing.

又トラップ指定がある場合は、主記憶アドレス指定、転
送語数指定等のチャネルコマンドワードCCWの解析(
4)を行い、アクセスエリヤと、トラップ指定エリヤ先
頭アドレス、トラップ指定エリヤ最終アドレスによるト
ラップ指定エリヤ情報と比較(5)する。それによって
、トラップ指定エリヤへのアクセス(6)か否かを識別
し、トラップ指定エリヤへのアクセスでない場合は、入
出力装置起動(3)となる。又トラップ指定エリヤへの
アクセスの場合は、入力装置アドレス、チャネルコマン
ドワードCCW、アクセス要求(データ書込みか続出か
の情報)等のトラップ情報収集(7)を行い、トラップ
情報収集上1ツヤへ格納する。このトラップ情報収集エ
リヤの内容は、コマンドによって表示可能となるもので
ある。
In addition, if there is a trap specification, analysis of the channel command word CCW such as main memory address specification and transfer word count specification (
4) and compares the access area with the trap designated area information based on the trap designated area first address and trap designated area final address (5). Thereby, it is determined whether the access is to the trap designated area (6), and if the access is not to the trap designated area, the input/output device is activated (3). In addition, in the case of access to a trap designated area, trap information such as input device address, channel command word CCW, access request (information on whether to write data or continue), etc. is collected (7), and the trap information is stored in one layer. do. The contents of this trap information collection area can be displayed by a command.

又記憶部と制御部とからなる主記憶装置2に於いて、制
御部に、第2図のチャネル装置3と同様に、トラップ指
定有無識別情報、トラップ指定エリヤ情報を格納するレ
ジスタ等を設け、入出力装置4からDMA (ダイレク
トメモリアクセス)要求があった時に、制御部は、トラ
ップ指定有無識別情報によってトラップ指定の有無を識
別し、トラップ指定がある場合は、アクセス要求の主記
憶アドレスがトラップ指定エリヤ範囲に属するか否かを
チェックし、トラップ指定エリヤへのアクセスである場
合は、トラップ検出信号をチャネル装置3へ送出し、チ
ャネル装置3はその゛トラップ検出信号により、トラッ
プ検出されたチャネルコマンドワードCCWを識別し、
そのチャネルコマンドワードCCWの実行終了時に、ト
ラップ検出有無を割込情報に付加した中央処理装置1へ
割込みを行う。
In addition, in the main memory device 2 consisting of a storage section and a control section, the control section is provided with registers, etc. for storing trap designation identification information and trap designation area information, similar to the channel device 3 of FIG. When a DMA (direct memory access) request is received from the input/output device 4, the control unit identifies the presence or absence of a trap specification based on the trap specification presence/absence identification information, and if there is a trap specification, the main memory address of the access request is the trap specification. It is checked whether the area belongs to the specified area range, and if the access is to the trap specified area, a trap detection signal is sent to the channel device 3, and the channel device 3 uses the trap detection signal to detect the trap detected channel. identify the command word CCW;
At the end of the execution of the channel command word CCW, an interrupt is made to the central processing unit 1 which has added the presence or absence of trap detection to the interrupt information.

中央処理装置1は、割込情報中のトラップ検出有りの情
報により、入出力装置アドレスやチャネルコマンドワー
ドCCW等のトラップ情報収集を行うものである。
The central processing unit 1 collects trap information such as input/output device addresses and channel command words CCW based on information indicating that a trap has been detected in the interrupt information.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、DMA等による
入出力装置4から主記憶装置2へのアクセス時に、主記
憶装置2のトラップ指定エリヤへのアクセスであるか否
かをチャネルコマンドワードCCWの編集、解析等によ
り識別し、中央処理装置1ヘトラップ割込みを行い、入
出力装置4からの不当なアクセスの原因を追求する為の
トラップ情報を収集することができる。
As explained above, according to the present invention, when accessing the main storage device 2 from the input/output device 4 by DMA or the like, the channel command word CCW determines whether or not the access is to the trap designated area of the main storage device 2. It is possible to identify the information by editing, analyzing, etc., issue a trap interrupt to the central processing unit 1, and collect trap information for investigating the cause of the illegal access from the input/output device 4.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、第2図は本発明の一
実施例のブロック図、第3図は本発明の他の実施例の説
明図である。 1は中央処理装置、2は主記憶装置、3はチャネル装置
、4は入出力装置、5.6.7はレジスタ、8はチャネ
ルコマンドワード・メモリ、9は制御部、10はトラッ
プ検出フラグである。
FIG. 1 is a block diagram of the principle of the invention, FIG. 2 is a block diagram of one embodiment of the invention, and FIG. 3 is an explanatory diagram of another embodiment of the invention. 1 is the central processing unit, 2 is the main memory, 3 is the channel device, 4 is the input/output device, 5.6.7 is the register, 8 is the channel command word memory, 9 is the control unit, and 10 is the trap detection flag. be.

Claims (1)

【特許請求の範囲】 中央処理装置(1)と、主記憶装置(2)と、チャネル
装置(3)を介して制御される入出力装置(4)とを有
するシステムに於いて、 前記主記憶装置(2)のトラップ指定エリヤをコマンド
によって指定し、 前記主記憶装置(2)への前記入出力装置(4)からの
アクセスに対して、入出力制御プログラム或いは前記ト
ラップ指定エリヤの情報を予め転送された前記チャネル
装置(3)に於けるチャネルコマンドワード解析時に、
トラップ指定エリヤへのアクセスであるか否かをチェッ
クし、 トラップ指定エリヤへのアクセスの場合は、前記中央処
理装置(1)へトラップ割込みを行って、入出力装置ア
ドレス等を含むアクセス要求元情報を収集することを 特徴とする入出力転送データ・トラップ方式。
[Scope of Claims] In a system comprising a central processing unit (1), a main memory (2), and an input/output device (4) controlled via a channel device (3), the main memory comprises: The trap designation area of the device (2) is designated by a command, and the input/output control program or the information of the trap designation area is pre-programmed for access from the input/output device (4) to the main storage device (2). When analyzing the channel command word in the transferred channel device (3),
Checks whether or not the access is to a trap designated area. If the access is to a trap designated area, a trap interrupt is made to the central processing unit (1), and access request source information including input/output device addresses, etc. An input/output transfer data trap method characterized by collecting .
JP11985085A 1985-06-04 1985-06-04 I/o transfer data trap system Pending JPS61278957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11985085A JPS61278957A (en) 1985-06-04 1985-06-04 I/o transfer data trap system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11985085A JPS61278957A (en) 1985-06-04 1985-06-04 I/o transfer data trap system

Publications (1)

Publication Number Publication Date
JPS61278957A true JPS61278957A (en) 1986-12-09

Family

ID=14771816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11985085A Pending JPS61278957A (en) 1985-06-04 1985-06-04 I/o transfer data trap system

Country Status (1)

Country Link
JP (1) JPS61278957A (en)

Similar Documents

Publication Publication Date Title
JPH1049365A (en) Floppy disk drive
JPS61278957A (en) I/o transfer data trap system
JP3419392B2 (en) Memory access monitoring device, memory access monitoring method, and recording medium recording memory access monitoring program
JP3145765B2 (en) Information processing device
JPH0448257B2 (en)
JP2533931B2 (en) Data contents protection method of dynamic allocation area
JPS6122811B2 (en)
JP3057883B2 (en) File reference method
JPH0291745A (en) Virtual storage address space access control system
JPH0581051A (en) Resource destruction supervisory system
JPS59112494A (en) Memory testing system
JPS6175446A (en) Address comparison system
JP3190694B2 (en) Diagnostic method for local memory
JPS588363A (en) Collecting system for program execution career information
JP2665173B2 (en) Processor trap circuit
JPS58223854A (en) Data processing system
JPS6325759A (en) Input/output control system for shared file
JPH03252746A (en) Memory access history preserving system
JPH06324910A (en) Access detector for computer system
JPH0415837A (en) Address detector
JPS6211746B2 (en)
JPH04278662A (en) Multiprocessor system
JPH03252831A (en) Method for collecting ras information by dma transfer
KR950029958A (en) Deferred Method Approach Method for Parallel / Multiprocessing Computer System and Its Apparatus
JPH0577091B2 (en)