JPS61278099A - Memory module - Google Patents

Memory module

Info

Publication number
JPS61278099A
JPS61278099A JP60120304A JP12030485A JPS61278099A JP S61278099 A JPS61278099 A JP S61278099A JP 60120304 A JP60120304 A JP 60120304A JP 12030485 A JP12030485 A JP 12030485A JP S61278099 A JPS61278099 A JP S61278099A
Authority
JP
Japan
Prior art keywords
data
rom
signal
inputted
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60120304A
Other languages
Japanese (ja)
Inventor
Seiichi Kageyama
影山 精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60120304A priority Critical patent/JPS61278099A/en
Publication of JPS61278099A publication Critical patent/JPS61278099A/en
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE:To obtain the titled memory module which can write and erase a program, etc., and also to obtain it at a low cost, by mounting and sealing a mask ROM and a ROM which can write and erase, in the same package. CONSTITUTION:For instance, a mask ROM 1 in which a data of a Chinese character of the first level of JIS has been stored, and a ROM in which a data of an external character has been stored, and which can execute write and erasion are mounted and sealed in the same package, and in case of reading Chinese character data, a signal is inputted from the first chip enable input terminal CE1, the mask ROM 1 operates, a data call signal is inputted from address input terminals A0-A16, and a data signal is outputted from data input/ output terminals D1-D8. In case of reading the external character data, a signal is inputted from the second chip enable input terminal CE2 so that the ROM 2 is operated. A signal is inputted from a write enable input terminal WE, the ROM 2 is operated, and the external character data signal is inputted to the ROM 2 from the data input/output terminals D1-D8.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、たとえばパッケージ内に漢字マスクROM等
を実装してなるメモリモジュールに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a memory module in which, for example, a Kanji mask ROM or the like is mounted in a package.

[発明の技術的背崇とその問題点] 従来からマスクROMは、たとえば漢字の文字パターン
を発生させる固定メモリとして多用されている。通常、
マスクROMを実装してメモリモジュールを構成する場
合には、マスクROMのベアデツプを伯のメモリ素子と
ともに同一のパッケージ内に実装し封止することが行な
われている。
[Technical deficiencies of the invention and its problems] Mask ROMs have conventionally been widely used as fixed memories for generating, for example, character patterns of Chinese characters. usually,
When a memory module is constructed by mounting a mask ROM, the bare depth of the mask ROM is mounted and sealed together with the other memory element in the same package.

このような漢字の文字パターンを発生させるメモリモジ
ュールは、一般にJIS第1、第2水準に準じた漢字の
文字パターンが記憶されており、それ以外の文字(外字
)パターンは、別のメモリに記憶させる必要がある。
Memory modules that generate such kanji character patterns generally store kanji character patterns that comply with JIS 1st and 2nd standards, and other character (external character) patterns are stored in separate memory. It is necessary to do so.

そして別のメモリに記憶させるメモリモジュールとして
、外字パターンを含んだマスクROMを要求に応じ開発
して、そのマスクROMをメモリモジュールに実装する
ことが行なわれているが、価格面および製作納期の面で
問題がある。また別のメモリに記憶させる他のメモリモ
ジュールとして、外字パターン用に紫外線消去型EPR
OMを他のメモリ素子とともに同一のパッケージ内に実
装し封止することが行なわれているが、この場合紫外線
消去型EPROMにプログラムの書込みおよび消去がで
きないという問題がある。さらにまたその際、プログラ
ムの書込みおよび消去用として紫外線透過窓を設けるメ
モリモジュールもあるが、構造が特殊なものとなり、コ
ストが高くなるという問題がある。
As a memory module to be stored in a separate memory, a mask ROM containing a custom character pattern is developed upon request, and the mask ROM is mounted in the memory module, but this method is difficult to implement due to the cost and production lead time. There is a problem with this. In addition, as another memory module that stores data in a separate memory, there is an ultraviolet erasable EPR for external character patterns.
The OM is mounted and sealed together with other memory elements in the same package, but in this case there is a problem that programs cannot be written or erased in the ultraviolet erasable EPROM. Furthermore, some memory modules are provided with ultraviolet-transmissive windows for writing and erasing programs, but these require a special structure and are expensive.

[発明の目的] 本発明はこれらの問題を解決するためになされたもので
、プログラムやデータ等の書込みおよび消去ができ、か
つ低コストのメモリモジュールを提供することを目的ど
している。
[Object of the Invention] The present invention was made to solve these problems, and an object thereof is to provide a low-cost memory module in which programs, data, etc. can be written and erased.

[発明の概要] すなわち本発明のメモリモジュールは、同一のパッケー
ジ内にマスクROMと書込みおよび消去が可能なROM
とを実装し封止して、前記パッケージに電気的に外部と
接続する端子を設けることにより、プログラムやデータ
等の書込みおよび消去ができ、かつ低コストになるよう
にしたものである。
[Summary of the Invention] In other words, the memory module of the present invention includes a mask ROM and a writable and erasable ROM in the same package.
By mounting and sealing the package and providing the package with terminals for electrically connecting it to the outside, programs, data, etc. can be written and erased, and the cost can be reduced.

[発明の実施例] 以下本発明の実施例の詳細を図面に基づいて説明する。[Embodiments of the invention] DESCRIPTION OF THE PREFERRED EMBODIMENTS Details of embodiments of the present invention will be described below with reference to the drawings.

第1図は本実施例の回路構成を示す図、第2図は本実施
例のメモリモジュールの端子の配置を示す図である。
FIG. 1 is a diagram showing the circuit configuration of this embodiment, and FIG. 2 is a diagram showing the arrangement of terminals of the memory module of this embodiment.

すなわち図において、1は記憶容量が1Mビットで、1
6X16ドツトのJIS第1水準の漢字の文字パターン
(以下データとよぶ)が記憶されているマスクROM、
2は記憶容量が64にビットで外字のデータが記憶され
るU)込みおよび消去が可能なROM、△o”A+sは
マスクROMIならびに書込みおよび消去が可能なRO
M2から読みだされるデータを呼びだすための2値化さ
れた電気信8(以下単に信号とよぶ)が入力されるアド
レス入力端子、D+〜D8はマスクR−OM1ならびに
書込みおよび消去が可能なROM2から読みだされたデ
ータを信号として出力し、かつ書込みおよび消去が可能
なROM2!に外字のデータが信号として入力されるデ
ータ入出力端子、CElはマスクROM1のデータ読み
だしの際の動作の切換を行なう第1のチップイネーブル
入力端子、CF2は書込みおよび消去が可能なROM2
のデータ読みだしの際の動作の切換を行なう第2のチッ
プイネーブル入力端子、W Fは書込みおよび消去が可
能なROM2にデータの書込みおよび消去の際の動作の
切換を行なうライ1〜イネ〜プル入力端子を示している
。またマスクROM1と書込みおよび消去が可能なRO
M2とは同一のパッケージ(図示せず)内に実装され封
止されており、第2図に示すように、このパッケージに
電気的に外部と接続するDTP形状の上述した端子Ao
〜A16、D1〜D8、CEl、CF2、WEが設けら
れている。
In other words, in the figure, 1 has a storage capacity of 1 Mbit, and 1
a mask ROM in which a 6x16 dot JIS level 1 kanji character pattern (hereinafter referred to as data) is stored;
2 has a storage capacity of 64 bits and stores external character data U) ROM that can be written and erased, △o”A+s is a mask ROMI and RO that can be written and erased
Address input terminals to which a binary electric signal 8 (hereinafter simply referred to as a signal) for calling data read from M2 is input, and D+ to D8 can be written and erased as well as the mask R-OM1. ROM2 that outputs the data read from ROM2 as a signal and can be written and erased! CEl is the first chip enable input terminal that switches the operation when reading data from mask ROM1, and CF2 is ROM2 that can be written and erased.
WF is the second chip enable input terminal that switches the operation when reading data. Input terminals are shown. In addition, mask ROM1 and RO that can be written and erased
M2 is mounted and sealed in the same package (not shown), and as shown in FIG. 2, the DTP-shaped terminal Ao is electrically connected to the outside in this package.
~A16, D1~D8, CEl, CF2, and WE are provided.

このように構成された本実施例のメモリモジュールにお
いて、JIS第1水準の漢字のデータが読みだされる場
合には、マスクROM1を動作するよう第1のチップイ
ネーブル入力端子GE+から信号が入力され、マスクR
OM1が動作し、アドレス入力端子Ao”−A+6から
そのデータを呼びだす信号が入力され、マスクROM1
から読みだされたデータの信号がデータ入出力端子D1
〜D8から出力される。またJIS第1水準の漢字以外
の外字のデータが読みだされる場合には、書込みおよび
消去が可能なROM2を動作するよう第2のチップイネ
ーブル入力端子CE2から信号が入力され、書込みおよ
び消去が可能なROM2が動作し、アドレス入力端子A
o〜A+2からそのデータを呼びだす信号が入力され、
書込みおよび消去が可能なROM2から読みだされたデ
ータの信号がデータ入出力端子D1〜DBから出力され
る。
In the memory module of this embodiment configured in this way, when data of JIS first level kanji is read out, a signal is input from the first chip enable input terminal GE+ to operate the mask ROM1. , mask R
OM1 operates, a signal for calling the data is input from address input terminal Ao"-A+6, and mask ROM1
The data signal read from the data input/output terminal D1
- Output from D8. Furthermore, when data of external characters other than JIS 1st level Kanji characters is read out, a signal is input from the second chip enable input terminal CE2 to operate the ROM2 that can be written and erased. Possible ROM2 operates and address input terminal A
A signal to call the data is input from o~A+2,
Data signals read from the writable and erasable ROM 2 are output from data input/output terminals D1 to DB.

またこのメモリモジュールに記憶されている漢字データ
以外の外字のデータを使用する場合には、その外字のデ
ータの信号をメモリモジュールに記憶させる必要があり
、その際、書込みおにび消去が可能なROM2のデータ
の書込みおよび消去が動作するようにライトイネーブル
入力端子WEから信号が入力され、書込みおよび消去が
可能なROM2が動作し、その外字のデータの信号がデ
ータ入出力端子D1〜D8から入力され、書込みおよび
消去が可能なROM2に入力される。
In addition, when using data for external characters other than the kanji data stored in this memory module, it is necessary to store the signal of the data for that external character in the memory module, and in that case, it is possible to write and erase the data. A signal is input from the write enable input terminal WE to write and erase data in ROM2, ROM2 that can be written and erased operates, and a signal for the data of the external character is input from data input/output terminals D1 to D8. and is input to the ROM 2 which can be written and erased.

したがって上述したメモリモジコールににれば、JIS
第1水準の漢字のデータ以外の外字のデータも記憶する
ことができる。
Therefore, according to the memory module mentioned above, JIS
It is also possible to store data on external characters other than first level kanji data.

なお上述した実施例において、入力されるデータは漢字
の文字パターンであったが、本発明はこれに限定される
ことなく、音声合成用ROM等のデータ発生回路に広く
使用することができる。
In the above-described embodiment, the input data was a character pattern of Chinese characters, but the present invention is not limited to this, and can be widely used in data generation circuits such as ROMs for speech synthesis.

「発明の効果] 以上説明したJ:うに本発明のメモリモジコールによれ
ば、同一のパッケージ内にマスクROMと書込みおよび
消去が可能なROMとを実装しているので、プログラム
やデータ等の消去および書込みができ、かつ低コストと
なる。
"Effects of the Invention" According to the memory module of the present invention described above, a mask ROM and a writable and erasable ROM are mounted in the same package, so that programs, data, etc. can be erased. and can be written at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の回路構成を示す図、第2図は
そのメモリモジコールの端子の配置を示す図である。 1・・・・・・・・・・・・・・・・・・マスクROM
2・・・・・・・・・・・・・・・・・・書込みおよび
消去が可能なROM △O”A l 6・・・アドレス入力端子D1〜DB・
・・・・・データ入出力端子CE+・・・・・・・・・
・・・第1のチップイネーブル入力端子 C60・・・・・・・・・・・・第2のチップイネーブ
ル入力端子
FIG. 1 is a diagram showing the circuit configuration of an embodiment of the present invention, and FIG. 2 is a diagram showing the arrangement of terminals of the memory module. 1・・・・・・・・・・・・・・・Mask ROM
2...... ROM that can be written and erased △O''A l 6...Address input terminals D1 to DB・
...Data input/output terminal CE+...
...First chip enable input terminal C60... Second chip enable input terminal

Claims (1)

【特許請求の範囲】[Claims] (1)同一のパッケージ内にマスクROMと書込みおよ
び消去が可能なROMとを実装し封止して、前記パッケ
ージに電気的に外部と接続する端子を設けてなることを
特徴とするメモリモジュール。
(1) A memory module characterized in that a mask ROM and a writable and erasable ROM are mounted and sealed in the same package, and the package is provided with terminals for electrical connection to the outside.
JP60120304A 1985-06-03 1985-06-03 Memory module Pending JPS61278099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60120304A JPS61278099A (en) 1985-06-03 1985-06-03 Memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60120304A JPS61278099A (en) 1985-06-03 1985-06-03 Memory module

Publications (1)

Publication Number Publication Date
JPS61278099A true JPS61278099A (en) 1986-12-08

Family

ID=14782922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60120304A Pending JPS61278099A (en) 1985-06-03 1985-06-03 Memory module

Country Status (1)

Country Link
JP (1) JPS61278099A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771166A (en) * 1980-10-22 1982-05-01 Nec Corp Semiconductor device
JPS6045998A (en) * 1983-08-22 1985-03-12 Fujitsu Ltd Memory control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771166A (en) * 1980-10-22 1982-05-01 Nec Corp Semiconductor device
JPS6045998A (en) * 1983-08-22 1985-03-12 Fujitsu Ltd Memory control method

Similar Documents

Publication Publication Date Title
KR940002754B1 (en) Control Method of Semiconductor Integrated Circuit Device
TW280028B (en) Integrated circuit memory
JPS62121979A (en) Integrated circuit memory
EP1215678A3 (en) Semiconductor memory, and memory access method
US20020145920A1 (en) Semiconductor memory device
US4617650A (en) Memory module for a programmable electronic device
US5450366A (en) IC memory card
JPS61278099A (en) Memory module
US5398212A (en) Semiconductor memory device
JPS62107391A (en) Information storage medium
EP0347194A3 (en) Non-volatile semi-conductor memory device
JPS626480A (en) Memory module
JPS6076094A (en) Read-only memory
KR920001534A (en) Semiconductor memory device
EP0135821A2 (en) Memory module
JPS59104800A (en) Parity check system of picture memory
JPH0529898Y2 (en)
CN2148352Y (en) System space character/pattern card with power supply provide for oneself
KR930009061B1 (en) Memory access unit
JPS61296592A (en) Semiconductor memory device
JPH064480Y2 (en) Semiconductor memory device
JPS6030171A (en) Hybrid integrated circuit device
JPS6365547A (en) Integrated circuit with built-in memory
JPH0646520B2 (en) Semiconductor memory device
JPH06251168A (en) Address generation circuit for microcomputer incorporating eprom