JPS6127775B2 - - Google Patents

Info

Publication number
JPS6127775B2
JPS6127775B2 JP10738478A JP10738478A JPS6127775B2 JP S6127775 B2 JPS6127775 B2 JP S6127775B2 JP 10738478 A JP10738478 A JP 10738478A JP 10738478 A JP10738478 A JP 10738478A JP S6127775 B2 JPS6127775 B2 JP S6127775B2
Authority
JP
Japan
Prior art keywords
control
stack
microword
register
microinstruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10738478A
Other languages
Japanese (ja)
Other versions
JPS5534739A (en
Inventor
Yasuyuki Iwata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10738478A priority Critical patent/JPS5534739A/en
Publication of JPS5534739A publication Critical patent/JPS5534739A/en
Publication of JPS6127775B2 publication Critical patent/JPS6127775B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御方式の情報処
理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing device using a microprogram control method.

マイクロプログラム制御方式の情報処理装置に
おいてマイクロ制御の各ステツプでマイクロ制御
に必要なビツト数が異なる場合、従来次のような
方式をとつていた。
When the number of bits required for microcontrol differs depending on each step of microprogram control type information processing equipment, the following method has conventionally been used.

1マイクロ命令あたりのビツト数をマイクロ
制御に必要なビツト数が最大のステツプに合せ
る方式。
A method that adjusts the number of bits per microinstruction to the step that requires the maximum number of bits for microcontrol.

1マイクロ命令あたりのビツト数をnと定め
てマイクロ制御するためにはnビツトでは不足
するステツプのすべての制御あるいは不足する
ビツト分の制御をハードウエア制御による方
式。
In order to carry out microcontrol by setting the number of bits per microinstruction as n, a method uses hardware to control all the steps that are insufficient with n bits or to control the missing bits.

しかし、上記の方式ではマイクロ命令が格納
される記憶装置の容量が必要以上に大きくなり、
の方式では制御方式の拡張性・融通性が小さく
なるという欠点があつた。
However, with the above method, the capacity of the storage device in which microinstructions are stored becomes larger than necessary.
The disadvantage of this method was that the expandability and flexibility of the control method was reduced.

本発明の目的はマイクロ制御の各ステツプでマ
イクロ制御に必要なビツト数が異なる場合に、ハ
ードウエア制御方式によらないでマイクロ命令が
格納される記憶装置の容量を減少させることがで
きるマイクロプログラム制御装置を提供すること
にある。
An object of the present invention is to provide a microprogram control system that can reduce the capacity of a storage device in which microinstructions are stored without relying on a hardware control method when the number of bits required for microcontrol is different for each step of microcontrol. The goal is to provide equipment.

前記目的を達成するために本発明によるマイク
ロプログラム制御装置はマイクロ命令が格納され
る記憶装置と、この記憶装置に格納されているマ
イクロ命令を読出しこれを保持するコントロール
レジスタと、ビツト長が1マイクロ命令のビツト
長より短い1または複数のレジスタからなるスタ
ツクと、前記マイクロ命令の指示に従つて前記コ
ントロールレジスタの情報を前記スタツクに格納
する手段と、前記コントロールレジスタ中のマイ
クロ命令の指示によりこのマイクロ命令と前記ス
タツク中の情報によつて被制御回路を制御する手
段とを含み、1マイクロ命令あたりのビツト数よ
り少ないビツト数で前記被制御回路を制御できる
ステツプの余つた部分は前記スタツクに格納し、
1マイクロ命令あたりのビツト数では不足するス
テツプでは不足するビツト数を前記スタツクから
読出してマイクロ制御を行えるように構成してあ
る。
To achieve the above object, a microprogram control device according to the present invention includes a storage device in which microinstructions are stored, a control register for reading and holding microinstructions stored in this storage device, and a control register having a bit length of 1 micron. a stack consisting of one or more registers shorter than the bit length of an instruction; means for storing information in the control register in the stack according to instructions from the microinstruction; a step for controlling a controlled circuit according to instructions and information in the stack, and a surplus portion of the steps that can control the controlled circuit with a number of bits less than the number of bits per microinstruction is stored in the stack. death,
In a step where the number of bits per microinstruction is insufficient, the insufficient number of bits is read from the stack to perform microcontrol.

上記構成によれば本発明の目的は完全に達成で
きる。
According to the above configuration, the object of the present invention can be completely achieved.

以下、本発明の一実施例について図面を参照し
て説明する。
An embodiment of the present invention will be described below with reference to the drawings.

図は本発明によるマイクロプログラム制御装置
の一実施例を示すブロツク図である。
The figure is a block diagram showing one embodiment of a microprogram control device according to the present invention.

図において被制御回路である演算回路1はそれ
ぞれ独立に制御できる3個の演算ブロツク2,3
および4から構成されており、演算回路1を制御
するマイクロ命令はそれぞれ1ワード長の第1マ
イクロ語と第2マイクロ語および3ビツトの制御
ビツトから構成され、各々の演算ブロツクを制御
するためには1ワード長のマイクロ語が必要であ
るとする。
In the figure, an arithmetic circuit 1, which is a controlled circuit, has three arithmetic blocks 2 and 3, each of which can be controlled independently.
and 4, and the microinstructions that control the arithmetic circuit 1 are each composed of a 1-word long first microword, a second microword, and 3 control bits, and are used to control each arithmetic block. Assume that a microword of one word length is required.

コントロールストア5はマイクロ命令を格納す
る記憶装置で、読出しアドレス30で指定される
番地のマイクロ命令がコントロールストア5から
読出されてコントロールレジスタ6にセツトされ
る。
The control store 5 is a storage device that stores microinstructions, and the microinstruction at the address specified by the read address 30 is read from the control store 5 and set in the control register 6.

アドレスレジスタ7は読出しアドレス30を加
算器9で+1した結果をセツトするレジスタで分
岐時以外の次の読出しアドレス(現読出しアドレ
ス+1)が順次セツトされる。切替回路8は読出
しアドレス30として使用するアドレスを選択す
るための回路で、アドレスレジスタ7を選ぶ場合
は1ステツプ前の読出しアドレスに対して+1し
たアドレスを読出しアドレスにするときであり、
コントロールレジスタ6を選ぶ場合は、コントロ
ールレジスタ6にセツトされたマイクロ命令が分
岐用マイクロ命令であつて分岐先のアドレスを読
出しアドレスにするときである。
Address register 7 is a register that sets the result of adding 1 to read address 30 by adder 9, and the next read address (current read address + 1) other than when branching is sequentially set. The switching circuit 8 is a circuit for selecting an address to be used as the read address 30, and when selecting the address register 7, the read address is set to an address that is +1 to the read address one step before.
The control register 6 is selected when the microinstruction set in the control register 6 is a branch microinstruction and the branch destination address is a read address.

コントロールレジスタ6にセツトされた演算回
路1を制御するマイクロ命令の制御ビツトは信号
線31を介してデコーダ10に、第1マイクロ語
は信号線32を介して切替回路11,19および
20に、第2マイクロ語は信号線33を介して切
替回路11および20ならびにデコーダ23に伝
えられる。
The control bit of the microinstruction set in the control register 6 for controlling the arithmetic circuit 1 is sent to the decoder 10 via the signal line 31, and the first microword is sent to the switching circuits 11, 19 and 20 via the signal line 32. The two microwords are transmitted via signal line 33 to switching circuits 11 and 20 and to decoder 23.

切替回路11はコントロールレジスタ6の第1
のマイクロ語と第2マイクロ語をデコーダ10の
指示により選択してスタツク12に伝える。
The switching circuit 11 is the first one of the control register 6.
The second microword and the second microword are selected by the decoder 10 and transmitted to the stack 12.

スタツク12はそれぞれ1ワード幅の4個のレ
ジスタ13,14,15および16から構成され
ている。カウンタ17はスタツク12の4個のレ
ジスタのうちどのレジスタに切替回路11の出力
であるマイクロ語をセツトするかを示す2ビツト
のカウンタであり、カウンタ18はスタツク12
の4個のレジスタのうちどのレジスタからマイク
ロ語を読出し切替回路19および20に送出する
かを示す2ビツトのカウンタである。カウンタ1
7および18はともに「00」のときはレジスタ1
3を、「01」のときはレジスタ14を、「10」のと
きはレジスタ15を、「11」のときはレジスタ1
6を選択し、デコーダ10からの制御信号により
+1される。切替回路19はスタツク12中のマ
イクロ語とコントロールレジスタ6の第1マイク
ロ語をデコーダ10の指示により選択してデコー
ダ21に送出する。切替回路20はスタツク12
中のマイクロ語とコントロールレジスタ6の第1
マイクロ語、第2マイクロ語をデコーダ10の指
示により選択してデコーダ22に送出する。
Stack 12 consists of four registers 13, 14, 15 and 16, each one word wide. Counter 17 is a 2-bit counter that indicates which register among the four registers of stack 12 is to be set with the micro word output from switching circuit 11, and counter 18 is
This is a 2-bit counter indicating from which of the four registers the microword is read and sent to the switching circuits 19 and 20. counter 1
When 7 and 18 are both “00”, register 1
3, register 14 when "01", register 15 when "10", register 1 when "11"
6 is selected and incremented by +1 by the control signal from the decoder 10. The switching circuit 19 selects the microword in the stack 12 and the first microword in the control register 6 according to instructions from the decoder 10 and sends them to the decoder 21. The switching circuit 20 is connected to the stack 12
microword inside and the first of control register 6
The microword and the second microword are selected according to instructions from the decoder 10 and sent to the decoder 22.

デコーダ21,22および23はそれぞれ演算
ブロツク2,3および4に対応しており、デコー
ダ10からの制御信号がオン信号のときはデコー
ダ21は切替回路19の出力を、デコーダ22は
切替回路20の出力を、デコーダ23はコントロ
ールレジスタ6の第2マイクロ語をデコードして
演算ブロツク2,3および4を制御し、デコーダ
10からの制御信号がオフ信号のときは演算ブロ
ツクの制御は行なわない。
Decoders 21, 22, and 23 correspond to calculation blocks 2, 3, and 4, respectively. When the control signal from decoder 10 is an on signal, decoder 21 receives the output of switching circuit 19, and decoder 22 receives the output of switching circuit 20. The decoder 23 decodes the second microword of the control register 6 to control the arithmetic blocks 2, 3 and 4, and does not control the arithmetic blocks when the control signal from the decoder 10 is an off signal.

デコーダ10はコントロールレジスタ6にセツ
トされたマイクロ命令の3ビツトの制御ビツトを
デコードし切替回路11,19および20、スタ
ツク12、カウンタ17および18、デコーダ2
1,22および23に制御信号に送出し以下に示
すような制御を行なう。
The decoder 10 decodes the 3 control bits of the microinstruction set in the control register 6 and decodes the switching circuits 11, 19 and 20, the stack 12, the counters 17 and 18, and the decoder 2.
1, 22, and 23 to perform control as shown below.

(制御ビツト) (制御内容) 000……切替回路19に第1マイクロ語を切替回
路20に第2マイクロ語を選択するよう指
示しデコーダ21および22にオン信号を
デコーダ23にオフ信号を送出する。
(Control bit) (Contents of control) 000...Instructs the switching circuit 19 to select the first micro word and the switching circuit 20 to select the second micro word, sends an on signal to decoders 21 and 22, and an off signal to decoder 23. .

001……切替回路19に第1マイクロ語を選択す
るよう指示しデコーダ21および23にオ
ン信号をデコーダ22にオフ信号を送出す
る。
001...Instructs the switching circuit 19 to select the first microword, and sends an on signal to decoders 21 and 23 and an off signal to decoder 22.

010……切替回路20に第1マイクロ語を選択す
るよう指示しデコーダ22および23にオ
ン信号をデコーダ21にオフ信号を送出す
る。
010...Instructs the switching circuit 20 to select the first microword, and sends an on signal to the decoders 22 and 23 and an off signal to the decoder 21.

011……切替回路11に第2マイクロ語を選択す
るよう指示し、カウンタ17で示されるス
タツク12のレジスタにセツト信号を送出
し、カウンタ17の内容を+1する。また
切替回路19に第1マイクロ語を選択する
よう指示しデコーダ21にオン信号をデコ
ーダ22および23にオフ信号を送出す
る。
011...Instructs the switching circuit 11 to select the second microword, sends a set signal to the register of the stack 12 indicated by the counter 17, and increments the contents of the counter 17 by 1. It also instructs the switching circuit 19 to select the first microword and sends an on signal to the decoder 21 and an off signal to the decoders 22 and 23.

100……切替回路11に第2マイクロ語を選択す
るよう指示し、カウンタ17で示されるス
タツク12のレジスタにセツト信号を送出
しカウンタ17の内容を+1する。また切
替回路20に第1マイクロ語を選択するよ
う指示しデコーダ22にオン信号をデコー
ダ21および23にオフ信号を送出する。
100...Instructs the switching circuit 11 to select the second microword, sends a set signal to the register of the stack 12 indicated by the counter 17, and increments the contents of the counter 17 by 1. It also instructs the switching circuit 20 to select the first microword and sends an on signal to the decoder 22 and an off signal to the decoders 21 and 23.

101……切替回路11に第1マイクロ語を選択す
るよう指示しカウンタ17で示されるスタ
ツク12のレジスタにセツト信号を送出
し、カウンタ17を+1する。
101...Instructs the switching circuit 11 to select the first microword, sends a set signal to the register of the stack 12 indicated by the counter 17, and increments the counter 17 by 1.

またデコーダ23にオン信号をデコーダ
21および22にオフ信号を送出する。
It also sends an on signal to the decoder 23 and an off signal to the decoders 21 and 22.

110……カウンタ18で示されるスタツク12の
レジスタからマイクロ語を読出しカウンタ
18の内容を+1する。また切替回路19
にスタツク12から読出されたマイクロ語
を、切替回路20に第1マイクロ語を選択
するよう指示しデコーダ21,22および
23にオン信号を送出する。
110...Reads the micro word from the register of the stack 12 indicated by the counter 18 and increments the contents of the counter 18 by 1. Also, the switching circuit 19
The switching circuit 20 instructs the switching circuit 20 to select the first microword read out from the stack 12, and sends an ON signal to the decoders 21, 22 and 23.

111……カウンタ18で示されるスタツク12の
レジスタからマイクロ語を読出しカウンタ
18の内容を+1する。また切替回路19
に第1マイクロ語を、切替回路20にスタ
ツク12中のマイクロ語を選択するように
指示しデコーダ21,22および23にオ
ン信号を送出する。
111...Reads the microword from the register of the stack 12 indicated by the counter 18 and increments the contents of the counter 18 by 1. Also, the switching circuit 19
It instructs the switching circuit 20 to select the first microword in the stack 12 and sends an ON signal to the decoders 21, 22 and 23.

すなわち、制御ビツトが「000」であるステツ
プでは、第1マイクロ語によつて演算ブロツク2
が、第2マイクロ語によつて演算ブロツク3が制
御される。
In other words, in the step where the control bit is "000", the first micro word causes the operation block 2 to be
However, the calculation block 3 is controlled by the second microword.

制御ビツトが「001」であるステツプでは、第
1マイクロ語によつて演算ブロツク2が、第2マ
イクロ語によつて演算ブロツク4が制御される。
In the step where the control bit is "001", the first microword controls the arithmetic block 2, and the second microword controls the arithmetic block 4.

制御ビツトが「010」であるステツプでは、第
1マイクロ語によつて演算ブロツク3が、第2マ
イクロ語によつて演算ブロツク4が制御される。
In the step where the control bit is "010", the first microword controls the arithmetic block 3, and the second microword controls the arithmetic block 4.

制御ビツトが「011」であるステツプでは、第
1マイクロ語によつて演算ブロツク2が制御さ
れ、第2マイクロ語はカウンタ17で示されるス
タツク12のレジスタにセツトされるとともに、
カウンタ17の内容は+1される。
In the step where the control bit is "011", the first microword controls the arithmetic block 2, the second microword is set in the register of the stack 12 indicated by the counter 17, and
The contents of the counter 17 are incremented by 1.

制御ビツトが「100」であるステツプでは第1
マイクロ語によつて演算ブロツク3が制御され、
第2マイクロ語はカウンタ17で示されるスタツ
ク12のレジスタにセツトされるとともに、カウ
ンタ17の内容は+1される。
In the step where the control bit is "100", the first
Arithmetic block 3 is controlled by the micro word,
The second microword is set in the register of stack 12 indicated by counter 17, and the contents of counter 17 are incremented by one.

制御ビツトが「101」のステツプでは第2マイ
クロ語によつて演算ブロツク4が制御され、第1
マイクロ語はカウンタ17で示されるスタツク1
2のレジスタにセツトされるとともにカウンタ1
7の内容が+1される。
In the step where the control bit is "101", the operation block 4 is controlled by the second microword, and the first
The microword is stack 1 indicated by counter 17.
2 register and counter 1
The contents of 7 are increased by +1.

制御ビツトが「110」のステツプでは、カウン
タ18で示されるスタツク12のレジスタから読
出されるマイクロ語によつて演算ブロツク2が、
第1マイクロ語によつて演算ブロツク3が、第2
マイクロ語によつて演算ブロツク4が制御される
とともにカウンタ18の内容が+1される。制御
ビツトが「111」のステツプでは、カウンタ18
で示されるスタツク12のレジスタから読出され
るマイクロ語によつて演算ブロツク3が、第1マ
イクロ語によつて演算ブロツク2が、第2マイク
ロ語によつて演算ブロツク4が制御されるととも
に、カウンタ18の内容が+1される。
In the step where the control bit is "110", the micro word read from the register of the stack 12 indicated by the counter 18 causes the arithmetic block 2 to
The first microword causes the calculation block 3 to
The arithmetic block 4 is controlled by the micro word and the contents of the counter 18 are incremented by one. At the step where the control bit is "111", the counter 18
The microword read from the register of the stack 12, indicated by , controls the arithmetic block 3, the first microword controls the arithmetic block 2, and the second microword controls the arithmetic block 4. The contents of 18 are incremented by +1.

本発明は以上説明したように、1マイクロ命令
あたりのビツト数より少ないビツト数で制御でき
るステツプの余分な部分をスタツクに蓄えてお
き、1マイクロ命令あたりのビツト数では不足す
るステツプの不足するビツト分を前記スタツクか
ら読出してマイクロ制御が行えるようにしてある
のでコントロールストアの容量を減少させる効果
がある。
As explained above, the present invention stores in the stack the extra part of the steps that can be controlled with fewer bits than the number of bits per microinstruction, and stores the extra part of the steps that can be controlled with the number of bits less than the number of bits per microinstruction. Since the microcontroller can perform microcontrol by reading out the data from the stack, it has the effect of reducing the capacity of the control store.

また、従来例のところで説明した制御方式の拡
張性・融通性が低下するという問題はもちろん生
じない。
Furthermore, the problem of deterioration in expandability and flexibility of the control method described in the conventional example does not occur.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明によるマイクロプログラム制御装置
の一実施例を示すブロツク図である。 1…演算回路(被制御回路)、2,3,4…演
算ブロツク、5…コントロールストア(記憶装
置)、6…コントロールレジスタ、7…アドレス
レジスタ、8,11,19,20…切替回路、9
…加算器、10,21,22,23…デコーダ、
12…スタツク、13,14,15,16…レジ
スタ、17,18…カウンタ。
The figure is a block diagram showing one embodiment of a microprogram control device according to the present invention. 1... Arithmetic circuit (controlled circuit), 2, 3, 4... Arithmetic block, 5... Control store (storage device), 6... Control register, 7... Address register, 8, 11, 19, 20... Switching circuit, 9
...Adder, 10, 21, 22, 23...Decoder,
12...Stack, 13, 14, 15, 16...Register, 17, 18...Counter.

Claims (1)

【特許請求の範囲】[Claims] 1 マイクロ命令が格納される記憶装置と、この
記憶装置に格納されているマイクロ命令を読出し
これを保持するコントロールレジスタと、ビツト
長が1マイクロ命令のビツト長より短い1または
複数のレジスタからなるスタツクと、前記マイク
ロ命令の指示に従つて前記コントロールレジスタ
の情報を前記スタツクに格納する手段と、前記コ
ントロールレジスタ中のマイクロ命令の指示によ
りこのマイクロ命令と前記スタツク中の情報によ
つて被制御回路を制御する手段とを含み、1マイ
クロ命令あたりのビツト数より少ないビツト数で
前記被制御回路を制御できるステツプの余つた部
分は前記スタツクに格納し、1マイクロ命令あた
りのビツト数では不足するステツプでは不足する
ビツト数を前記スタツクから読出してマイクロ制
御を行えるように構成したマイクロプログラム制
御装置。
1 A stack consisting of a storage device in which microinstructions are stored, a control register that reads and holds microinstructions stored in this storage device, and one or more registers whose bit length is shorter than the bit length of one microinstruction. a means for storing information in the control register in the stack according to instructions from the microinstruction; and means for storing information in the control register in the stack according to instructions from the microinstruction in the control register; The remaining steps that can control the controlled circuit with fewer bits than the number of bits per microinstruction are stored in the stack, and the remaining steps that can control the controlled circuit with fewer bits per microinstruction are stored in the stack. A microprogram control device configured to perform microcontrol by reading the missing number of bits from the stack.
JP10738478A 1978-09-01 1978-09-01 Microprogram control unit Granted JPS5534739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10738478A JPS5534739A (en) 1978-09-01 1978-09-01 Microprogram control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10738478A JPS5534739A (en) 1978-09-01 1978-09-01 Microprogram control unit

Publications (2)

Publication Number Publication Date
JPS5534739A JPS5534739A (en) 1980-03-11
JPS6127775B2 true JPS6127775B2 (en) 1986-06-27

Family

ID=14457752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10738478A Granted JPS5534739A (en) 1978-09-01 1978-09-01 Microprogram control unit

Country Status (1)

Country Link
JP (1) JPS5534739A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59197937A (en) * 1983-04-25 1984-11-09 Toshiba Corp Microinstruction controlling device

Also Published As

Publication number Publication date
JPS5534739A (en) 1980-03-11

Similar Documents

Publication Publication Date Title
US4251862A (en) Control store organization in a microprogrammed data processing system
US5142630A (en) System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching
JPS6127775B2 (en)
US4799151A (en) Microprogram control circuit
JPH03288228A (en) Information processor
JPS6260034A (en) Stored program system controller
JPS62184538A (en) Microprogram controller
JPS6373332A (en) Microprogram control system
JPS586970B2 (en) ROM address sequence control method
JPS5998253A (en) Microprogram controller
JPS6024642A (en) Microprogram controlling system
JPS62232033A (en) Microprogram control device
JPH0347536B2 (en)
JPH04358227A (en) Microprocessor
JPS5882342A (en) Microprogram controller
JPS646490B2 (en)
JPS59225450A (en) Microprogram controller
JPS6238942A (en) Microprogram controller
JPS6136657B2 (en)
JPS59186048A (en) Microprogram control system
JPH0318209B2 (en)
JPH01155431A (en) Data transfer controller
JPS60237536A (en) Microprogram control data processor
JPH0810429B2 (en) Micro program controller
JPS593641A (en) Microprogram controller