JPS62232033A - Microprogram control device - Google Patents

Microprogram control device

Info

Publication number
JPS62232033A
JPS62232033A JP7600986A JP7600986A JPS62232033A JP S62232033 A JPS62232033 A JP S62232033A JP 7600986 A JP7600986 A JP 7600986A JP 7600986 A JP7600986 A JP 7600986A JP S62232033 A JPS62232033 A JP S62232033A
Authority
JP
Japan
Prior art keywords
control
microinstruction
address
controlled
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7600986A
Other languages
Japanese (ja)
Inventor
Takayuki Iwata
岩田 恭幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7600986A priority Critical patent/JPS62232033A/en
Publication of JPS62232033A publication Critical patent/JPS62232033A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the capacity of a storage device by making it possible to store microinstructions that control a controlled circuit that requires continual control in a storage unit that stores microinstructions that control a controlled circuit that requires control only in a specified step. CONSTITUTION:The arithmetic block 2 of an arithmetic circuit 1 is an arithmetic block that requires continual control, and the arithmetic block 3 does not require continual control but requires control only in a step designated specially. These arithmetic blocks 2 and 3 are controlled by microinstructions set to control registers 7 and 8 respectively. When a microinstruction held in the control register 7 is a microinstruction for branching and includes a branching address, a switching circuit 10 selects this branching address as a reading address 20, and in other cases, selects an address made by +1 to a reading address 1 step before as a reading address 20.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラム制御方式の情報処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprogram control device, and particularly to an information processing device using a microprogram control method.

〔従来の技術〕[Conventional technology]

従来、この種のマイクロプログラム制御装置は、マイク
ロ制御の各ステップでマイクロ制御に必要なマイクロ命
令のビット数が異なる場合には、次のような制御方式の
いずれかをとっていた。
Conventionally, this type of microprogram control device has adopted one of the following control methods when the number of microinstruction bits required for microcontrol differs in each step of microcontrol.

■ 1マイクロ命令当りのピント数をマイクロ制御に必
要なビット数が最大のステップに合わせる方式。
■ A method that adjusts the number of focuses per microinstruction to the step with the maximum number of bits required for microcontrol.

■ 1マイクロ命令当りのビット数をn(正整数)と定
め、マイクロ制御するためにnビットでは不足するステ
ップのすべての制御あるいは不足するビット分の制御を
ハードウェア制御による方式。
■ A method in which the number of bits per microinstruction is set as n (a positive integer), and all steps or the missing bits are controlled by hardware for microcontrol.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のマイクロプログラム制御装置は、■の制
御方式をとる場合には、マイクロ命令が格納される記憶
装置の容量が必要以上に大きくなるという欠点がある。
The above-mentioned conventional microprogram control device has the disadvantage that when adopting the control method (2), the capacity of the storage device in which microinstructions are stored becomes larger than necessary.

また、■の制御方式をとる場合には、制御方式の拡張性
および融通性が小さくなるという欠点がある。
Furthermore, when using the control method (2), there is a drawback that the expandability and flexibility of the control method are reduced.

本発明の目的は、上述の点に鑑み、マイクロ制御の各ス
テップでマイクロ制御に必要など、ト数が異なる場合に
ハードウェア制御によらないでマイクロ命令が格納され
る記憶装置の容量を減少させることができるマイクロプ
ログラム制御装置を堤供することにある。
In view of the above points, an object of the present invention is to reduce the capacity of a storage device in which microinstructions are stored without relying on hardware control when the number of instructions required for microcontrol differs in each step of microcontrol. The purpose is to provide a microprogram control device that can

〔問題点を解決するための手段〕[Means for solving problems]

本発明のマイクロプログラム制御装置は、常時マイクロ
命令による制御が必要な第1の被制御回路と、特定のス
テップでのみマイクロ命令による制御が必要な第2の被
制御回路と、マイクロ命令が格納される第1および第2
の記憶装置と、前記第1の被制御回路のみを制御するス
テップでは第1または第2の記憶装置に格納されたマイ
クロ命令により前記第1の被制御回路を制御し前記第1
の被制御回路および前記第2の被制御回路の双方の制御
が必要なステップでは前記第1の記憶装置に格納された
マイクロ命令により前記第1の被制御回路を制御し前記
第2の記憶装置に格納されたマイクロ命令により前記第
2の被制御回路を制御するように切り替える切替手段と
を有する。
The microprogram control device of the present invention includes a first controlled circuit that needs to be controlled by micro instructions at all times, a second controlled circuit that needs to be controlled by micro instructions only in specific steps, and a second controlled circuit that stores micro instructions. first and second
In the step of controlling only the storage device and the first controlled circuit, the first controlled circuit is controlled by a microinstruction stored in the first or second storage device;
In the step that requires control of both the controlled circuit and the second controlled circuit, the first controlled circuit is controlled by a microinstruction stored in the first storage device, and the second controlled circuit is controlled by the microinstruction stored in the first storage device. and switching means for switching to control the second controlled circuit according to microinstructions stored in the second controlled circuit.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である0本
実施例のマイクロプログラム制御装置は、それぞれ独立
に制御できる2個の演算ブロック2および3からなる演
算回路1と、マイクロ命令を格納する制御記憶である記
憶装置4および5と、記憶装置4および5から読み出さ
れるマイクロ命令を選択する切替回路6と、記憶装置4
および5から読み出されたマイクロ命令を保持するコン
トロールレジスタ7および8と、アドレスの最上位ビッ
ト21を除く下位ビットである読出しアドレス20をセ
ントするアドレスレジスタ9と、読出しアドレス20と
して使用するアドレスを選択する切替回路10と、読出
しアドレス20を+1する加算器11とから構成されて
いる。
FIG. 1 is a block diagram showing one embodiment of the present invention. The microprogram control device of this embodiment includes an arithmetic circuit 1 consisting of two arithmetic blocks 2 and 3 that can be controlled independently, and a microinstruction block. Storage devices 4 and 5 are control memories to be stored, a switching circuit 6 selects microinstructions to be read from the storage devices 4 and 5, and storage device 4.
and control registers 7 and 8 that hold the microinstructions read from 5, an address register 9 that stores the read address 20 which is the lower bits excluding the most significant bit 21 of the address, and an address register 9 that stores the address used as the read address 20. It is comprised of a switching circuit 10 for selection and an adder 11 for incrementing the read address 20 by 1.

演算回路1の演算ブロック2は常に制御が必要な演算ブ
ロックであり、演算ブロック3は常には制御が必要では
なく特に指定されたステップでのみ制御が必要な演算ブ
ロックである。これら演算ブロック2および3は、それ
ぞれコントロールレジスタ7および8にセットされたマ
イクロ命令によって制御される。
The calculation block 2 of the calculation circuit 1 is a calculation block that always requires control, and the calculation block 3 is a calculation block that does not always require control but only at specifically designated steps. These operation blocks 2 and 3 are controlled by microinstructions set in control registers 7 and 8, respectively.

記憶装置4および5は、演算ブロック2のみを制御する
ステップでは、記憶装置4または5に演算ブロック2を
制御するマイクロ命令を格納している。この場合のマイ
クロ命令は、制御ピント22が°0°となっている。記
憶装置4と記憶装置5とのいずれに格納されたマイクロ
命令を演算ブロック2の制御に使用するかは、アドレス
の最上位とット21に応じて切替回路6で選択される。
In the step of controlling only the calculation block 2, the storage devices 4 and 5 store microinstructions for controlling the calculation block 2. In this case, the microinstruction has the control focus 22 at 0°. A switching circuit 6 selects which microinstruction stored in the storage device 4 or the storage device 5 is used to control the arithmetic block 2 in accordance with the most significant dot 21 of the address.

すなわち、切替回路6は、アドレスの最上位ビット21
が0°のときには記憶装置4から読み出されるマイクロ
命令を選択し、“1”のときには記憶装置5から読み出
されるマイクロ命令を選択する。
That is, the switching circuit 6 selects the most significant bit 21 of the address.
When is 0°, the microinstruction to be read from the storage device 4 is selected, and when it is “1”, the microinstruction to be read from the storage device 5 is selected.

記憶装置4および5は、演算ブロック2および3の両者
を制御する必要のあるステップでは、記憶装置4に演算
ブロック2を制御するマイクロ命令でかつ制御ビット2
2が1゛であるマイクロ命令を格納し、記憶装置5には
演算ブロック3を制御するマイクロ命令を格納する。な
お、この場合には、第2図に例示するように、記憶装置
5に格納されるマイクロ命令は、そのアドレスが記憶装
置4の対応するステップのマイクロ命令のアドレスと一
致されている。したがって、記憶装置5に格納されるマ
イクロ命令であっても、アドレスの最上位ビット21は
°ビではなく °O゛となっている。
In steps where it is necessary to control both arithmetic blocks 2 and 3, the storage devices 4 and 5 are provided with a microinstruction for controlling the arithmetic block 2 and a control bit 2 in the storage device 4.
A microinstruction in which 2 is 1 is stored, and a microinstruction for controlling the calculation block 3 is stored in the storage device 5. In this case, as illustrated in FIG. 2, the address of the microinstruction stored in the storage device 5 matches the address of the microinstruction of the corresponding step in the storage device 4. Therefore, even if the microinstruction is stored in the storage device 5, the most significant bit 21 of the address is not 'O' but '0'.

切替回路6は、アドレスの最上位ビット21が0°のと
きに記憶装置4からのマイクロ命令を選択し、 “1″
のときに記憶装置5からのマイクロ命令を選択する。
The switching circuit 6 selects the microinstruction from the storage device 4 when the most significant bit 21 of the address is 0°, and sets it to “1”.
A microinstruction from the storage device 5 is selected when .

コントロールレジスタ7にセットされるマイクロ命令は
、演算ブロック2を制御するマイクロ命令語と、コント
ロールレジスタ8にセットされたマイクロ命令の存効ま
たは無効を指示する制御ビット22と、コントロールレ
ジスタ7にセットされたマイクロ命令が分岐用マイクロ
命令であったときの分岐アドレスとを含んでいる。
The microinstructions set in the control register 7 include a microinstruction word that controls the calculation block 2, a control bit 22 that instructs the validity or invalidity of the microinstruction set in the control register 8, and a microinstruction word set in the control register 7. This includes the branch address when the microinstruction is a branch microinstruction.

コントロールレジスタ8にセットされるマイクロ命令は
、演算ブロック3を制御するためのマイクロ命令語を含
んでいる。
The microinstruction set in the control register 8 includes a microinstruction word for controlling the calculation block 3.

アドレスレジスタ9には、分岐時以外の次の続出しアド
レス(現続出しアドレス+1)20が順次セットされる
In the address register 9, the next successive address (current successive address+1) 20 other than when branching is sequentially set.

切替回路10は、コントロールレジスタ7に保持された
マイクロ命令が分岐用マイクロ命令であって分岐アドレ
スを含んでいる場合にはこの分岐アドレスを続出しアド
レス20として選択し、他の場合には1ステツプ前の読
出しアドレスに対して+1したアドレスを続出しアドレ
ス20として選択する。
If the micro-instruction held in the control register 7 is a branch micro-instruction and includes a branch address, the switching circuit 10 selects this branch address as the continuation address 20, and in other cases selects the branch address as the continuation address 20. The address added by 1 to the previous read address is selected as the subsequent address 20.

次に、このように構成された本実施例のマイクロプログ
ラム制御装置の動作について説明する。
Next, the operation of the microprogram control device of this embodiment configured as described above will be explained.

ここでは、説明の簡単化のために、第2図に示すように
マイクロ命令のアドレスは4ビツトとし、記憶装置4お
よび5は各8ワードずつで合計16ワードとして説明を
行う、なお、第2図に示す一例においては、マイクロ命
令C’ 、  E’ およびF゛が演算ブロック3を制
御するマイクロ命令であり、その他のマイクロ命令が演
算ブロック2を制御するマイクロ命令である。
In order to simplify the explanation, the address of the microinstruction is assumed to be 4 bits as shown in FIG. In the example shown in the figure, microinstructions C', E', and F' are microinstructions that control arithmetic block 3, and other microinstructions are microinstructions that control arithmetic block 2.

マイクロ命令Aを実行するステップでは、アドレスの最
上位ビット21が°0°、読出しアドレス20が000
゛であるので、切替回路6の出力はマイクロ命令Aとな
り、コントロールレジスタ7にはマイクロ命令Aが格納
される。したがって、このマイクロ命令Aにより演算ブ
ロック2が制御される。一方、コントロールレジスタ8
には、記憶装置5から読み出されたマイクロ命令■が格
納されるが、マイクロ命令Aの制御ビット22が0゛で
あるので、演算ブロック3は制御されない。
In the step of executing microinstruction A, the most significant bit 21 of the address is °0°, and the read address 20 is 000.
Therefore, the output of the switching circuit 6 becomes the microinstruction A, and the microinstruction A is stored in the control register 7. Therefore, the operation block 2 is controlled by this microinstruction A. On the other hand, control register 8
The microinstruction (2) read from the storage device 5 is stored in the microinstruction (2), but since the control bit 22 of the microinstruction (A) is 0', the operation block 3 is not controlled.

マイクロ命令c、c’ を実行するステップでは、アド
レスの最上位ビット21が°0°で、読出しアドレス2
0が010゛であるので、切替回路6の出力はマイクロ
命令Cとなり、コントロールレジスタ7にはマイクロ命
令Cが格納される。したがって、このマイクロ命令Cに
より演算ブロック2が制御される。一方、コントロール
レジスタ8には、記憶装置5から読み出されたマイクロ
命令C”が格納され、マイクロ命令Cの制御2Iビツト
22が1°であるので、演算ブロック3はマイクロ命令
C°により制御される。
In the step of executing microinstructions c and c', the most significant bit 21 of the address is 0°, and the read address 2 is
Since 0 is 010', the output of the switching circuit 6 becomes the microinstruction C, and the microinstruction C is stored in the control register 7. Therefore, the microinstruction C controls the calculation block 2. On the other hand, the control register 8 stores the microinstruction C'' read out from the storage device 5, and since the control 2I bit 22 of the microinstruction C is 1°, the arithmetic block 3 is controlled by the microinstruction C°. Ru.

マイクロ命令■を実行するステップでは、アドレスの最
上位ビット21が1’ 、読出しアドレス20が000
°であるので、切替回路6の出力はマイクロ命令■とな
り、コントロールレジスタ7にはマイクロ命令Iが格納
される。したがって、このマイクロ命令Iにより演算ブ
ロック2が制御される。また、コントロールレジスタ8
にも、記憶装置5から読み出されたマイクロ命令Iが格
納されるが、マイクロ命令Iの制御ビット22が′0゜
であるので、演算ブロック3は制御されない。
In the step of executing the microinstruction ■, the most significant bit 21 of the address is 1', and the read address 20 is 000.
°, the output of the switching circuit 6 is the microinstruction ■, and the control register 7 stores the microinstruction I. Therefore, the microinstruction I controls the calculation block 2. In addition, control register 8
The microinstruction I read from the storage device 5 is also stored in the microinstruction 5, but since the control bit 22 of the microinstruction I is '0°, the arithmetic block 3 is not controlled.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、特定のステップでのみ制
御が必要な被制御回路を制inするマイクロ命令を格納
する記憶装置に常時制御が必要な被制御回路を制御する
マイクロ命令も格納できるようにすることにより、ハー
ドウェア制御によらずに記憶装置の容量を削減できる効
果がある。
As explained above, the present invention enables a storage device that stores microinstructions to control a controlled circuit that needs to be controlled only in a specific step to also store microinstructions that control a controlled circuit that needs constant control. By doing so, it is possible to reduce the capacity of the storage device without using hardware control.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図、 第2図は第1図中に示した記憶装置におけるマイクロ命
令の格納状態の一例を示す図である。 図において、 1・・・・・演算回路、 2.3・・・演算ブロック(被制御回路)、4.5・・
・記憶装置、 6.10・・・切替回路、 7.8・・・コントロールレジスタ、 9・・・・・アドレスレジスタ、 11・・・・・加算器、 20・・・・・読出しアドレス、 21・・・・・アドレス最上位ビット、22・・・・・
制御ビットである。
FIG. 1 is a block diagram showing an embodiment of a microprogram control device of the present invention, and FIG. 2 is a diagram showing an example of a storage state of microinstructions in the storage device shown in FIG. 1. In the figure, 1... Arithmetic circuit, 2.3... Arithmetic block (controlled circuit), 4.5...
・Storage device, 6.10...Switching circuit, 7.8...Control register, 9...Address register, 11...Adder, 20...Read address, 21 ...Address most significant bit, 22...
It is a control bit.

Claims (1)

【特許請求の範囲】 常時マイクロ命令による制御が必要な第1の被制御回路
と、 特定のステップでのみマイクロ命令による制御が必要な
第2の被制御回路と、 マイクロ命令が格納される第1および第2の記憶装置と
、 前記第1の被制御回路のみを制御するステップでは第1
または第2の記憶装置に格納されたマイクロ命令により
前記第1の被制御回路を制御し前記第1の被制御回路お
よび前記第2の被制御回路の双方の制御が必要なステッ
プでは前記第1の記憶装置に格納されたマイクロ命令に
より前記第1の被制御回路を制御し前記第2の記憶装置
に格納されたマイクロ命令により前記第2の被制御回路
を制御するように切り替える切替手段と、 を有することを特徴とするマイクロプログラム制御装置
[Scope of Claims] A first controlled circuit that needs to be controlled by micro-instructions at all times, a second controlled circuit that needs to be controlled by micro-instructions only in specific steps, and a first controlled circuit in which micro-instructions are stored. and a second storage device, and in the step of controlling only the first controlled circuit, the first
Alternatively, in the step in which the first controlled circuit is controlled by a microinstruction stored in a second storage device, and it is necessary to control both the first controlled circuit and the second controlled circuit, the first switching means for switching between controlling the first controlled circuit using micro instructions stored in the storage device and controlling the second controlled circuit using the micro instructions stored in the second storage device; A microprogram control device comprising:
JP7600986A 1986-04-01 1986-04-01 Microprogram control device Pending JPS62232033A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7600986A JPS62232033A (en) 1986-04-01 1986-04-01 Microprogram control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7600986A JPS62232033A (en) 1986-04-01 1986-04-01 Microprogram control device

Publications (1)

Publication Number Publication Date
JPS62232033A true JPS62232033A (en) 1987-10-12

Family

ID=13592815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7600986A Pending JPS62232033A (en) 1986-04-01 1986-04-01 Microprogram control device

Country Status (1)

Country Link
JP (1) JPS62232033A (en)

Similar Documents

Publication Publication Date Title
JPH04245324A (en) Arithmetic unit
JPS62232033A (en) Microprogram control device
JPH03288228A (en) Information processor
JPS6238942A (en) Microprogram controller
JPS6031652A (en) Microcomputer incorporating read-only memory
JPH04251331A (en) Information processor
JPS6373332A (en) Microprogram control system
JPS61289448A (en) Buffer memory device
JPS62143139A (en) Microprogram controller
JPS6127775B2 (en)
JPH02153444A (en) Memory control circuit
JPH0792902A (en) Programmable controller
JPH1074190A (en) Parallel processor
JPS61216030A (en) Control system for microprogram
JPS6320631A (en) Register selecting system
JPS60237536A (en) Microprogram control data processor
JPH0442328A (en) Interruption control system for information processor
JPS6198444A (en) Control memory system
JPH0644066A (en) Information processor
JPH05191467A (en) Data packing processor
JPH04358227A (en) Microprocessor
JPH0969070A (en) Control circuit of information processor
JPS6019259A (en) Information processor
JPS62237546A (en) Memory controller
JPH01217528A (en) Data transferring device