JPS61276496A - 分散形時分割スイツチ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 時分割電子交換機の時間スイッチ内に通話路を設定する
制御手段を時間スイッチに対応して設け、制御手段が通
話路を設定する為に必要な制御情報を時分割通話路装置
内に予め設定された通話路を経由して時分割通話路装置
の制御部から伝達することにより、初期投資額を削減す
るものである。

〔産業上の利用分野〕

本発明は時分割形電子交換機における時分割通話路装置
の創設費を低減可能とする分散形時分割スイッチ方式に
関する。

時分割形電子交換機においては、加入者線、ディジタル
中継線、アナログ中継線、或いは試験装置等の局内用雑
装置等が端末装置により時分割多重化され、時間スイッ
チおよび空間スイッチから構成される時分割通話路装置
により交換接続している。端末装置は、収容回線数に比
例して設置される。

前記時分割通話路装置の規模も、収容回線数、即ち端末
装置数に比例して増減可能なことが、特に端末装置の設
置数が少ない創設時における時分割電子交換機の創設費
を削減する為に強く要望される。

〔従来の技術〕

第３図は従来ある時分割通話路装置の一例を示す図であ
る。

第３図において、時間スイッチ１は、収容端末装置２か
ら情報を伝達する時分割通話路の入替えを行う通話路メ
モリ　（ＳＰＭ）１１と、該通話路メモリ１１内で通話
路を設定する制御メモリ　（ＣＭ）１２と、収容端末装
置ｉ２へ情報を伝達する時分割通話路の入替えを行う通
話路メモリ（ＳＰＭ）１３と、該通話路メモリ１３内で
通話路を設定する制御メモリ　（ＣＭ）１４とから構成
される。

各時間スイッチ１が交換可能な通話路数は、通話路メモ
リ１１および工３の速度により制限される為、複数の時
間スイッチ１が空間スイッチ３により相互接続される。

空間スイッチ３は、時間スィッチ１相互間の通話路を交
換接続するスイッチマトリクス（ＳＭ）３１と、該スイ
ッチマトリクス３１内で通話路を設定する制御メモリ　
（ＣＭ）３２とから構成される。

各時間スイッチ１の各制御メモリ１２および１４、並び
に空間スイッチ３の制御メモリ３２は、共通のプロセッ
サ（ＰＲ）４から共通バス５を介して通話路制御情報が
設定される。

〔発明が解決しようとする問題点３ 以上の説明から明らかな如く、従来ある時分割通話路装
置においては、時間スイッチ１および空間スイッチ３が
共通のプロセッサ４により制御されていた為、収容端末
装置２の増減に拘らず、時分割通話路装置として一体と
なって設置されていた。

従って端末装置２の設置数が少ない創設時においても、
所定規模の時分割通話路装置が（少なくとも設置空間が
）設置されることとなり、当該時分割電子交換機の創設
費を増大させる問題点を有していた。

〔問題点を解決するための手段〕

本発明は下記の手段を講することにより、前記問題点を
解決する。

即ち本発明においては、時間スイッチ（１０）内に通話
路を設定する制御手段（１５）を前記時間スイッチ（ｌ
Ｏ）に対応して設ける。

該制御手段（１５）が前記通話路を設定する為に必要な
制御情報を時分割通話路装置内に予め設定された通話路
（以後制御情報通話路と称する）を経由して時分割通話
路装置の制御部（４）から伝達する。

〔作用〕

即ち本発明によれば、時間スイッチが端末装置数に比例
して設置可能となり、端末装置の設置数が少ない創設時
における時間スイッチの設置数が削減され、当該時分割
電子交換機の創設費が節減される。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１面は本発明の一実施例による分散形時分割スイッチ
方式を示す図であり、第２図は第１図における通信手順
の一例を示す図である。なお、企図を通じて同二符号は
同一対象物を示す。

第１図においては、時間スイッチ１０内に通話路メモリ
１１．１３、制御メモリ１２および１４の他に、各時間
スイッチ１０内に通話路を設定する制御手段として従プ
ロセツサ（ＳＰＲ）１５が設けられている。また従プロ
セツサ１５がプロセッサ４との間に伝達される通話路制
御情報を前記制御情報通話路を経由して送受信する為に
、分岐回路（Ｄ）１６、挿入回路（Ｉ）およびデータリ
ンク制御装置（ＤＬＣ）１８とが設けられている。

一方共通バス５に嬬、各時間スイッチ１０内のデータリ
ンク制御装置１８に対応して、前記通話路制御情報を送
受信するデータリンク制御装置（ＤＬＣ）１９が接続さ
れる。該データリンク制御装置１９は、多重回路（ＭＰ
Ｘ）２０、分離回路（ＤＭＰＸ）２１制御メモリ　（Ｃ
Ｍ）２２および２３により通話路を設定される通話路メ
モリ（ＳＰＭ）２４および２５を介して空間スイッチ３
に収容されている。

第１図において、共通バス５に接続されたデータリンク
制御装置１９と、各時間スイッチ１０内に設けられたデ
ータリンク制御装置１８との間には、多重回路２０およ
び分離回路２１、通話路メモリ２４および２５、空間ス
イッチ３内のスイッチマトリクス３１、時間スイッチ１
内の通話路メモリ１１および１３、分岐回路１６および
挿入回路１７を経由して、前記制御情報通話路が設定さ
れている。

第１図および第２図において、プロセッサ４は、当該時
分割通話路装置内に通話路を設定する度に、時間スイッ
チ１０内の通話路メモリ１１または１３に通話路を設定
する為の通話路制御情報（即ちアドレスおよび書込みデ
ータ）Ａにデータリンク制御装置１９によりチェックコ
ードを付加し、制御信号通話路を介して時間スイッチ１
０に伝達する。

時間スイッチ１０においては、従プロセツサ１５が受信
した通話路制御情報Ａをデータリンク制御装置１８によ
りチェックし、正常と確認されると制御メモリ１２また
は１４に設定した後、受信確認情報Ｂにデータリンク制
御装置１８によりチェックコードを付加し、制御信号通
話路を介してプロセッサ４に伝達する。

プロセッサ４は、受信した受信確認情報Ｂをデータリン
ク制御装置１９によりチェックして正常性を確認する。

なお従プロセツサ１５がデータリンク制御装置１８によ
り、受信した通話路制御情報Ａに誤りを検出した場合に
は、受信エラー情報Ｃにデータリンク制御装置１８によ
りチェックコードを付加し、制御信号通話路を介してプ
ロセッサ４に伝達する。

プロセッサ４は、受信した受信エラー情報Ｃをデータリ
ンク制御装置１９によりチェックして正常性を確認した
後、従プロセツサ１５が通話路制御情報Ａを正常に受信
しなかっと判定し、通話路制御情報Ａにデータリンク制
御装置１９によりチェックコードを付加し、時間スイッ
チ１０に対して再送する。

またプロセッサ４がデータリンク制御装置１９により、
受信した受信確認情報Ｂまたは受信エラー情報Ｃに誤り
を検出した場合にも、通話路制御情報Ａにデータリンク
制御装置１９によりチェックコードを付加し、時間スイ
ッチ１０に対して再送する。

時間スイッチ１０は、空間スイッチ３に対して通話路ハ
イウェイ２６のみで接続され、共通バス５には接続され
ていない為、空間スイッチ３から分離して端末装置２の
近傍に設置可能となり、端末装置２の設置数に比例して
設置することも可能となる。

従って本実施例によれば、端末装置２の設置数が少ない
創設時には、時間スイッチ１０の設置数も少なくて済む
。

〔発明の効果〕 以上、本発明によれば、前記時分割電子交換機において
、時間スイッチが端末装置数に比例して設置可能となり
、端末装置の設置数が少ない創設時における時間スイッ
チの設置数が削減され、当該時分割電子交換機の創設費
が節減される。

【図面の簡単な説明】

第１図は本発明の一実施例による分散形時分割スイッチ
方式を示す図、第２図は第１図における通信手順の一例
を示す図、第３図は従来ある時分割通話路装置の一例を
示す図である。 図において、ｌおよび１０は時間スイッチ、２は端末装
置、３は空間スイッチ、４はプロセ・ノサ、５は共通バ
ス、１１１３．２４および２５は通話路メモリ、１２．
１４．２２．２３および３２は制御メモリ、１５は従プ
ロセツサ、１６は分岐回路、１７は挿入回路、１８およ
び１９はデータリンク制御装置、２０は多重回路、２１
は分離回路、Ａは通話路制御情報、Ｂは受信確認情報、
Ｃは受信エラー情報、を示す。 （ｂ）　　晃帛九理 第１　閾１ｚｔ・１ｊ３誦イδ予川貫用−Ｊ’Ｉεホ（
玩４茅２　司

Claims (1)

【特許請求の範囲】
1. 時間スイッチ（１０）および空間スイッチ（３）から構
   成される時分割通話路装置を有する電子交換機において
   、前記時間スイッチ（１０）内に通話路を設定する制御
   手段（１５）を前記時間スイッチ（１０）に対応して設
   け、該制御手段（１５）が前記通話路を設定する為に必
   要な制御情報を前記時分割通話路装置内に予め設定され
   た通話路を経由して前記時分割通話路装置の制御部（４
   ）から伝達することにより、前記時間スイッチ（１０）
   を収容端末装置数に比例して設置可能とすることを特徴
   とする分散形時分割スイッチ方式。