JPS61276482A - Cathode clamping type dc restoration circuit - Google Patents

Cathode clamping type dc restoration circuit

Info

Publication number
JPS61276482A
JPS61276482A JP60116443A JP11644385A JPS61276482A JP S61276482 A JPS61276482 A JP S61276482A JP 60116443 A JP60116443 A JP 60116443A JP 11644385 A JP11644385 A JP 11644385A JP S61276482 A JPS61276482 A JP S61276482A
Authority
JP
Japan
Prior art keywords
current
cathode
voltage
flows
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60116443A
Other languages
Japanese (ja)
Inventor
Akio Isobe
磯部 昭雄
Kenkichi Yamashita
賢吉 山下
Tomohiko Doken
知彦 道券
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60116443A priority Critical patent/JPS61276482A/en
Publication of JPS61276482A publication Critical patent/JPS61276482A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To lower fluctuation of black level caused by the fluctuation of video pattern by using voltage the value of which is controlled by magnitude of discharge current. CONSTITUTION:When a switch SW is closed, IA and IB flows in inverse proportion to RA and RB, and discharge current Idc flows as nearly sum total of them. Accordingly, when set to RA>>RB, greater part of Idc flows to Q2, and collector current of Q1 goes to small and base current of Q1 also goes to small. Consequently, apparent internal impedance goes to small. Further, Rd, Rf flow controlling current If, and generate control voltage in RE. Idc flows virtually in Rd by setting. Between the emitter and base of the Q1 can be as nearly constant and controlling current that flows in RE is inversely proportional to the ratio of Rd to Rf. Consequently, stable control can be performed.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、カラーディスプレイ表示装置のカソードクラ
ンプ方式による直流再生回路に係わる。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a DC regeneration circuit using a cathode clamp method for a color display device.

〔発明の背景〕[Background of the invention]

従来の映像増幅器は、最終出力をブラウン管のカソード
に直結していた。しかし、最近の高解像度化の要求に伴
って、超高帯域の映像増幅器が所望されるようになり、
従来方式では消費電力も周波数帯域を広げるに従って増
大してしまうという問題点が解決できなかった。そこで
考えられたのが特開昭55−67285号公報などに記
載されているようなカソードクランプ方式の直流再生回
路である。
In conventional video amplifiers, the final output was directly connected to the cathode of the cathode ray tube. However, with the recent demand for higher resolution, ultra-high bandwidth video amplifiers have become desirable.
The conventional method could not solve the problem that power consumption also increases as the frequency band is expanded. Therefore, a cathode clamp type DC regeneration circuit as described in Japanese Patent Application Laid-Open No. 55-67285 was devised.

第2図に、この回路方式の原理図を示す、この図では、
映像増幅回路の出力部を単純化して、負荷抵抗R1とそ
の駆動用電流源I aoyで表わしている。一般の映像
増幅回路では、この負荷抵抗に電流を流し、発生した電
圧で、ブラウン管のカソードを駆動している。
Figure 2 shows the principle diagram of this circuit system.
The output section of the video amplifier circuit is simplified and represented by a load resistor R1 and a driving current source Iaoy. In a typical video amplifier circuit, current is passed through this load resistor, and the generated voltage drives the cathode of the cathode ray tube.

一方、ブラウン管の画面の輝度をある値に設定するため
には、そのカソードに印加する電圧のバイアスをその設
定したい輝度に対応する値に設定しなければならない、
この実現方法として、カソードクランプ方式直流再生回
路では、映像増幅部出力側とは独立にカソードバイアス
を設定するために、増幅部出力とカソードの間に結合コ
ンデンサCを挿入し、更に、Cに電荷を補充するために
、Cのカソード側は抵抗R0を通して高電*V、、に接
続し充電電流工。を流している。第3図(a)は映像信
号の時間変化を示したもので、■、1.は増幅部出力電
圧をそれぞれ示す、カソードのバイアスを設定するため
にこの図に示すように、映像信号のブラックレベルに相
等する期間のある期間だけ第2図のスイッチSWを閉じ
、結合コンデンサCのカソード側の端子に、あらかじめ
設定しておいた基準電圧E P a f を印加する。
On the other hand, in order to set the brightness of the CRT screen to a certain value, the bias of the voltage applied to the cathode must be set to a value corresponding to the desired brightness.
To achieve this, in a cathode clamp type DC regeneration circuit, a coupling capacitor C is inserted between the output of the amplifier section and the cathode in order to set the cathode bias independently of the output side of the video amplifier section, and a charge is added to C. In order to replenish the current, the cathode side of C is connected to a high voltage *V, , through a resistor R0, and the charging current is supplied. is flowing. FIG. 3(a) shows temporal changes in the video signal. In order to set the cathode bias, the switch SW shown in FIG. 2 is closed for a period corresponding to the black level of the video signal, and the coupling capacitor C is closed. A preset reference voltage E P a f is applied to the cathode side terminal.

このことにより、コンデンサは充放電を行ない、カソー
ド側のブラックレベルに相等する電圧V。が、常に基準
電圧になるように、コンデンサCの端子電圧■。
As a result, the capacitor charges and discharges to a voltage V equivalent to the black level on the cathode side. The terminal voltage of capacitor C is set so that it always becomes the reference voltage.

は設定される。ここで抵抗R0を介して電gv、。is set. Here, the electric current gv, via the resistor R0.

から結合コンデンサCに充電をしているが、これらを省
略して、基準電圧E P II fを用いて充放電させ
てもよい、この動作を一水平周期ごと(70μS〜15
μS程度)にくり返すため、コンデンサCの容量値が大
きければ、(具体的には、−水平周期間にカソードから
流れ出るアノード電流と、Roを通して流れる充電電流
によるコンデンサ端子電圧変動が無視できる程度)、C
の端子の電圧変動はほとんどなく、カソード側の映像信
号のバイアスは、ブラックレベル電圧が基準電圧になる
ように保持される。二九から、輝度を調整するためには
、この基準電圧を所望の輝度に合わせて調整すればよい
ことになる。
The coupling capacitor C is charged from 1 to 3, but these may be omitted and charging and discharging is performed using the reference voltage E P II f. This operation is performed every horizontal period (70 μS to 15
(on the order of μS), so if the capacitance value of capacitor C is large, (specifically, the capacitor terminal voltage fluctuation due to the anode current flowing from the cathode during the -horizontal period and the charging current flowing through Ro can be ignored) , C
There is almost no voltage fluctuation at the terminal, and the bias of the video signal on the cathode side is maintained so that the black level voltage becomes the reference voltage. From 29, in order to adjust the brightness, it is sufficient to adjust this reference voltage to match the desired brightness.

しかしながら、この回路では以下に説明するように、映
像のパターンが変わるとカソード側のブラックレベルが
基準電圧から変動するという欠点を有している。第2図
のSWが開放の期間には、コンデンサCには、第3図(
a)に示す電源V m aと、カソード電圧V、の差に
よってRoに流れる電流工。(I a = (V*m 
−Vll) / R(1)と、カソードを通して流入す
るアノード電流が充電電流として流入する。この充電電
荷Qaは、Swの閉の期間に、基準電圧E1..を通じ
て放電される。そして基準電圧をある値に設定した後の
定常状態においては、この充電電荷Q0と放電電荷(L
mは等しくなり、カソードのブラックレベル電圧は一定
の値となる。この充電電荷が等しくなることは、逆にそ
れらに差がある場合、カソードのブラックレベルが変動
することから理解できる。
However, as will be explained below, this circuit has the drawback that when the image pattern changes, the black level on the cathode side varies from the reference voltage. During the period when the SW shown in Figure 2 is open, the capacitor C is connected to the switch shown in Figure 3 (
A current flows through Ro due to the difference between the power supply V m a shown in a) and the cathode voltage V. (I a = (V*m
-Vll)/R(1) and the anode current flowing through the cathode flows as a charging current. This charging charge Qa is applied to the reference voltage E1. .. discharged through. In a steady state after setting the reference voltage to a certain value, the charging charge Q0 and the discharging charge (L
m becomes equal, and the black level voltage of the cathode becomes a constant value. The fact that these charges are equal can be understood from the fact that if there is a difference between them, the black level of the cathode will vary.

この充電電荷QaはRaを流れる電流工。と、アノード
電流工、をSW開放の間積分して得られ(1)式のよう
になる。この値は第3図(a)。
This charged charge Qa is a current flowing through Ra. and the anode current are integrated while the SW is open, resulting in equation (1). This value is shown in Figure 3(a).

(b)の ・・・・・・(1) グラフから明らかなようにカソード電圧の映像振幅に依
存し、無信号時に最小となり、最大振幅の映像信号が出
力される時に最大になる。一方、基準電圧の内部インピ
ーダンスが零という理想的な場合を考えても、放電の時
定数Tは、CR,となり、これは一般に放電時間τ、に
比較して充分大きいことより、放電電流Leは放電期間
はぼ定電流とみなすことができる。このId++は、Q
、。/τ、であり、Qd、とQ@が等しいことより(2
)を得る。
(b)... (1) As is clear from the graph, it depends on the video amplitude of the cathode voltage, being minimum when there is no signal and reaching maximum when the video signal with the maximum amplitude is output. On the other hand, even if we consider the ideal case where the internal impedance of the reference voltage is zero, the discharge time constant T is CR, which is generally sufficiently large compared to the discharge time τ, so the discharge current Le is The discharge period can be regarded as an approximately constant current. This Id++ is Q
,. /τ, and since Qd and Q@ are equal, (2
).

I da冨Q、/τ、        ・・・・・・(
2)この(3)式から、工4.もQ、同様映像パターン
によりその大きさが変わることが分かる。
I datomi Q, /τ, ・・・・・・(
2) From this equation (3), 4. Similarly to Q, it can be seen that its size changes depending on the image pattern.

次にカソード電圧のブラックレベルが、基準電圧E v
atから変動する原理を説明する。ここでは    ゛
簡単のため、基準電圧は内部インピーダンスが零の理想
電圧源とする。今、映像信号のブラックレベルの期間を
考える。ブラックレベルに相等する映像増幅部の負荷電
流を工。t、?1、スイッチSWが開放の時のカソード
電圧のブラックレベルをV。、コンデンサCの端子電圧
をvoとおくと、充電電流(1,+1.)は、工。ヨア
、に比較して充分しさいので、(4)式の関係になって
いる。次に、スイッチ V ** = VJI −Rs、 I auto + 
Vo   −−(4)SWを閉にして、放電電流工、。
Next, the black level of the cathode voltage is the reference voltage E v
The principle of variation from at will be explained. Here, for simplicity, the reference voltage is assumed to be an ideal voltage source with zero internal impedance. Now, consider the black level period of the video signal. Adjust the load current of the video amplification section to be equivalent to the black level. T,? 1. V is the black level of the cathode voltage when the switch SW is open. , the terminal voltage of capacitor C is vo, then the charging current (1, +1.) is . Since it is sufficiently large compared to Yoa, the relationship is as shown in equation (4). Then switch V ** = VJI −Rs, I auto +
Vo --(4) Close SW and discharge current work.

を流すと、映像増幅器の負荷抵抗R1には工。0.に加
えて放電電流工、。が流れるため、映像増幅器の出力電
圧V。tl?mは、(5)式のようになり、R,1,。
, the load resistor R1 of the video amplifier will be damaged. 0. In addition to electric discharge electrician,. flows, so the output voltage of the video amplifier is V. tl? m is as shown in equation (5), R,1,.

全降下する。Full descent.

この時の V、、!、=Vム轟−RL (I 、IJT、+  I
 、、)  ・・・(5)回路方程式は、コンデンサの
端子電圧をVo、、。
V at this time...! ,=Vmu Todoroki-RL (I, IJT, + I
,,) ...(5) The circuit equation is the terminal voltage of the capacitor as Vo, .

、。、l)とおき、放電電流(21゜)に比較して充電
電流(1,+1.)は小さいので無視し、Cのカソード
側に基準電圧E1..を印加することから、(6)式と
なる。
,. , l), the charging current (1, +1.) is small compared to the discharging current (21°), so it is ignored, and a reference voltage E1. .. is applied, formula (6) is obtained.

Via  RL(I oats + I t−) + 
Va(ay−ox) = E−−t・・・・・・(6) また、Cの容量値は充分大きく、−周期間中の充放電で
電圧の変化がほとんどなく、v0=va(ay−am)
となっているので、(4)式と(6)式から、VIBと
して(7)式を得る。
Via RL (I oats + It-) +
Va (ay-ox) = E--t (6) In addition, the capacitance value of C is sufficiently large, and there is almost no change in voltage during charging and discharging during the - cycle, and v0 = va (ay -am)
Therefore, from equations (4) and (6), equation (7) is obtained as VIB.

V**=E−−t+RLIa、      ・・−・・
(7)つまり、第2図に示すように、swを閉じ、基準
電圧E1..をCに印加して、カソード電圧v、。
V**=E−−t+RLIa, ・−・・
(7) That is, as shown in FIG. 2, sw is closed and the reference voltage E1. .. is applied to C and the cathode voltage v,.

をE7.、に設定しようとしても、放電電流L++が流
れ、R1による電圧降下:ΔV=R&I、、が生じる。
E7. Even if an attempt is made to set it to , a discharge current L++ flows, and a voltage drop due to R1: ΔV=R&I occurs.

すると、第3図(a)に示すように、これが誤差となり
、SWが開放の実際のカソード電圧のブラックレベルV
 m mは1、(7)式に示すようにE 、、、からR
1,。たけ増加する。
Then, as shown in FIG. 3(a), this becomes an error and the black level V of the actual cathode voltage when SW is open.
m m is 1, as shown in equation (7), from E , , to R
1,. increase in height.

さらに、放電電流■4゜は、(2)式からも分かるよう
に、充電電荷Q。に比例しており、Q。同様、映像パタ
ーンによって変動する。このことは、カソードのブラッ
クレベルvKsは、映像パターンによって変動すること
を意味する。従って、映像パターンが変われば、輝度が
設定値から変動することになる。カラーディスプレイの
場合、赤、緑。
Furthermore, as can be seen from equation (2), the discharge current ■4° is the charging charge Q. It is proportional to Q. Similarly, it varies depending on the video pattern. This means that the cathode black level vKs varies depending on the video pattern. Therefore, if the video pattern changes, the brightness will vary from the set value. For color displays, red, green.

青で映像パターンがまちまちに変わると、それぞれのブ
ラックレベルも設定値がらまちまちに変動し、これから
、背景及び映像の輝度、更に白バランスが変化すること
になる。従来の回路方式では以上のような欠点を有して
いた。
When the image pattern changes in blue, the setting values for each black level also vary, and the brightness of the background and image, as well as the white balance, change from now on. Conventional circuit systems have the above-mentioned drawbacks.

〔発明の目的〕[Purpose of the invention]

本発明では、カソードクランプ方式輝度調整回路におい
て、従来の欠点であった。映像パターンの変動によって
生じるブラックレベルの変動を低減し、高精度にする回
路方式を提供することを、その目的とする。
The present invention overcomes the drawbacks of the conventional cathode clamp type brightness adjustment circuit. The object of the present invention is to provide a circuit system that reduces variations in black level caused by variations in video patterns and improves accuracy.

【発明の概要〕[Summary of the invention]

本発明はカソードクランプ方式直流再生回路の基準電圧
部へ、SWが閉の時、結合コンデンサCに流れる放電電
流ニー。に制御されその値が変わる制御電圧源Eaを加
えたものである。従来のブラックレベル変動は、基準電
圧が一定なのに対して、誤差の原因となるR2の工。に
よる電圧降下:ΔV = R,I 、、がLaの大きさ
によって変わることに帰因していた。そこで本発明では
、放電電流の大きさによって、その値が制御されるEo
をE r * fに加えて、工1.による電圧降下AV
=R,I 、、を打ち消すことを基本思想とし、Cのカ
ソード側のブラックレベルをE refに近づけ、映像
パターン変化によって生じるブラックレベルの変動を低
減している。
The present invention is directed to a discharge current knee that flows to the reference voltage section of a cathode clamp type DC regeneration circuit and to the coupling capacitor C when SW is closed. In addition, a control voltage source Ea whose value is controlled to change is added thereto. Conventional black level fluctuations occur because the reference voltage is constant, but the R2 process causes errors. This was attributed to the fact that the voltage drop due to: ΔV = R,I, changes depending on the size of La. Therefore, in the present invention, the value of Eo is controlled by the magnitude of the discharge current.
is added to E r * f, and E 1. Voltage drop due to AV
The basic idea is to cancel out =R,I, , and bring the black level on the cathode side of C closer to E ref to reduce fluctuations in the black level caused by changes in the video pattern.

〔発明の実施例〕[Embodiments of the invention]

まず、本発明の動作原理を説明する。簡単にするために
、以下制御電圧E。が放電電流ニ、に比例する場合を説
明する。
First, the operating principle of the present invention will be explained. For simplicity, the control voltage E. The case where is proportional to the discharge current d will be explained.

E、=−A 1.、         −・・・・・(
8)映像信号がブラックレベルの期間について考えると
、SWが開放の時V□は(4)式で表わされる。SWを
閉じ工、。を流すと、回路方程式は。
E, =-A 1. , −・・・・・・(
8) Considering the period when the video signal is at the black level, when the SW is open, V□ is expressed by equation (4). Close the SW. The circuit equation is

(5)式のE r a fにE。=−AI。が加わって
(9)式となる。
E in E r a f of formula (5). =-AI. is added to form equation (9).

Va、R1(Iot+vm + In−)  + Vc
(aw−ox)=E□t −A I a、      
 ・・・・・・(9)(7)式と同様に(4)式と比較
し、(10)式を得る。
Va, R1 (Iot+vm + In-) + Vc
(aw-ox)=E□t-A I a,
(9) Compare with equation (4) in the same way as equation (7) to obtain equation (10).

V**=E−−t+ (Rb−A)Ia−・・’(1G
)この式から、本発明によれば、カソードのブラックレ
ベル電圧の基準電圧からの変動を従来のΔV=RLI、
、から(RL −A ) I 4 、へ低減することか
でdることが分かる。
V**=E--t+ (Rb-A)Ia-...'(1G
) From this equation, according to the present invention, the variation of the cathode black level voltage from the reference voltage can be expressed as the conventional ΔV=RLI,
, to (RL −A ) I 4 , it can be seen that d is obtained.

さらにこの式から、映像パターン変化によって生じるブ
ラックレベル変動を零にするためには。
Furthermore, from this equation, in order to make the black level fluctuation caused by the change in the image pattern zero.

比例係数AをR4に等しくおけばよいことが分かる。実
際はAがR1に近ずくと、回路の時定数はC(R,−A
)と変化し、工4.は指数的に変化することになるが1
M理的にはA=R,になれば、ブラックレベル変動は零
となる。
It can be seen that it is sufficient to set the proportionality coefficient A equal to R4. In fact, when A approaches R1, the time constant of the circuit becomes C(R, -A
) and changes to 4. will change exponentially, but 1
Logically, if A=R, the black level fluctuation becomes zero.

次にAがRI、よりも大きい場合を説明する。Next, a case where A is larger than RI will be explained.

(10)式の意味は、■、。に比例するEoをE r 
@ fから減することにより、見掛上の抵抗をRLがら
Aだけ小さくしたことである。これは、負性抵抗ヲ作っ
たことを意味し、A>R,の場合は(1o)式の符号が
逆転し2回路全体として、負性抵抗を持つことになる。
The meaning of equation (10) is ■. Eo proportional to E r
@ By subtracting from f, the apparent resistance is made smaller by A than RL. This means that a negative resistance is created, and when A>R, the sign of equation (1o) is reversed and the two circuits as a whole have negative resistance.

第1図(a)の回路をA>R,の条件で使用すると、S
Wを閉じるとIdmが流れ、R,、I、、よりも大きな
Eoが発生し、I dmが増加し1回路の飽和状態まで
達する。よってEl、、でブラックレベルを制御できな
くなる。この過度駆動に対して考案したのが第1図(b
)のダイオードD1をそう人した回路である。以下動作
原理を説明する。放電時、過度駆動をすると、Cのカソ
ード側の電圧をEl、、以下にす“るため、次にswを
閉じてもDlは始めは非導通で工4.は流れない。
When the circuit of Fig. 1(a) is used under the condition of A>R, S
When W is closed, Idm flows and Eo, which is larger than R,,I,, is generated, and Idm increases until it reaches the saturation state of one circuit. Therefore, it becomes impossible to control the black level with El, . Figure 1 (b) was devised to deal with this excessive drive.
This circuit is based on the diode D1 of ). The operating principle will be explained below. When over-driving during discharging, the voltage on the cathode side of C is reduced to less than El, so even when SW is closed next, Dl is initially non-conductive and Step 4 does not flow.

充分Cが充電されそれがE、、を越えると、Dlは導通
して、過度のI。が流れて、ふたたびCのカソード側を
E F @ f以下に下げる。この基本動作をくり返し
て、v3.はEl、、に高精度で一致する。
When enough C is charged that it exceeds E, , Dl becomes conductive, causing an excess of I. flows, lowering the cathode side of C below E F @ f again. Repeat this basic operation until v3. matches El, , with high precision.

なお、実際に使用する場合は本制御動作の安定化−のた
め、Eoとしては適度に一次遅れにしたちのElを使用
するとよい。第4図に第1図(b)の駆動の動作波形を
示す。Eoとしては適度に一次遅れしているものとする
。簡単のため、映像信号は無く、アノード電流工、も零
とする。
In actual use, in order to stabilize the control operation, it is preferable to use El with an appropriate first-order lag as Eo. FIG. 4 shows operating waveforms of the drive shown in FIG. 1(b). It is assumed that Eo is moderately delayed by one order. For simplicity, there is no video signal and the anode current is also zero.

■は過度駆動の結果、v8がEl、、より下がったが、
SWが開放となり、工、。=0となり、E″二〇なった
状態。
■As a result of overdrive, V8 was lower than El.
The SW was opened and the work was done. = 0, and E″20.

■はSWが閉じて、■、にE r a tが現われた。The SW was closed in ■, and Erato appeared in ■.

しかしV I < E −fでDlは非導通。よってI
 da=OによりEo”=O,v、をEF@f設定して
いル状態。
However, when V I < E −f, Dl is non-conductive. Therefore I
Due to da=O, Eo''=O,v is set as EF@f.

■Cが充分充電され、vlがE 、、、を越え、Dlが
順バイアスとなり導通状態になった。工4゜が流れ、E
″は一次遅れで過度駆動を行ないI amを増加させる
(2) C was sufficiently charged, vl exceeded E, and Dl became forward biased and became conductive. E 4° flows, E
'' performs overdrive with a first-order lag and increases I am.

■は■の状態にもどった。■ has returned to the state of ■.

次にカソード電圧のブラックレベルがR2,、に高精度
で一致する原理を説明する。
Next, the principle by which the black level of the cathode voltage matches R2 with high accuracy will be explained.

第4図のv8の波形から明らかなように、VヨはE r
 a fに一致することはあるがそれを越えることはな
いsV、≦EP@f、そしてこのvIIとE、、tの差
はCの一水平周期間のリップルであるが、Cの容量値を
充分大きくすれば、このリップルは小さくできる。よっ
て原理的にV、はE P @ fに高精度で強制的に一
致させることができる。
As is clear from the waveform of v8 in Figure 4, Vyo is E r
sV, ≦EP@f, which may match but never exceed a f, and the difference between vII and E, t is the ripple during one horizontal period of C, but the capacitance value of C This ripple can be made small if it is made large enough. Therefore, in principle, V can be forced to match E P @f with high precision.

次に基準電圧部に内部抵抗R,が有る場合を考える。第
2図の従来回路方式でVIIBを求めると(11)式と
なり、Rtもプレツクレベルを変動させることが分かる
Next, consider the case where the reference voltage section has an internal resistance R. When VIIB is determined using the conventional circuit system shown in FIG. 2, the equation (11) is obtained, and it can be seen that Rt also changes the preck level.

V、=E、、f+ (R,+R1)I、。  −(11
)このR,があっても第4図の■から明らかなようにS
Wを閉じた時にV、に現われる設定電圧Va1は、Dl
が逆バイアス、非導通でI4.を流さないことによりR
,にはよらずEl、、となる、更に、前述のように v0≦Vax−=Etat となるため、内部インピーダンスR8が有る場合でもV
□は原理的に高精度で強制的にE t m f に一致
する。
V,=E,,f+(R,+R1)I,. -(11
) Even with this R, as is clear from ■ in Figure 4, S
The set voltage Va1 that appears at V when W is closed is Dl
is reverse biased and non-conducting and I4. By not flowing R
In addition, as mentioned above, since v0≦Vax-=Etat, even if there is an internal impedance R8, V
□ is forced to match E t m f with high precision in principle.

第5図(a)に第1図(a)の詳細回路例である一実施
例を示す。本回路では、基準電圧E t a tを、工
。とR6を用いて、(12)式のように作っている。
FIG. 5(a) shows an embodiment which is a detailed circuit example of FIG. 1(a). In this circuit, the reference voltage E ta t is and R6, it is created as shown in equation (12).

E、、、=V、、−R,I。       −・・・・
(12)更に基準電圧部の内部インピーダンスRINを
小さくするために、Ql、R,のエミッタホロワを用い
る。Qlの電流増幅率をh tlとすれば、R111は
(13)の様になる。
E, ,=V, ,-R,I. −・・・・
(12) In order to further reduce the internal impedance RIN of the reference voltage section, emitter followers of Ql and R are used. If the current amplification factor of Ql is htl, R111 becomes as shown in (13).

R1w = Ro / h t L       ・・
・・・・(13)以下、SWが開放の時にR8に流れる
定常電流を無視し、本発明の制御電圧が発生する原理を
説明する。放電電流Idmが流れた場合、Qlのコレク
タ電流工、。は(14)式となる。
R1w=Ro/htL...
(13) Hereinafter, the principle of generating the control voltage of the present invention will be explained, ignoring the steady current flowing through R8 when SW is open. When the discharge current Idm flows, the collector current of Ql,. is the formula (14).

I、、=1.。X h xi/ (1+ h tz) 
中I a−”’(14)この電流により、Q2のベース
に電圧が発生し、コクレタには(15)式で示される電
流工、が流れる。
I, ,=1. . X h xi/ (1+ h tz)
(14) This current generates a voltage at the base of Q2, and a current shown by equation (15) flows through the collector.

I、中I a −X RA / Rs       ・
・・(15)ここで、 R,>>R,とする、D2は工
、を工、。にほぼ比例させるために、Q2のVlmを打
ち消すためにそう人したものであるが1本発明の動作を
行なわせるためには、原理的には不要である。
I, Middle I a-X RA / Rs ・
...(15) Here, let R, >> R, D2 is engineering, is engineering. Although this was done in order to cancel out the Vlm of Q2 in order to make it almost proportional to the voltage, it is not necessary in principle to perform the operation of the present invention.

次にQlのVlmを無視して、Qlのベース電流V、=
V、、−R,(1,−1,、+I、)=Vsa  Re
 Io + (Re/ hat) Ia−−(R−/R
m> R11I a−・・・(16)(16)式の第1
,2項はEpmt、第3項はR□、を表わしている。そ
して第4項が本発明の制御電圧E0である。この場合は
工4.に比例しており、比例係数はA=−(R,/Rm
) R,となっている。
Next, ignoring Vlm of Ql, the base current of Ql, V, =
V,, -R, (1, -1,, +I,) = Vsa Re
Io + (Re/hat) Ia--(R-/R
m> R11I a-...(16) The first of formula (16)
, the second term represents Epmt, and the third term represents R□. The fourth term is the control voltage E0 of the present invention. In this case, work 4. The proportional coefficient is A=-(R,/Rm
) R.

この(16)式から、第5図(a)を本発明の原理図に
合わせて等価回路で描けば、第5図(b)のように′な
り、本発明に必要な基本動作(:放電電流Idmに比例
した制御電圧の発生)を実現できたことが分かる。
From this equation (16), if Figure 5(a) is drawn as an equivalent circuit according to the principle diagram of the present invention, it becomes as shown in Figure 5(b), and the basic operation necessary for the present invention (: discharge It can be seen that the generation of a control voltage proportional to the current Idm was achieved.

第1図(a)の条件で使用する場合を考える。Consider the case of use under the conditions shown in FIG. 1(a).

放電電流による電圧降下を起こす因子としては、前述の
通り負荷抵抗RLの他に、内部インピーダンスR,/ 
h t、xも加わるため、(10)式は。
In addition to the load resistance RL as mentioned above, the factors that cause the voltage drop due to the discharge current include the internal impedance R, /
Since h t and x are also added, equation (10) is.

vt−= E 、、t+ (R& + R0/ h t
、x ・−A) Ia−・・・・・・(17) となる。高精度制御をするためには、比例係数AをR,
+Ra/htax に比較してほんの少し小さめに設定
すればよいことになる。ところが実際はh ttのバラ
ツキにより、 Re / h *1はバラツク、しかも
、電力節約抵抗小型化でRoを小さくできない時はRo
 / h t LはR1に比較して無視できない値を取
り、固定された係数Aでは、RL + RL /hf□
を越える場合もありうる。そこで、この内部インピーダ
ンスを小さくするために考案した回路が、第6図(a)
である。
vt-=E,,t+(R&+R0/ht
, x ・-A) Ia-...(17) In order to perform high-precision control, the proportional coefficient A must be set to R,
It is only necessary to set it slightly smaller than +Ra/htax. However, in reality, due to variations in h tt, Re / h *1 varies, and moreover, when Ro cannot be reduced by downsizing the power saving resistor, Ro
/h t L takes a non-negligible value compared to R1, and with a fixed coefficient A, RL + RL /hf□
It is possible that it may exceed. Therefore, a circuit devised to reduce this internal impedance is shown in Figure 6 (a).
It is.

動作原理を順をおって簡単に説明すると、SWを閉じる
と、R1とR1に反比例して、I、、I、が流れ、その
ほぼ総和として、放電電流Itsが流れる。よって、R
,>>R,に設定すれば、I4mの大半はQ2に流れ、
Qlのコレクタ電流工、は小さくなり、Qlのベース電
流も小さくなる。このため。
Briefly explaining the operating principle step by step, when SW is closed, I flows in inverse proportion to R1 and R1, and the discharge current Its flows as approximately the sum of these flows. Therefore, R
, >> R, most of I4m flows to Q2,
The collector current of Ql becomes small, and the base current of Ql also becomes small. For this reason.

見掛は上の内部インピーダンスをR8/hz−tから、
R,/h、、、X R* / RAと小さくできる。ま
た、Ra=R−tは、Ro に制御電圧を発生させるた
めに。
The apparent internal impedance above is R8/hz-t,
It can be made as small as R, /h, , X R* / RA. Also, Ra=R-t is for generating a control voltage at Ro.

制御電流工、を流すためのものである。R4には洗記設
定により、はぼ工4.が流れ、Qlのエミッターベース
間はV□しか差がなく、変化分に対しては、はぼ一定と
みなせるので、R1に流れる制御電流工、はR4とR1
の比に比例して(18)式となる。
It is for controlling current flow. Depending on the writing settings, R4 has 4. flows, and there is only a difference of V□ between the emitter base of Ql, and the change can be considered to be almost constant, so the control current flowing to R1 is R4 and R1
Equation (18) is obtained in proportion to the ratio of .

I t=  CRa/ Rt)  X I a。   
  ・・・(18)これによって、Ro に電圧降下が
生じるので、制御電圧の比例係数は、 A= CRa/Rt)XR,・・・(19)となる。こ
の動作を等価回路で表わしたものが、第6図(b)であ
る6本回路構成によれば、内部インピーダンスR8,l
をR1に比して小さくでき。
I t= CRa/ Rt) X I a.
(18) This causes a voltage drop in Ro, so the proportionality coefficient of the control voltage becomes A=CRa/Rt)XR, (19). This operation is expressed as an equivalent circuit according to the 6-wire circuit configuration shown in FIG. 6(b).
can be made smaller than R1.

h flの変化に影響されず、安定した制御ができる。Stable control is possible without being affected by changes in hfl.

第7図(a)は、第1図(b)の発明の一実施例を示す
。基本的な動作は第5図(a)の回路と同じであるが、
前述通り過度駆動を行うものとする。ここでD工は、過
度放電を抑制するダイオードである。またC1は、放電
電流I4.を第4図の様にランプ関数気味に抑制するた
めにそう人したコンデンサである。これを等価回路で表
わしたものが、第7図(b)、である。第5図(a)、
(b)のC1が無い場合と比べると、L′とR′が制御
電圧E0に等価的に直列に追加される。ここでL′とR
′の値は、それぞれ、(20)式、 (21)式に示す
ようになる。
FIG. 7(a) shows an embodiment of the invention of FIG. 1(b). The basic operation is the same as the circuit in Figure 5(a), but
It is assumed that overdrive is performed as described above. Here, D is a diode that suppresses excessive discharge. Further, C1 is a discharge current I4. As shown in Figure 4, this is a capacitor designed to suppress the ramp function. An equivalent circuit representation of this is shown in FIG. 7(b). Figure 5(a),
Compared to the case without C1 in (b), L' and R' are equivalently added in series to the control voltage E0. Here L' and R
The values of ' are shown in equations (20) and (21), respectively.

次にこのC1をそう入することにより等価的に生じたL
′により、放電電流が、ランプ関数気味に抑制される原
理を説明する。第8図(a)は第7図(b)をR′を無
視して再に等価的に描いた回路である。sw’にはダイ
オードD1のスイッチングも含まれているものとする6
回路方程式を立てると、(22)式となり、SW′を閉
じた時間を1=0とし解いて放電電流Idaを求めると
(23)式を得る。
Next, by inserting this C1, L is equivalently generated.
The principle by which the discharge current is suppressed somewhat like a ramp function will be explained. FIG. 8(a) is an equivalent circuit diagram of FIG. 7(b), ignoring R'. It is assumed that sw' also includes the switching of diode D16.
The circuit equation is set up as equation (22), and when the time when SW' is closed is set as 1=0 and the discharge current Ida is determined, equation (23) is obtained.

R,I。ur=R& I a、 + RTN I□+S
I、’  ■、。
R,I. ur=R&I a, + RTN I□+S
I, '■,.

+E、、t−Ar、、・・・(22) 第8図(b)のグラフは(23)式を描いたものである
+E, t-Ar, . . . (22) The graph in FIG. 8(b) depicts equation (23).

〔発明の効果〕〔Effect of the invention〕

本発明によるカソードクランプ方式の直流再生回路を用
いることにより、映像パターンの変動によって生ずるブ
ラックレベルの変動を低減し、高精度の映像再生を実現
することができる。
By using the cathode clamp type DC reproducing circuit according to the present invention, it is possible to reduce fluctuations in black level caused by fluctuations in the video pattern and realize highly accurate video reproduction.

【図面の簡単な説明】 第1W!iは直流再生用基準電圧“に制御電圧を加えた
本発明の概念図、第2図は従来のカソードクランプ方式
の原理図、第3図は映像信号の時間変化。 及び映像増幅器出力部とカソードの間の結合コンデンサ
の充放電電流の時間変化を示す図、第4図は第1図に示
した回路の各部の電圧電流波形を示す図、第5図、第6
図、第7図は本発明の一実施例及び等価回路を示す図、
第8図は第7図に示した実施例の等価回路及び回路電流
波形を示す図である。 V A A 9 V S B・・・電源、工、5.・・
・駆動用電流源、C・・・結合コンデンサ、R1・・・
負荷抵抗、Ro・・・抵抗、SW・・・スイッチ、I 
am・・・放電電流、El、、・・・基準電圧、Ecl
・・・制御電圧。
[Brief explanation of the drawing] 1st W! i is a conceptual diagram of the present invention in which a control voltage is added to the reference voltage for DC reproduction, Fig. 2 is a principle diagram of the conventional cathode clamp method, and Fig. 3 is a diagram of the temporal change in the video signal. Also, the video amplifier output section and the cathode Figure 4 shows the voltage and current waveforms of each part of the circuit shown in Figure 1.
7 is a diagram showing an embodiment of the present invention and an equivalent circuit,
FIG. 8 is a diagram showing an equivalent circuit and circuit current waveforms of the embodiment shown in FIG. 7. V A A 9 V S B...Power supply, engineering, 5.・・・
・Drive current source, C...coupling capacitor, R1...
Load resistance, Ro...resistance, SW...switch, I
am...discharge current, El,...reference voltage, Ecl
...Control voltage.

Claims (1)

【特許請求の範囲】[Claims] 1、映像増幅器からの映像信号を結合コンデンサを介し
てブラウン管のカソードに入力し、該結合コンデンサと
カソードの接続点に直流分を独立に再生するための基準
電圧と、該直流分再生のタイミングを定めるスイッチ手
段とを接続したカソードクランプ方式の直流再生回路に
おいて、前記スイッチ手段を用いて基準電圧から結合コ
ンデンサを充電する直流再生期間に、該結合コンデンサ
から流れる電流の大きさによつて基準電圧を可変制御す
ることを特徴とするカソードクランプ方式の直流再生回
路。
1. Input the video signal from the video amplifier to the cathode of the cathode ray tube via a coupling capacitor, and set the reference voltage for independently reproducing the DC component and the timing of reproducing the DC component at the connection point between the coupling capacitor and the cathode. In a cathode-clamp type DC regeneration circuit connected to a switching means that determines the reference voltage, the switching means is used to charge the coupling capacitor from the reference voltage during the DC regeneration period. A cathode clamp DC regeneration circuit characterized by variable control.
JP60116443A 1985-05-31 1985-05-31 Cathode clamping type dc restoration circuit Pending JPS61276482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60116443A JPS61276482A (en) 1985-05-31 1985-05-31 Cathode clamping type dc restoration circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60116443A JPS61276482A (en) 1985-05-31 1985-05-31 Cathode clamping type dc restoration circuit

Publications (1)

Publication Number Publication Date
JPS61276482A true JPS61276482A (en) 1986-12-06

Family

ID=14687235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116443A Pending JPS61276482A (en) 1985-05-31 1985-05-31 Cathode clamping type dc restoration circuit

Country Status (1)

Country Link
JP (1) JPS61276482A (en)

Similar Documents

Publication Publication Date Title
US4495470A (en) Offset balancing method and apparatus for a DC amplifier
US6437833B1 (en) Automatic white balance adjusting circuit in color image display
US5444446A (en) Apparatus and method for duplicating currents
JP3923150B2 (en) Frequency synthesizer
JPS61276482A (en) Cathode clamping type dc restoration circuit
US4365236A (en) Digital display circuit displayable in analog fashion
JPS5917566B2 (en) analog to digital converter
US4542332A (en) Precision current-source arrangement
JP4070239B2 (en) Black level setting
JPH08274635A (en) Phase-locked circuit
US4549118A (en) Step waveform generator and CRT vertical timebase incorporating such a generator
JPH0563523A (en) Waveform generator
JP2654142B2 (en) Sample hold circuit
JP3136890B2 (en) Programmable delay generator
JP3602738B2 (en) Automatic white balance adjustment circuit and video display device
US6970203B2 (en) Automatic cut-off system
US6327193B1 (en) Mixed signal method for display deflection signal generation for low cost displays
CA2055858C (en) Holding circuit
CA1139452A (en) Power supply circuit
SU1401647A1 (en) Device for displaying symbol and graphic information
JPH01120194A (en) Dc level supplying system
KR960002697B1 (en) Clamping compensation circuit for color tv
JPS6230868B2 (en)
JPH0715249Y2 (en) Automatic white balance adjustment circuit
JPH04354276A (en) Variable gain control circuit