JPS61273040A - Line trace system - Google Patents

Line trace system

Info

Publication number
JPS61273040A
JPS61273040A JP60115023A JP11502385A JPS61273040A JP S61273040 A JPS61273040 A JP S61273040A JP 60115023 A JP60115023 A JP 60115023A JP 11502385 A JP11502385 A JP 11502385A JP S61273040 A JPS61273040 A JP S61273040A
Authority
JP
Japan
Prior art keywords
data
address
memory
buffer
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60115023A
Other languages
Japanese (ja)
Inventor
Noboru Yamamoto
昇 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60115023A priority Critical patent/JPS61273040A/en
Publication of JPS61273040A publication Critical patent/JPS61273040A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To facilitate the arrangement and the edition of the result of a trace by selecting whether all data on a communication line are traced and stored in a memory or only the frame having the set address is traced and stored in the memory so as to prevent a memory capacity from being increased and the memory from being expensive. CONSTITUTION:When an address collated by an address coincidence detection circuit 23 is a sender address, a data transfer control circuit 20 moves the destination address of a buffer 19 to a buffer 21, stores the sender address in the buffer 19, and the result is collated by the circuit 23. When not coincident, the contents of the buffers 19, 21 are cleared, and the operation restores to the detecting operation of a flag F or a preamble PA. When the said collation is coincident, the data transfer control circuit 20 sends the content of the buffer 21 to the memory 24 of a main control section 13, moves the content of the buffer 19 to the buffer 21 so as to store sequentially the data in the memory 24.

Description

【発明の詳細な説明】 (概要〕 通信回線上のデータをトレースする装置において、指定
したアドレスを持つフレームのみ抽出してトレースする
ことを可能とすることにより、或端末装置又は端末制御
装置の送信データ、又は受信データ、又は送受信データ
のみトレースすることが出来るようにする。
[Detailed Description of the Invention] (Summary) In a device that traces data on a communication line, by making it possible to extract and trace only frames having a specified address, transmission of a certain terminal device or terminal control device To enable tracing of only data, received data, or transmitted/received data.

〔産業上の利用分野〕[Industrial application field]

本発明は通信回線上のデータをトレースする装置に係り
、特にデータ中のアドレスを判別してトレースするデー
タを選択することも、総てのデータをトレースすること
も可能とする回線トレース方式に関する。
The present invention relates to a device for tracing data on a communication line, and more particularly to a line tracing method that makes it possible to select data to be traced by determining an address in the data, or to trace all data.

データ処理システムの普及に伴い、計算機システムに通
信回線を経て複数の端末制御装置を接続し、この端末制
御装置に通信回線を経て複数の端末装置を接続して、例
えばHDLC(ハイレベルデータリンク制御)手順でデ
ータを転送したり、LAN (ローカルエリアネットワ
ーク)を構築して、複数の端末装置が対等なレベルで、
例えばCSMA/CD (キャリアセンス・マルチプル
アクセス/衝突監視)方式でデータを転送したりするこ
とが多くなってきた。
With the spread of data processing systems, a plurality of terminal control devices are connected to a computer system via a communication line, and a plurality of terminal devices are connected to this terminal control device via a communication line. ) procedure to transfer data or build a LAN (Local Area Network) to connect multiple terminal devices on an equal level.
For example, data is increasingly being transferred using the CSMA/CD (carrier sense multiple access/collision monitoring) method.

このようなデータ処理システムにおいては、或端末装置
又は端末制御装置の動作が異常な場合、障害個所の切分
けのため、回線トレース装置を通信回線に接続して、伝
送されているデータをトレースし、得られたデータを解
析することが行われる。
In such data processing systems, if a certain terminal device or terminal control device malfunctions, a line tracing device is connected to the communication line to trace the data being transmitted in order to isolate the fault. , the obtained data is analyzed.

この場合、総てのデータをトレース出来るのみならず、
必要とする端末装置又は端末制御装置のデータのみ選別
してトレース出来ることが望ましい。
In this case, not only can all data be traced,
It is desirable to be able to select and trace only the data of the necessary terminal device or terminal control device.

〔従来の技術〕[Conventional technology]

第3図はHDLC手順による≠−タ伝送回線の一例を示
す図である。
FIG. 3 is a diagram showing an example of a data transmission line based on the HDLC procedure.

計算機システム1には通信回線aにより、端末制御装置
2が接続され、この端末制御装置2には通信回線すによ
り、端末装置3〜5が接続されている。
A terminal control device 2 is connected to the computer system 1 via a communication line a, and terminal devices 3 to 5 are connected to the terminal control device 2 via communication lines a.

回線トレース装置6は端末制御装置2の状態を調べる場
合、通信回線aに接続されてデータのトレースを行う。
When checking the status of the terminal control device 2, the line tracing device 6 is connected to the communication line a and traces data.

又例えば端末装置3の状態を調べる時は点線で示す如く
通信回線すに接続され、データのトレースを行う。
For example, when checking the status of the terminal device 3, it is connected to a communication line as shown by the dotted line, and data is traced.

第4図はHD L C手順のフレーム構成を説明する図
である。
FIG. 4 is a diagram illustrating the frame structure of the HD LC procedure.

通信回線a又はbには第4図の如きフレームにより、デ
ータが伝送されている。即ちFは同期確立用のフラグ、
Aは各端末装置のアドレス、Cは各種制御用の制御信号
、情報部は端末装置が送受するデータ、FC号は誤り検
出用のフレームチェックシーケンスである。
Data is transmitted over the communication line a or b in the form of frames as shown in FIG. That is, F is a flag for establishing synchronization,
A is the address of each terminal device, C is a control signal for various controls, the information part is data sent and received by the terminal device, and the FC code is a frame check sequence for error detection.

回線トレース装置6は、これらのフレーム構成で伝送さ
れる通信回線a又はb上のデータ総てをトレースして、
メモリに記憶する。
The line tracing device 6 traces all the data on the communication line a or b that is transmitted in these frame configurations,
Store in memory.

第5図はLANの一例を説明する図である。FIG. 5 is a diagram illustrating an example of a LAN.

通信回線dに端末装置7〜10が接続され、夫々の端末
装置が対等に通信権を得て希望する相手端末装置にデー
タを伝送する。回線トレース装置6は通信回線dに接続
され、データのトレースを行う。
Terminal devices 7 to 10 are connected to the communication line d, and each terminal device equally obtains communication rights and transmits data to a desired partner terminal device. The line tracing device 6 is connected to the communication line d and traces data.

第6図はC3MA/CD方式のフレーム構成を説明する
図である。
FIG. 6 is a diagram illustrating the frame structure of the C3MA/CD system.

PAは同期確立用のプリアンプル、DAは送信先を示す
宛先アドレス、SAは発信元を示す発信元アドレス、L
は情報部の長さを示すレングス、情報部は端末装置が送
受するデータ、Fe2は誤り検出用のフレームチェック
シーケンスである。
PA is a preamble for establishing synchronization, DA is a destination address indicating the destination, SA is a source address indicating the source, L
is a length indicating the length of the information section, the information section is data transmitted and received by the terminal device, and Fe2 is a frame check sequence for error detection.

回線トレース装置6は、これらのフレーム構成で伝送さ
れる通信回線d上のデータ総てをトレースして、メモリ
に記憶する。
The line tracing device 6 traces all the data transmitted on the communication line d in these frame configurations and stores it in the memory.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の如(、従来の回線トレース装置6は、通信回線上
に伝送される総てのデータをトレースしてメモリに記憶
するため、 ■必要とするデータがメモリから溢れ出して消滅するこ
とがある。
As mentioned above, since the conventional line tracing device 6 traces all the data transmitted over the communication line and stores it in the memory, the necessary data may overflow from the memory and disappear. .

■トレース結果を整理、編集するのに時間がかかる。■It takes time to organize and edit trace results.

■メモリの容量を大きくする必要があるため装置が高価
となる。
■The device becomes expensive because the memory capacity needs to be increased.

■トレースする通信回線に接続されるシステムの大きさ
、即ち端末装置の数等により、回線トレース装置の構成
が変更になる。
(2) The configuration of the line tracing device changes depending on the size of the system connected to the communication line to be traced, that is, the number of terminal devices, etc.

等の問題がある。There are other problems.

本発明はこのような問題点に鑑み、総てのデータをトレ
ース出来るのみならず、必要とする端末装置又は端末制
御装置のデータのみ選別してトレースすることも出来る
回線トレース方式を提供することを目的としている。
In view of these problems, the present invention aims to provide a line tracing method that can not only trace all data but also select and trace only the data of the necessary terminal device or terminal control device. The purpose is

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

11は通信回線より入るデータをトレースするトレース
制御部、12はオペレータが回線トレース装置に命令を
入力する操作部、13は回線トレース装置全体を制御す
る主制御部、14はトレースしたデータを表示させる表
示制御部、15はデータを表示する表示部、16はトレ
ースしたデータを印刷させるプリンタ制御部、17はデ
ータを印刷するプリンタである。
Reference numeral 11 indicates a trace control unit for tracing data input through a communication line; 12 indicates an operation unit through which an operator inputs commands to the line tracing device; 13 indicates a main control unit that controls the entire line tracing device; and 14 indicates traced data. A display control unit 15 is a display unit that displays data, 16 is a printer control unit that prints traced data, and 17 is a printer that prints data.

トレース制御部llは主制御部13を経て操作部12か
ら指示されるオペレータからのアドレスと、トレースモ
ードにより、必要とする端末装置又は端末制御装置のア
ドレスを選択し、指定されたアドレスのデータのみトレ
ースして主制御部13のメモリに格納するか、又は総て
のデータをトレースして主制御部13のメモリに格納し
、主制御部13はこのトレースしたデータを表示部15
に表示すると共に、プリンタ17で印刷する構成とする
The trace control unit 11 selects the address of the required terminal device or terminal control device according to the address instructed by the operator from the operation unit 12 via the main control unit 13 and the trace mode, and only data at the specified address is selected. The traced data is either traced and stored in the memory of the main control unit 13, or all data is traced and stored in the memory of the main control unit 13, and the main control unit 13 displays this traced data on the display unit 15.
The configuration is such that the information is displayed on the screen and printed on the printer 17.

〔作用〕[Effect]

上記の如く構成することにより、従来の如く総てのデー
タをトレースすることも、希望する端末装置又は端末制
御装置のデータのみ抽出してトレースすることも可能と
なる。
By configuring as described above, it is possible to trace all data as in the past, or to extract and trace only the data of a desired terminal device or terminal control device.

即ち第4図に示すHDLC手順のフレーム構成では各端
末装置のアドレスAが含まれており、第6図に示すC3
MA/CD方式のフレーム構成では宛先アドレスDAと
発信元アドレスSAが含まれているため、或端末装置又
は端末制御装置の送信データのみトレースすることが可
能となり、又は或端末装置又は端末制御装置の受信デー
タのみトレースすることが可能となり、又は或端末装置
又は端末制御装置の送受信データのみトレースすること
が可能となる。
That is, the frame structure of the HDLC procedure shown in FIG. 4 includes the address A of each terminal device, and the address C3 shown in FIG.
Since the frame structure of the MA/CD method includes the destination address DA and the source address SA, it is possible to trace only the transmission data of a certain terminal device or terminal control device, or to trace the transmission data of a certain terminal device or terminal control device. It becomes possible to trace only received data, or it becomes possible to trace only transmitted and received data of a certain terminal device or terminal control device.

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す回路のブロック図であ
る。
FIG. 2 is a block diagram of a circuit showing one embodiment of the present invention.

第2図は第1図のトレース制御部11の詳細ブロック図
で、第1図に示す主制御部13は操作部12から入る手
順設定、回線速度設定、トレースモード設定、アドレス
設定等の指示に基づきトレース制御部11を制御し、ア
ドレス−数構出回路23にアドレスを設定すると共に、
トレースモードを設定することにより総てのデータをト
レースするか、設定されたアドレスのデータのみトレー
スするかを指示する。
FIG. 2 is a detailed block diagram of the trace control unit 11 shown in FIG. 1. The main control unit 13 shown in FIG. Based on this, the trace control unit 11 is controlled, and an address is set in the address-number configuration circuit 23.
By setting the trace mode, you can instruct whether to trace all data or only the data at the set address.

通信回線から入るデータはS/P変換回路18で直列信
号が並列信号に変換され、フラグ検出回路22に送出さ
れる。データ転送制御回路2oはフラグ検出回路22で
フラグF又はプリアンプルPAを検出すると、バッファ
19にこのフラグF又はプリアンプルPAを格納する。
Data input from the communication line is converted from a serial signal into a parallel signal by the S/P conversion circuit 18 and sent to the flag detection circuit 22 . When the flag detection circuit 22 detects the flag F or preamble PA, the data transfer control circuit 2o stores the flag F or preamble PA in the buffer 19.

次のデータもフラグF又はプリアンプルPAであれば、
バッファ19のフラグF又はプリアンプルPAをバッフ
ァ21に送出して格納すると共に、r?1記次のフラグ
F又はプリアンプルPAをバッファ19に格納する動作
を繰り返す。
If the next data is also flag F or preamble PA,
The flag F or preamble PA of the buffer 19 is sent to the buffer 21 and stored therein, and r? The operation of storing the first flag F or preamble PA in the buffer 19 is repeated.

次のデータがアドレスA又は宛先アドレスDAであれば
、バッファ19に格納した後アドレス一致検出回路23
で照合する。一致しなければバッファ19及び21の内
容をクリアして、フラグF又はプリアンプルPA検出動
作に戻る。
If the next data is address A or destination address DA, it is stored in the buffer 19 and then the address match detection circuit 23
Verify with . If they do not match, the contents of buffers 19 and 21 are cleared and the process returns to flag F or preamble PA detection operation.

アドレス−数構出回路23の照合するアドレスが発信元
アドレスSAである場合、データ転送制御回路20はバ
ッファ19の宛先アドレスDAをバッファ21に移し、
バッファ19に発信元アドレスSAを格納し、アドレス
−数構出回路23に照合させる。一致しなければバッフ
ァ19及び21の内容をクリアし、フ′ラグF又はプリ
アンプルPA検出動作に戻る。
If the address checked by the address-number configuration circuit 23 is the source address SA, the data transfer control circuit 20 moves the destination address DA from the buffer 19 to the buffer 21,
The source address SA is stored in the buffer 19 and is checked by the address-number construction circuit 23. If they do not match, the contents of buffers 19 and 21 are cleared and the process returns to flag F or preamble PA detection operation.

上記照合が一致すれば、データ転送制御回路20はバッ
ファ21の内容を主制御部13のメモリ24に送出する
と共に、バッファ19の内容をバッファ21に移し、順
次データをメモリ24に格納する。
If the above matching matches, the data transfer control circuit 20 sends the contents of the buffer 21 to the memory 24 of the main control section 13, transfers the contents of the buffer 19 to the buffer 21, and sequentially stores the data in the memory 24.

メモリ24に格納されたデータは主制御部13の制御に
より、第1図に示す表示制御部14を経て表示部15に
表示されると共に、プリンタ制御部16を経てプリンタ
17に送出され印刷される。
Under the control of the main control section 13, the data stored in the memory 24 is displayed on the display section 15 via the display control section 14 shown in FIG. 1, and is also sent to the printer 17 via the printer control section 16 and printed. .

総てのデータをトレースする場合は、アドレス−数構出
回路23からの指示により、データ転送制御回路20は
S/P変換回路18から入るデータを総てバッファ19
.21を経てメモリ24に格納する。
When tracing all data, the data transfer control circuit 20 transfers all data input from the S/P conversion circuit 18 to the buffer 19 according to instructions from the address/number configuration circuit 23.
.. 21 and then stored in the memory 24.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明は必要とする端末装置又は端
末制御装置のみ選択してデータをトレースすることが出
来るため、システムの規模に拘わらず回線トレース装置
の構成を変更する必要が無く、メモリからデータが溢れ
て消滅したり、メモリ容量を大きくして高価とすること
を防止し、トレース結果の整理、編集を容易とすること
が出来る。
As explained above, since the present invention can trace data by selecting only the necessary terminal device or terminal control device, there is no need to change the configuration of the line tracing device regardless of the scale of the system. It is possible to prevent data from overflowing and disappearing or from increasing the memory capacity and making it expensive, and it is possible to easily organize and edit trace results.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す回路のブロック図、 第3図はHDLC手順によるデータ伝送回線の一例を示
す図、 第4図はHDLC手順のフレーム構成を説明する図、 第5図はLANの一例を説明する図、 第6図はC3MA/CD方式のフレーム構成を説明する
図である。 図において、 1は計算機システム、 2は端末制御装置、3〜5.7
〜10は端末装置、 6は回線トレース装置、11はトレース制御部、12は
操作部、     13は主制御部、14は表示制御部
、   15は表示部、16はプリンタ制御部、 17
はプリンタ、18はS/P変換回路、 19.21はバ
ッファ、20はデータ転送制御回路、 22はフラグ検出回路、 °23はアドレス−数構出回路、 24はメモリである。 ホ発日月の原理フ゛U゛ソフ図 )シ  2  レロ 矛3 に HDL 04+q−のフし−ム構さくと3しシ月VB絽
コ茅 4 囚
Fig. 1 is a block diagram of the principle of the present invention. Fig. 2 is a block diagram of a circuit showing an embodiment of the invention. Fig. 3 is a diagram showing an example of a data transmission line using the HDLC procedure. Fig. 4 is a diagram showing the HDLC procedure. 5 is a diagram illustrating an example of a LAN. FIG. 6 is a diagram illustrating a frame configuration of the C3MA/CD system. In the figure, 1 is a computer system, 2 is a terminal control device, 3 to 5.7
10 is a terminal device, 6 is a line tracing device, 11 is a trace control section, 12 is an operation section, 13 is a main control section, 14 is a display control section, 15 is a display section, 16 is a printer control section, 17
18 is a printer, 18 is an S/P conversion circuit, 19.21 is a buffer, 20 is a data transfer control circuit, 22 is a flag detection circuit, 23 is an address/number configuration circuit, and 24 is a memory. The principle of the sun and moon (soft diagram) 2 Rero 3 and HDL 04 + q- frame structure and 3 and 3 and 3 and 3 and 4 prisoners

Claims (1)

【特許請求の範囲】 通信回線上のデータをトレースする装置において、 前記データを構成するフレームに含まれるアドレスを照
合する照合手段(11)と、 該照合手段(11)の照合結果に基づきメモリにデータ
を格納する制御手段(11)とを設け、前記照合手段(
11)にトレースモードとアドレスを設定することによ
り、通信回線上の総てのデータをトレースしてメモリに
格納するか、設定したアドレスを持つフレームのみトレ
ースしてメモリに格納するかを選択することを特徴とす
る回線トレース方式。
[Claims] A device for tracing data on a communication line, comprising: a collation means (11) for collating an address included in a frame constituting the data; and a memory storage based on the collation result of the collation means (11). a control means (11) for storing data, and a control means (11) for storing data;
By setting the trace mode and address in 11), you can select whether all data on the communication line is traced and stored in memory, or only frames with the set address are traced and stored in memory. A line tracing method featuring:
JP60115023A 1985-05-28 1985-05-28 Line trace system Pending JPS61273040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60115023A JPS61273040A (en) 1985-05-28 1985-05-28 Line trace system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60115023A JPS61273040A (en) 1985-05-28 1985-05-28 Line trace system

Publications (1)

Publication Number Publication Date
JPS61273040A true JPS61273040A (en) 1986-12-03

Family

ID=14652318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60115023A Pending JPS61273040A (en) 1985-05-28 1985-05-28 Line trace system

Country Status (1)

Country Link
JP (1) JPS61273040A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215238A (en) * 1987-03-04 1988-09-07 Mitsubishi Electric Corp Communication controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215238A (en) * 1987-03-04 1988-09-07 Mitsubishi Electric Corp Communication controller

Similar Documents

Publication Publication Date Title
US20060126523A1 (en) Monitoring control system and method
US5146560A (en) Apparatus for processing bit streams
JPS61273040A (en) Line trace system
JP2715737B2 (en) Data communication method
JPS6031668A (en) Method for controlling distributed information processing system
JPH06350665A (en) Protocol processing unit
JPH1084384A (en) Load test equipment in packet data communication
JP3334478B2 (en) Broadcast Communication Method in Unidirectional Loop Transmission System
EP0344915A2 (en) Apparatus for processing bit streams
JPS6232748A (en) Data transfer equipment
JPH0310971B2 (en)
JPH0431454B2 (en)
JPH0738601A (en) Lan connector
JPH01189299A (en) Prior processing system for trouble display
JPS6371723A (en) Picture display system of terminal equipment
JPH04322354A (en) Bus monitor device for token passing type bus
JPS60160250A (en) Scanning type data communication system
JPH10254507A (en) Optical communication controller
JPS63181054A (en) Device for monitoring state of system extending device
JPS59140749A (en) Analyzer of time-division multiplex transmission system
JPS639260B2 (en)
JPS59221131A (en) Data transmission station
JPH0520133A (en) Data collecting system
JPS6367945A (en) Communication control equipment
JPS6073773A (en) Dma type process input-output device