JPS63181054A - Device for monitoring state of system extending device - Google Patents

Device for monitoring state of system extending device

Info

Publication number
JPS63181054A
JPS63181054A JP62013208A JP1320887A JPS63181054A JP S63181054 A JPS63181054 A JP S63181054A JP 62013208 A JP62013208 A JP 62013208A JP 1320887 A JP1320887 A JP 1320887A JP S63181054 A JPS63181054 A JP S63181054A
Authority
JP
Japan
Prior art keywords
expansion
bus
adapter
tracer
dma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62013208A
Other languages
Japanese (ja)
Other versions
JPH0467663B2 (en
Inventor
Yoichi Yamagishi
洋一 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP62013208A priority Critical patent/JPS63181054A/en
Publication of JPS63181054A publication Critical patent/JPS63181054A/en
Publication of JPH0467663B2 publication Critical patent/JPH0467663B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To segment an adapter for extension causing a fault and to obtain high reliability, by analyzing the trace content of a tracer even when an extension bus falls in an inoperable state, in other words, even when it hangs up. CONSTITUTION:The tracer 8 traces the data of the extension bus 7, a DMA request from an extension adapter 5-2 or 5-k to a system extension device 3, the response signal of the DMA request from the system extending device 3 to the adapter, and the data of DMA data transfer, etc., at every DMA operation. Therefore, even when the extension bus 7 hangs up and the tracing of the tracer stops automatically, the tracer 8 traces and stores the extension adapter operating or to be operated at the time of hang-up and the operating content of the DMA with the adapter up to that time at every DMA operation. A bit of trace information stored in the tracer 8 is read out and displayed by a display means 9. In such a way, it is possible to specify in which adapter an error is generated, and to recognize a bit of data information on the extension bus 7 at that time.

Description

【発明の詳細な説明】 〔概要〕 基本バスと、システム拡張装置により該基本バスと同等
機能を具備する拡張バスとを備え、該拡張バスに接続さ
れる拡張用のアダプタがシステム拡張装置を介して基本
バスと接続される構成の拡張システムにおいて、該拡張
ハスに接続された拡張用の各アダプタの履歴をI DM
A動作ごとにトレースするトレーサを上記拡張バスに設
けると共に、該トレーサにトレースされた履歴内容を表
示する表示手段を設け、拡張バスが動作不可能状態のい
わゆるハングアップしても、該トレーサのトレース内容
を分析することにより障害を引き起こした拡張用のアダ
プタを切り分け、拡張システムの高信頼性を確保するよ
うにしたものである。
[Detailed Description of the Invention] [Summary] A system comprising a basic bus and an expansion bus provided with functions equivalent to the basic bus by a system expansion device, and an expansion adapter connected to the expansion bus connected to the expansion bus through the system expansion device. In an expansion system configured to be connected to a basic bus, the history of each expansion adapter connected to the expansion bus is stored in the IDM.
A tracer is provided on the expansion bus to trace each A operation, and a display means is provided to display the history contents traced by the tracer. By analyzing the contents, the expansion adapter that caused the failure can be isolated and the high reliability of the expansion system can be ensured.

〔産業上の利用分野〕[Industrial application field]

本発明は、システム拡張装置の状態監視装置。 The present invention relates to a status monitoring device for a system expansion device.

特にシステム拡張装置を介して基本バスと同等の機能を
具備する拡張バスを備え、システムの拡張をはかるよう
に構成された拡張システムにおいて。
Particularly in an expansion system configured to expand the system by including an expansion bus with functions equivalent to the basic bus via a system expansion device.

拡張ハスに接続される拡張用の各アダプタの雇歴をトレ
ースするトレーサを設け、ハングアップに起因するアダ
プタを迅速に検出できるようにしたシステム拡張装置の
状態監視装置に関するものである。
The present invention relates to a status monitoring device for a system expansion device, which is equipped with a tracer that traces the employment history of each expansion adapter connected to an expansion lot, so that adapters caused by hang-up can be quickly detected.

〔従来の技術〕[Conventional technology]

システム拡張装置を用いてシステムを拡張する従来の拡
張システムは、第3図のように構成されていた。すなわ
ち符号1はCPU、2はメモリ。
A conventional expansion system that expands the system using a system expansion device was configured as shown in FIG. That is, code 1 is the CPU and 2 is the memory.

3はシステム拡張装置、4−1ないし4−にはアダプタ
、5−1ないし5−にはアダプタ、6は基本バス、7は
拡張バスを表している。
Reference numeral 3 represents a system expansion device, 4-1 to 4- represent adapters, 5-1 to 5- represent adapters, 6 represents a basic bus, and 7 represents an expansion bus.

システム拡張装置3は、該システム拡張装置3に従属す
る拡張バス7を基本バス6と同一機能で拡張させる装置
であり、拡張バス7には拡張用のアダプタ5−1ないし
5−kが接続されている。
The system expansion device 3 is a device that expands the expansion bus 7 subordinate to the system expansion device 3 with the same function as the basic bus 6, and expansion adapters 5-1 to 5-k are connected to the expansion bus 7. ing.

これらの拡張用のアダプタ5−1ないし5−には基本バ
ス6に接続されているアダプタ4−1ないし4−にと同
様DMAアダプタであり、システム拡張装置3を介して
基本バス6と接続される。
These expansion adapters 5-1 to 5- are DMA adapters like the adapters 4-1 to 4- connected to the basic bus 6, and are connected to the basic bus 6 via the system expansion device 3. Ru.

その接続動作原理を第4図を参照しながら次に説明する
The principle of connection operation will now be explained with reference to FIG.

拡張バス7上の成るアダプタ、例えば#にアダプタ5−
kがDMA転送を行う場合、該#にアダプタ5−kから
DMA要求、すなわち拡張バス7のバス支配権要求信号
(BRm)■を拡張バス7へ送出する。BRmを受信し
たシステム拡張装置3は基本バス6上へ基本バス6のバ
ス支配要求信号(BRn)■を送出する。その後に基本
バス6から基本バス6のバス使用許可信号(BGn)■
をシステム拡張装W3が受信することにより、該システ
ム拡張装置3は拡張バス7のバス使用許可信号(BC,
m)■を拡張バス7へ送出する。M 100mを#にア
ダプタ5−kが受信することによってシステム拡張装置
3は、拡張バス7及び基本バス6ヘバス使用中信号のB
BSY■、■をそれぞれ送出する。そして#にアダプタ
5−にはシステム拡張装置3を介してデータ転送(DM
A転送)■を開始する。
Adapter consisting of on expansion bus 7, e.g. adapter 5- to #
When k performs a DMA transfer, the adapter 5-k sends a DMA request, that is, a bus mastership request signal (BRm) (2) of the expansion bus 7, to the expansion bus 7 at #. Upon receiving BRm, the system expansion device 3 sends a bus control request signal (BRn) (2) of the basic bus 6 onto the basic bus 6. After that, the bus use permission signal (BGn) from basic bus 6 to basic bus 6
When the system expansion device W3 receives this, the system expansion device 3 receives the bus use permission signal (BC,
m) Send ■ to the expansion bus 7. When the adapter 5-k receives M 100m as #, the system expansion device 3 transmits the bus busy signal B to the expansion bus 7 and basic bus 6.
Send BSY■ and ■, respectively. Then, data is transferred (DM) to adapter 5- via system expansion device 3
A transfer) ■ starts.

なおりRn、BGnのnは基本バス6上の優先順位を表
しており、BRm、BGmのmは拡張バス7上の優先順
位を表している。
Note that n in Rn and BGn represents the priority on the basic bus 6, and m in BRm and BGm represents the priority on the expansion bus 7.

他の拡張用のアダプタについてもその動作は上記の説明
と全く同じである。
The operation of other expansion adapters is exactly the same as described above.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のように、従来のシステム拡張装置3では。 As mentioned above, in the conventional system expansion device 3.

拡張バス7上のBRmをBRとして基本バス6に送出し
、基本バス6上のBGnをBGとして拡張バス7上に送
出しており、そのため基本バス6からはシステム拡張装
置3についてのBR,BGの各信号1つしか判らない構
成となっていた。すなわち拡張用の#2アダプタ5−2
からのBRmでも、また拡張用の#にアダプタ5−kか
らのBRmでもすべてシステム拡張装置3からはBRn
を基本バス6へ送出し、また逆に基本バス6からのBG
nは、拡張ハス7に接続される拡張用の#2アダプタ5
−2ないし#にアダプタ5−に総てに対しその特定をす
ることな(システム拡張装置3へ送出される。
BRm on the expansion bus 7 is sent as BR to the basic bus 6, and BGn on the basic bus 6 is sent as BG on the expansion bus 7. Therefore, from the basic bus 6, the BR, BG for the system expansion device 3 The configuration was such that only one of each signal could be recognized. In other words, #2 adapter 5-2 for expansion
BRm from the system expansion device 3, and BRm from the adapter 5-k for expansion #
is sent to the basic bus 6, and conversely, the BG from the basic bus 6 is sent to the basic bus 6.
n is #2 adapter 5 for expansion connected to expansion lotus 7
-2 to #, all adapters 5- are specified (sent to the system expansion device 3).

従って、拡張バス7がハングアップした場合。Therefore, if the expansion bus 7 hangs up.

基本バス6からはシステム拡張装置3のエラーとしか判
別できず、拡張バス7上のどの拡張用のDMAのアダプ
タのエラーか特定できない欠点があった。
From the basic bus 6, it can only be determined that the error is in the system expansion device 3, and there is a drawback that it is not possible to identify which expansion DMA adapter on the expansion bus 7 is causing the error.

そのため拡張用のアダプタのエラーが生じた場合に、迅
速にそのエラーの生じているアダプタを特定することが
できるシステム拡張装置の状態監視装置が望まれている
Therefore, if an error occurs in an expansion adapter, there is a need for a system expansion device status monitoring device that can quickly identify the error-prone adapter.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明に係わるシステム拡張装置の状態監視装
置の原理構成図を示しており、符号1ないし7は第3図
のものに対応している。符号8はトレーサ、9は表示手
段を表している。
FIG. 1 shows a basic configuration diagram of a status monitoring device for a system expansion device according to the present invention, and reference numerals 1 to 7 correspond to those in FIG. Reference numeral 8 represents a tracer, and 9 represents a display means.

トレーサ8は拡張バス7上の拡張用の各アダプタからシ
ステム拡張装置3へのD M A要求、すなわち拡張バ
ス7のバス支配権要求信号BRmに対する要求アダプタ
への応答信号、すなわち拡張バス7のバス使用許可信号
BGmを随時I DMA動作ごとにトレースし、拡張バ
ス7がハングアンプした場合には、自動的にそのトレー
スを停止するようになっている。そして上記のトレース
機能には、ハングアンプ時の動作中或いは動作予定のア
ダプタとそれまでのDMAのアダフ“りを1DMA動作
ごとに記憶させる機能を有しており、トレースの記憶機
能が満杯になったときには、最も古いものから順次最新
のトレース情報へ更新されるようになっている。
The tracer 8 receives a DMA request from each expansion adapter on the expansion bus 7 to the system expansion device 3, that is, a response signal to the requesting adapter in response to the bus mastership request signal BRm of the expansion bus 7, that is, a bus mastership request signal BRm of the expansion bus 7. The usage permission signal BGm is traced for each IDMA operation, and when the expansion bus 7 is hung up, the tracing is automatically stopped. The above trace function has a function that stores the adapter that is in operation or is scheduled to operate during a hang amplifier and the DMA add-on up to that point for each DMA operation. When the trace information is updated, the trace information is updated sequentially from the oldest to the newest.

表示手段9は、トレーサ8に保持されたトレース情報を
拡張バス7の状態に関係なく、常時そのトレース情報を
読み出し1表示することができるようになっている。
The display means 9 is capable of always reading and displaying the trace information held in the tracer 8 regardless of the state of the expansion bus 7.

〔作用〕[Effect]

システム拡張装置3を介して、拡張バス7に接続された
拡張用のアダプタ5−2ないし5−kが基本バス6と接
続され、DMA転送が開始される動作は9第3図のもの
と同様であるのでその説明は省略する。
The expansion adapters 5-2 to 5-k connected to the expansion bus 7 are connected to the basic bus 6 via the system expansion device 3, and DMA transfer is started.The operation is the same as that shown in FIG. 9. Therefore, its explanation will be omitted.

一方、トレーサ8は拡張バス7上の各データ。On the other hand, the tracer 8 is each data on the expansion bus 7.

すなわち拡張用のアダプタ5−2ないし5−kからのシ
ステム拡張装置3へのDMA要求、該システム拡張装置
3からの該DMA要求のアダプタへの応答信号、DMA
データ転送の各データ等を1DMA動作ごとにトレース
している。従って拡張バス7がハングアップし、自動的
にそのトレースを停止しても、ハングアップ時の動作中
或いは動作予定の拡張用のアダプタと、それまでのDM
Aのアダプタとの動作内容をI DMA動作ごとにトレ
ーサ8はトレースし記憶している0表示手段9でトレー
サ8に記憶されている上記トレース情報を読み出し表示
することによって、どの拡張用のアダプタがエラーを起
こしているか特定できると共に、その時の拡張バス7上
のデータ情報をも知ることができる。
That is, a DMA request from the expansion adapters 5-2 to 5-k to the system expansion device 3, a response signal from the system expansion device 3 to the adapter for the DMA request, and a DMA
Each data, etc. of data transfer is traced for each DMA operation. Therefore, even if the expansion bus 7 hangs up and its tracing is automatically stopped, the expansion adapter that is in operation or scheduled to operate at the time of the hang-up and the DM
The tracer 8 traces and stores the contents of the operation with the adapter A by reading and displaying the trace information stored in the tracer 8 with the 0 display means 9 for each DMA operation. Not only can it be determined whether an error has occurred, but also the data information on the expansion bus 7 at that time can be known.

〔実施例〕〔Example〕

以下図面を参照しながら本発明の一実施例を説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明に係わるシステム拡張装置の状態監視装
置の一実施例構成を示している。
FIG. 2 shows the configuration of an embodiment of a status monitoring device for a system expansion device according to the present invention.

第2図において、符号1. 3. 5−1. 5−2゜
・・・、5−に、6.7は第3図および第1図のものに
対応し、8は第1図のものに対応している。10は比較
回路、11はシステム拡張部、12はインタフェース回
路、13はデコーダ、14はトレース・タイミング回路
、15は読出し回路、16はパネル表示装置を表してい
る。
In FIG. 2, reference numeral 1. 3. 5-1. 5-2°..., 5-, 6.7 correspond to those in FIG. 3 and FIG. 1, and 8 corresponds to that in FIG. 10 is a comparison circuit, 11 is a system expansion section, 12 is an interface circuit, 13 is a decoder, 14 is a trace timing circuit, 15 is a readout circuit, and 16 is a panel display device.

なお同図において、拡張用の#1アダプタ5−1ないし
#にアダプタ5−kがそれぞれ2個ずつ存在するが、同
一のものであり、以下の動作説明を判り易くするため入
力別に分離させて措いたものである。
In the figure, there are two adapters 5-k for expansion #1 adapter 5-1 to ##, but they are the same, and in order to make the following operation explanation easier to understand, they are separated by input. It was removed.

システム拡張装置3は比較回路10.システム拡張部1
1およびインクフェース回路12を備えている。該比較
回路10は拡張バス7に接続された拡張用の各アダプタ
5−1ないし5−kからのバス支配権の優先決定をする
回路であり、システム拡張部11は基本バス6からの基
本バス6の使用許可信号BGを拡張用のDMAのアダプ
タ5−1ないし5−kに送出する回路であり、インタフ
ェース回路12はシステム拡張装置3と基本バス6とを
結ぶ回路である。
The system expansion device 3 has a comparison circuit 10. System expansion section 1
1 and an ink face circuit 12. The comparison circuit 10 is a circuit that determines the priority of bus control from each of the expansion adapters 5-1 to 5-k connected to the expansion bus 7, and the system expansion unit 11 is a circuit that prioritizes bus control from the expansion adapters 5-1 to 5-k connected to the expansion bus 7. The interface circuit 12 is a circuit that connects the system expansion device 3 and the basic bus 6.

デコーダ13は拡張バス7と接続されている拡張用のD
MAのアダプタ5−1ないし5−kを。
The decoder 13 is an expansion D connected to the expansion bus 7.
MA adapter 5-1 to 5-k.

例えば16進に直す回路であり、トレーサ8は上記説明
の如<1DMA動作ごとに基本バス6と接続する拡張用
のDMAのアダプタのトレース情、報をトレースし、保
持する回路であり、パネル表示装置16は読出し回路1
5を介してトレーサ8に記憶された上記トレース情報を
表示する装置である。
For example, it is a circuit that converts to hexadecimal, and the tracer 8 is a circuit that traces and holds the trace information of the expansion DMA adapter connected to the basic bus 6 for every 1 DMA operation as described above, and the panel display Device 16 is readout circuit 1
This device displays the trace information stored in the tracer 8 via the tracer 5.

DMA転送を行う拡張用のアダプタの動作は。What is the operation of an expansion adapter that performs DMA transfer?

次の如くである。すなわち、拡張ハス7上の拡張用の各
アダプタ5−1ないし5−kからシステム拡張装置3へ
拡張バス7のバス支配権要求信号BRmを送出する。こ
こでバス支配権の優先順位を比較回路10が決定するが
、その決定に当たって各BRmの中で一番優先順位が高
い信号(BRmのmの値が高い程、その優先順位が高く
、予めその順位が拡張用のアダプタ5−1ないし5−k
に割り当てられている)をシステム拡張装置3内のイン
タフェース回路12にBRとして送出する。
It is as follows. That is, the bus mastership request signal BRm of the expansion bus 7 is sent from each of the expansion adapters 5-1 to 5-k on the expansion bus 7 to the system expansion device 3. Here, the comparison circuit 10 determines the priority order of the bus mastership, and in this determination, the signal with the highest priority among each BRm (the higher the value of m of BRm, the higher the priority, Adapter 5-1 to 5-k for expansion
) is sent to the interface circuit 12 in the system expansion device 3 as a BR.

該BRを受信したインタフェース回路12は、CPU1
に対して基本バス6上にBRn (nは基本ハス6の優
先順位)を送出する。
The interface circuit 12 that received the BR
BRn (n is the priority of the basic bus 6) is sent onto the basic bus 6.

CPU 1が基本バス6の使用を許可したならば。If CPU 1 permits the use of basic bus 6.

基本バス6上にバス使用許可信号BGnが送出され、該
BGnをインクフェース回路12が受信す、ることによ
り、システム拡張部11にBGを送出する。システム拡
張部11はバス支配要求の優先度が高かった拡張用のア
ダプタに拡張バス7の使用許可信号BGmを送り、該B
Gmを該拡張用のアダプタが受信したときシステム拡張
装置3から拡張ハス6ヘバス使用中信号のBBSYを出
力する。これによって該拡張用のアダプタはDMA転送
を開始する。このときシステム拡張装置3からも基本バ
ス6にバス使用中信号BBSYを出力している。以上の
ような動作は第1図で説明した通りである。
A bus use permission signal BGn is sent onto the basic bus 6, and the ink face circuit 12 receives the BGn, thereby sending the BG to the system expansion unit 11. The system expansion unit 11 sends the expansion bus 7 use permission signal BGm to the expansion adapter whose bus control request has a high priority, and
When the adapter for expansion receives Gm, the system expansion device 3 outputs a bus busy signal BBSY to the expansion HAS 6. As a result, the expansion adapter starts DMA transfer. At this time, the system expansion device 3 also outputs the bus busy signal BBSY to the basic bus 6. The above operations are as explained in FIG. 1.

一方、拡張バス7について、拡張バス7上のBRmを随
時デコーダ13が16進数に変換しトレーサ日へ送って
いる。トレーサ8は拡張用の各アダプタ5−1ないし5
−kが送出する上記BBSYのタイミング、すなわちト
レース・タイミング回路14が送出するBBSYのタイ
ミング信号(IDMA単位)でデコーダ13からのデー
タをトレース情報として記憶する。このトレースを。
On the other hand, regarding the expansion bus 7, the decoder 13 converts the BRm on the expansion bus 7 into a hexadecimal number at any time and sends it to the tracer date. The tracer 8 is connected to each expansion adapter 5-1 to 5.
The data from the decoder 13 is stored as trace information at the timing of the BBSY sent by -k, that is, the BBSY timing signal (in IDMA units) sent by the trace timing circuit 14. trace this.

現在動作中或いは動作予定の拡張用のアダプタと。Adapters for expansions currently in operation or scheduled to operate.

I DMA単位前の拡張用のアダプタについて行われる
I This is done for the expansion adapter before the DMA unit.

該トレーサ8にトレースされた上記拡張用のアダプタの
トレース情報が、読出し回路15を介してパネル表示装
置I6に表示され、或いはホストCPUへ接続されてい
るライン17に接続することにより2次に説明するよう
にハングアンプ後のリカバリ処理が迅速に対応できるよ
うになる。
The trace information of the expansion adapter traced by the tracer 8 is displayed on the panel display device I6 via the readout circuit 15, or is displayed on the panel display device I6 via the readout circuit 15, or is displayed on the line 17 connected to the host CPU for secondary explanation. In this way, recovery processing after a hung amplifier can be handled quickly.

そして、システム拡張装置3系統がハングアンプした場
合に、、CPU1はシステム拡張装置3についてのBR
,BGの各信号しか監視していないので、拡張されたど
の拡張用のDMAのアダプタ動作中或いは動作予定中に
停止したか判らないが。
Then, when the three system expansion devices are hung up, the CPU 1 uses the BR for the system expansion device 3.
, BG signals, it is not known which extended DMA adapter has stopped operating or was scheduled to operate.

トレーサ8は拡張バス7の状態に関係なく、そのトレー
ス内容の表示が可能となっており、該トレーサ8のトレ
ース情報を表示するパネル表示装置16から、どの拡張
用のアダプタに基づいてハングアップしたのか容易に知
ることができる。従りて拡張バス7上の障害が出た拡張
用のDMAのアダプタの切り分けが容易に可能となる。
The tracer 8 is capable of displaying its trace contents regardless of the state of the expansion bus 7, and the panel display device 16 that displays the trace information of the tracer 8 shows the hang-up based on which expansion adapter. can be easily found out. Therefore, the faulty expansion DMA adapter on the expansion bus 7 can be easily isolated.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く1本発明によれば、拡張ハスがハング
アップしても、ハングアンプ時の動作中或いは動作予定
の拡張用のアダプタと、1DMA単位前の拡張用のアダ
プタを容易に特定することができ、これにより障害が生
じた拡張用のアダプタの切り分けが容易に可能となると
共に、ホストCPUからのリカバリ処理も容易になり、
高信頼性システムの構築が実現できる。
As explained above, according to one aspect of the present invention, even if the expansion lotus hangs up, it is possible to easily identify an expansion adapter that is in operation or scheduled to operate at the time of a hung amplifier, and an expansion adapter that is 1 DMA unit earlier. This makes it easy to isolate the failed expansion adapter, and also facilitates recovery processing from the host CPU.
It is possible to construct a highly reliable system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係わるシステム拡張装置の状態監視装
置の原理構成図、第2図は本発明に係わるシステム拡張
装置の状態監視装置の一実施例構成、第3図は従来の拡
張システムの構成図、第40は従来のシステム拡張装置
の動作を説明する各信号のタイムチャートを示している
。 図中、lはCPo、2はメモリ、3はシステム拡張装置
、4−1ないし4−にはアダプタ、5−1ないし5−に
はアダプタ、6は基本バス、7は拡張バス、8はトレー
サ、9は表示手段、10は比較回路、11ばシステム拡
張部、12はインクフェース回路、13はデコーダ、1
4はトレース・タイミング回路、15は読出し回路、1
6はパネル表示装置を表している。 特許出願人パナファコム株式会社 代理人弁理士森1)寛(外1名) 不毛8月の月p玉里11呻疹文Lハ 嘉 1 図 ¥や戻列 712肥 第3n 爾斗図
FIG. 1 is a basic configuration diagram of a status monitoring device for a system expansion device according to the present invention, FIG. 2 is a configuration diagram of an embodiment of the status monitoring device for a system expansion device according to the present invention, and FIG. 3 is a diagram of a conventional expansion system. In the block diagram, No. 40 shows a time chart of each signal to explain the operation of the conventional system expansion device. In the figure, l is CPo, 2 is memory, 3 is system expansion device, 4-1 to 4- is adapter, 5-1 to 5- is adapter, 6 is basic bus, 7 is expansion bus, 8 is tracer , 9 is a display means, 10 is a comparison circuit, 11 is a system expansion section, 12 is an ink face circuit, 13 is a decoder, 1
4 is a trace timing circuit, 15 is a readout circuit, 1
6 represents a panel display device. Patent Applicant Panafacom Co., Ltd. Patent Attorney Agent Mori 1) Hiroshi (1 other person) Barren August Moon P Tamari 11 Moaning Bun L Ha Ka 1 Figure ¥ Ya Return Line 712 Hi No. 3 N Erto Diagram

Claims (1)

【特許請求の範囲】 複数個のアダプタ(4)が接続される基本バス(6)と
、システムの拡張をはかるため該基本バス(6)に接続
されるシステム拡張装置(3)と、複数個の拡張用のア
ダプタ(5)に接続されると共に該システム拡張装置(
3)に従属する拡張バス(7)とを備え、システム拡張
装置(3)を介して基本バス(6)と同等の機能を具備
する上記拡張バス(7)により、システムのDMA転送
を拡大するように構成された拡張システムにおいて、拡
張バス(7)に接続された拡張用の各アダプタ(5)の
履歴を1DMA動作ごとにトレースするトレーサ(8)
を上記拡張バス(7)に設けると共に、 該トレーサ(8)にトレースされた履歴内容を表示する
表示手段(9) を設け、拡張バス(7)に接続される拡張用の各アダプ
タ(5)の状態を監視するようにしたことを特徴とする
システム拡張装置の状態監視装置。
[Claims] A basic bus (6) to which a plurality of adapters (4) are connected, a system expansion device (3) connected to the basic bus (6) for system expansion, and a plurality of is connected to the expansion adapter (5) of the system expansion device (
3) and an expansion bus (7) that is subordinate to the system expansion bus (7), which has the same function as the basic bus (6) via the system expansion device (3), expands the DMA transfer of the system. In the expansion system configured as follows, a tracer (8) traces the history of each expansion adapter (5) connected to the expansion bus (7) for each DMA operation.
is provided on the expansion bus (7), and a display means (9) is provided for displaying the history contents traced by the tracer (8), and each expansion adapter (5) connected to the expansion bus (7) A status monitoring device for a system expansion device, characterized in that the status monitoring device monitors the status of the system expansion device.
JP62013208A 1987-01-22 1987-01-22 Device for monitoring state of system extending device Granted JPS63181054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62013208A JPS63181054A (en) 1987-01-22 1987-01-22 Device for monitoring state of system extending device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62013208A JPS63181054A (en) 1987-01-22 1987-01-22 Device for monitoring state of system extending device

Publications (2)

Publication Number Publication Date
JPS63181054A true JPS63181054A (en) 1988-07-26
JPH0467663B2 JPH0467663B2 (en) 1992-10-29

Family

ID=11826732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62013208A Granted JPS63181054A (en) 1987-01-22 1987-01-22 Device for monitoring state of system extending device

Country Status (1)

Country Link
JP (1) JPS63181054A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116254A (en) * 1996-08-16 1998-05-06 Compaq Computer Corp Decentralized computer system
JP2003006003A (en) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp Dma controller and semiconductor integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421149A (en) * 1977-07-18 1979-02-17 Toshiba Corp Memory unit for input and output bus information
JPS5583915A (en) * 1978-12-20 1980-06-24 Mitsubishi Electric Corp Data recorder
JPS60243752A (en) * 1984-05-17 1985-12-03 Fuji Electric Co Ltd Data tracing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421149A (en) * 1977-07-18 1979-02-17 Toshiba Corp Memory unit for input and output bus information
JPS5583915A (en) * 1978-12-20 1980-06-24 Mitsubishi Electric Corp Data recorder
JPS60243752A (en) * 1984-05-17 1985-12-03 Fuji Electric Co Ltd Data tracing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116254A (en) * 1996-08-16 1998-05-06 Compaq Computer Corp Decentralized computer system
JP2006155641A (en) * 1996-08-16 2006-06-15 Compaq Computer Corp Distributed computer system
JP2003006003A (en) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp Dma controller and semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH0467663B2 (en) 1992-10-29

Similar Documents

Publication Publication Date Title
EP0333593A2 (en) A data processing system capable of fault diagnosis
JPH0793273A (en) Multi-cpu system provided with fault monitor mechanism
JPS63181054A (en) Device for monitoring state of system extending device
EP0303288B1 (en) Peripheral repeater box
JP6579255B1 (en) Information processing system and relay device
JPH087442Y2 (en) Input / output device of programmable controller
JPS62254545A (en) Cyclic transmission equipment
JP2003124947A (en) Daisy chain data input/output system by serial communication system
JPS6327741B2 (en)
JPH08314858A (en) Terminal control method and service processor
JPS61262876A (en) Multiprocessor system
RU2018944C1 (en) Device for interfacing computer with external objects
JPS61264435A (en) Remote control system
JPH0464084B2 (en)
JPS5934028B2 (en) Line data tracing method
JPH02149147A (en) Data transfer system for remote supervisory and controlling equipment
JPH02212946A (en) Fault informing system for information processor
JPH07219890A (en) Method for transmitting data
JPS63133299A (en) Self-fire alarm system
JPH02144747A (en) Detecting system for fault of terminal equipment
JPH02228852A (en) Data transfer system for line adaptor
JPS61267860A (en) Inter-processor communication system
JPS60169950A (en) Debug supporting system
JPH01117500A (en) Remote monitor controller
JPH02183839A (en) Diagnostic system for information processor