JPS61267362A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS61267362A JPS61267362A JP60109726A JP10972685A JPS61267362A JP S61267362 A JPS61267362 A JP S61267362A JP 60109726 A JP60109726 A JP 60109726A JP 10972685 A JP10972685 A JP 10972685A JP S61267362 A JPS61267362 A JP S61267362A
- Authority
- JP
- Japan
- Prior art keywords
- deep
- gate
- deep levels
- electrons
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 230000007935 neutral effect Effects 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高集積記憶素子などに用いる半導体記憶装置に
関する。
関する。
（従来技術）
従来書き換え可能な半導体記憶装置としては７リツプフ
ロツプを用いたスタティックメモリセル（ビー９プリン
ス、ジー・デエーグンデルセン著半導体メモリ、ジ冒ン
・ワイレイアンドサンズ（１９８３） ； １３． Ｐ
ｒ１ｎｃｅ、 Ｇ、 Ｄｕｅ−Ｇｕｎｄｅｒｓｅｎ。
ロツプを用いたスタティックメモリセル（ビー９プリン
ス、ジー・デエーグンデルセン著半導体メモリ、ジ冒ン
・ワイレイアンドサンズ（１９８３） ； １３． Ｐ
ｒ１ｎｃｅ、 Ｇ、 Ｄｕｅ−Ｇｕｎｄｅｒｓｅｎ。
８ｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｍｏｒｉｅｓ ７６
ペ１ジ）、キャパシタとスイッチ用のトランジスタから
なるｌトランジスタ・ダイナミックメモリセル、（同上
４８ページ）、絶縁膜中のトラップレベルを用いるＭＮ
ＯＳ（同上１３６ページ）などがある０（従来技術の問
題点） スタティックメモリセルは、動作が安定で、雑音に強し
、また高速であるという長所はあるが、５ないし６個の
トランジスタを要し、大きな面積を占め、高密度化には
向かないｏｌトランジスタのダイナミックセルは、キャ
パシタに充電した電荷がトランジスタのリーク電流とし
てもれ、記憶保持時間が数秒程度に制限される上、宇宙
線に含まれるα線などによるパルス状の電子・正孔対の
発生によって生じるソフトエラーに耐えるために、約５
０ｆＦ以上の容量が必要とされ、８ｉ０．など現在存在
する絶縁膜を用いる限ヤ、一定の面積を要し、やはり高
密度化へは向かない。またＭＮＯＳでは、絶縁膜中のト
ラップレベルを用いるため、動作上微細化は可能である
が、絶縁膜中への電荷の注入に際して高電界を要し、書
き込み消去の回数に対し寿命が短かいという欠点がある
。
ペ１ジ）、キャパシタとスイッチ用のトランジスタから
なるｌトランジスタ・ダイナミックメモリセル、（同上
４８ページ）、絶縁膜中のトラップレベルを用いるＭＮ
ＯＳ（同上１３６ページ）などがある０（従来技術の問
題点） スタティックメモリセルは、動作が安定で、雑音に強し
、また高速であるという長所はあるが、５ないし６個の
トランジスタを要し、大きな面積を占め、高密度化には
向かないｏｌトランジスタのダイナミックセルは、キャ
パシタに充電した電荷がトランジスタのリーク電流とし
てもれ、記憶保持時間が数秒程度に制限される上、宇宙
線に含まれるα線などによるパルス状の電子・正孔対の
発生によって生じるソフトエラーに耐えるために、約５
０ｆＦ以上の容量が必要とされ、８ｉ０．など現在存在
する絶縁膜を用いる限ヤ、一定の面積を要し、やはり高
密度化へは向かない。またＭＮＯＳでは、絶縁膜中のト
ラップレベルを用いるため、動作上微細化は可能である
が、絶縁膜中への電荷の注入に際して高電界を要し、書
き込み消去の回数に対し寿命が短かいという欠点がある
。
（発明の目的）
本発明は上記欠点を除去し、高密度集積でき、かつ安定
に動作する記憶装置を提供することを目的とする。
に動作する記憶装置を提供することを目的とする。
（発明の構成）
本発明は、深い準位を有する半導体中に作った電界効果
トランジスタにおいて、深い準位の荷電状態によってト
ランジスタの動作特性が異なることを用いて、このトラ
ンジスタの以前の動作状態を知ることを特徴とする半導
体記憶装置により構成される。
トランジスタにおいて、深い準位の荷電状態によってト
ランジスタの動作特性が異なることを用いて、このトラ
ンジスタの以前の動作状態を知ることを特徴とする半導
体記憶装置により構成される。
（ｍ成の詳細な説明）
以下、トランジスタとして、Ｎチャネルシリコｊ
ンＭＯ８）ランジスタを例にとり本発明について
説明する。第１図は本発明によるＮチャネルＭＯ８トラ
ンジスタの断面模式図である。空乏層６の中には深い準
位７が含まれている。深い準位はＰｔ。
ンＭＯ８）ランジスタを例にとり本発明について
説明する。第１図は本発明によるＮチャネルＭＯ８トラ
ンジスタの断面模式図である。空乏層６の中には深い準
位７が含まれている。深い準位はＰｔ。
Ａｕなどの金属原子の拡散、局所加熱による熱ひずみに
よる欠陥の発生などにより作ることができる〇このよう
な深い準位に捕獲されたキャリア数ｆｌｙのの変化は次
の式で表わされる。（ニー・ジー・マイルネス著、半導
体中の深い不純物、ジ目ン・ワインド アンドサンド（
１９７３）１１６ページ。
よる欠陥の発生などにより作ることができる〇このよう
な深い準位に捕獲されたキャリア数ｆｌｙのの変化は次
の式で表わされる。（ニー・ジー・マイルネス著、半導
体中の深い不純物、ジ目ン・ワインド アンドサンド（
１９７３）１１６ページ。
Ａ、αＭ目ｎｅｓ 、 Ｄｅｅｐ Ｉｍｐａｒ口ｉｅ
ｓ ｉｎｓｅｍｔｅｏｎｔｉｕｃｔｏｒｓ ） ｔｎ 」Ｃｎ（ｎ（Ｎｔ ｎｔ） ”１”Ｔ） Ｃｐ（
ｐｎｔ Ｉ）１（Ｎｙ ｎ７））
ｔｔｌここでＮＴは深い不純物の作るトラップの
数。
ｓ ｉｎｓｅｍｔｅｏｎｔｉｕｃｔｏｒｓ ） ｔｎ 」Ｃｎ（ｎ（Ｎｔ ｎｔ） ”１”Ｔ） Ｃｐ（
ｐｎｔ Ｉ）１（Ｎｙ ｎ７））
ｔｔｌここでＮＴは深い不純物の作るトラップの
数。
Ｃ２Ｃはそれぞれ電子、正孔の捕獲率ｓ”＊ ｐはｐ
自由電子、自由正孔密度である。ｌｌｌ５ Ｉ）１け、
トラップレベルのエネルギＥ、ｔと半導体ミツドギャッ
プのエネルギーＥ１、絶対温度Ｔを使って星 。−０，ｅｘ直り二ｈ） １ ｒ ｋＴ（２１ ｐｌ：ｎ、 ｅｘｐ （丘””） （３１
Ｔ と書ける０ここで町は真性キャリア密度、ｋはボルツマ
ン定数である０今、トラップが電子ですべて埋りた状態
（ｎＴ＝ＮＴ）の場合（１）式は次のように書ける。
トラップレベルのエネルギＥ、ｔと半導体ミツドギャッ
プのエネルギーＥ１、絶対温度Ｔを使って星 。−０，ｅｘ直り二ｈ） １ ｒ ｋＴ（２１ ｐｌ：ｎ、 ｅｘｐ （丘””） （３１
Ｔ と書ける０ここで町は真性キャリア密度、ｋはボルツマ
ン定数である０今、トラップが電子ですべて埋りた状態
（ｎＴ＝ＮＴ）の場合（１）式は次のように書ける。
ａｎ
ユ＝（ｃｎｒｌｌ ＋ｃ ｐ ）ｎｒ ”ｔｐ
この式からｎＴの寿命τ。は
τ。＝１／（Ｃｎ１１１＋Ｃ２ｐ）（５）となることが
判る。他方トラップがすべて電子を放出した状態（ｎＴ
＝０）では と書け、寿命τ は τ＝１７ （Ｃｎｎ ＋ Ｃ，ｐ １ ）
ｍと表わされる。また最終的な平衡状態は（１）式
がゼロとなるので ｎＴ＝ＮＴｒｎ／（τ、＋τｎ） （
８１となる。シリコン結晶中の金の作るトラップレベル
はＢ Ｏ，５４ａＶにあり、Ｃ，Ｃはそれぞれｃ
ｎｐｌ ０−８
ａｎ３／ｓｅｃ 、 ５ Ｘ １０ ａｎ ／ｓｅｅ
である。室温ではｙｌ、＝１．５ Ｘ １０ ／ａｎ
、 ｇ□＝２，３ Ｘ ｌ ０１０／ｃｓ３゜ｐ１＝
ｌ Ｘ １０ ／ａｍでτ１τ、が５ｍ５ｅｃ以下と
なり、実用的なメモリデバイスとしての記憶時間に較べ
はるかに小さい。しかし温度を一４０℃程度にすると、
ａ、＝ｌ、７ Ｘ １０７．／ＩＩ＋” 、 ｎ１＝
２．９ Ｘ ｌ ｏ７／ｃｍ 、 ｐ１＝＝ｌ Ｘ
Ｉ Ｏ７ＡＭ３で、ｎ、 ｐをｎ一度に保つとτ は２
．７ ｓｅｃ 、τ、は４．５ｓｅｃとなり充分な保待
時間となる。この値は温度を１８℃低くすると約１０倍
づつ増大させることができる。一方、電子のトラップ状
態を変化させるにはｎ又はｐを増大させることにより状
態変化の時定数と小さくすることにより鳥速に行なうこ
とができる。通常のバルクウェハでの不純物濃度程度の
ｌｏ”／ｒ、−でτは１ ｎ ｓｅｃ、 τ、は２ｎ
ｓｅｃと早く、さらにＭＯ８界面での蓄積１反転状態を
用いれはｎ、 ｐＦｉｌＯ／ｃｒｎ以上となりさらに
高速化ができる。
判る。他方トラップがすべて電子を放出した状態（ｎＴ
＝０）では と書け、寿命τ は τ＝１７ （Ｃｎｎ ＋ Ｃ，ｐ １ ）
ｍと表わされる。また最終的な平衡状態は（１）式
がゼロとなるので ｎＴ＝ＮＴｒｎ／（τ、＋τｎ） （
８１となる。シリコン結晶中の金の作るトラップレベル
はＢ Ｏ，５４ａＶにあり、Ｃ，Ｃはそれぞれｃ
ｎｐｌ ０−８
ａｎ３／ｓｅｃ 、 ５ Ｘ １０ ａｎ ／ｓｅｅ
である。室温ではｙｌ、＝１．５ Ｘ １０ ／ａｎ
、 ｇ□＝２，３ Ｘ ｌ ０１０／ｃｓ３゜ｐ１＝
ｌ Ｘ １０ ／ａｍでτ１τ、が５ｍ５ｅｃ以下と
なり、実用的なメモリデバイスとしての記憶時間に較べ
はるかに小さい。しかし温度を一４０℃程度にすると、
ａ、＝ｌ、７ Ｘ １０７．／ＩＩ＋” 、 ｎ１＝
２．９ Ｘ ｌ ｏ７／ｃｍ 、 ｐ１＝＝ｌ Ｘ
Ｉ Ｏ７ＡＭ３で、ｎ、 ｐをｎ一度に保つとτ は２
．７ ｓｅｃ 、τ、は４．５ｓｅｃとなり充分な保待
時間となる。この値は温度を１８℃低くすると約１０倍
づつ増大させることができる。一方、電子のトラップ状
態を変化させるにはｎ又はｐを増大させることにより状
態変化の時定数と小さくすることにより鳥速に行なうこ
とができる。通常のバルクウェハでの不純物濃度程度の
ｌｏ”／ｒ、−でτは１ ｎ ｓｅｃ、 τ、は２ｎ
ｓｅｃと早く、さらにＭＯ８界面での蓄積１反転状態を
用いれはｎ、 ｐＦｉｌＯ／ｃｒｎ以上となりさらに
高速化ができる。
（実施例）
Ｗ、１図のトランジスタはシリコン基板上に形成された
通常のＮチャネルシリコンゲートＭＯＳトランジスタで
あってゲート酸化膜厚ｔ ＝４００Ｘ。
通常のＮチャネルシリコンゲートＭＯＳトランジスタで
あってゲート酸化膜厚ｔ ＝４００Ｘ。
ｘ
基板濃度３ Ｘ １０１６ｔｎ３である。深い準位もは
ぼとれと同じ濃度で基板中に含まれている。深い準位を
作るにはＡｕなど基板裏面に蒸着し加熱して表面へ拡散
させるか、イオン注入等で導入する。このトランジスタ
のゲート電圧を負にすると、ゲート電極５の下で空乏層
６は消滅し、深い準位７は正孔で櫟われ、前の説明のよ
うに数ｏ ｓｅｃでトラップレベルから電子は放出され
る。このとき深い準位は電気的に中性となりスレシュホ
ールド電圧は１．２５ Ｖである０他方このトランジス
タのゲート電圧を正にしてゲート酸化膜４とシリコン基
板１の界面にｎ型の反転層を形成し、さらに基板を正の
ｍＵＥにして基板へソース・ドレイン、チャネル反転層
から電子を注入することにより深い準位をすべて電子を
捕獲した状態とすると基板濃度が実効的に３．５Ｘ１０
／ｃｔｎ となったようになり、スレシェホールド
電圧は１．３５Ｖとなる。スレシェホールド電圧が１．
２５Ｖと１．３５Ｖと異なれば、例えばゲート電圧を１
．３■に設定し、ソース・ドレイン間に適当な電圧を印
加してソースからドレインに流れる電流を到ることによ
りその差を調べることが可能である。更に一般的に表現
すれば、深い準位の電子捕獲状態でチャネルのコンダク
タンスが変化するからこれをドレイン電流σ）変化とし
て検出すればよいＯ （発明の効果） このような方法による記憶素子は従来のキャパシタとト
ランスファゲートによるｌトラＤＲＡＭセルと同等に扱
えるか、さらに、この素子では読み出し時のゲート領域
の状態を空乏状態ないしは反転状態であれば記憶内容す
なわちトラップの中の荷電状態を破壊しないという長所
がある。またトランジスタのスレシェホールド電圧の差
を読むため読み出し電圧や読み出し端子の出力インピー
ダンスはトランジスタの絶対寸法にはよらないので微細
化に好都合であり、基本的にはメモリセルは最小寸法の
トランジスタと同じ大きさになる０さらにキャパシタに
電荷を貯える形式のメモリではα線により発生した電子
−正孔がメモリセルに流入すると、入った電荷量だけセ
ル内の電荷量が変化する口しかしこの素子ではセル中に
このような電荷が流れ込んでもセル内の電荷量、即ちト
ラップされた電荷は（１）式に従って変化するのが、そ
の大きさはセル中に流れ込んだ電荷量でなく、空乏層中
での電荷濃度で決まる。空乏層中の電荷はその電界に従
って流れるので短時間で掃き出され、しかもその濃度は
小さく、従ってセル内電荷の変化は小さい口これらのこ
とはｌトランジスタ型のダイナミックメモリで言われて
いる微細化の限界の主要な原因である読み出し信号の低
下と、α線による誤動作に対してこの素子は強くメモリ
セルの微細化、超高集積化に、有利であることを示して
いる０この素子をシリコンで実現させるためにはバンド
ギヤ、プの関係から一り０℃〜−４０℃程度に冷却する
必要があるが、この程度の温度は家庭用冷蔵庫程度の装
置で可能であり、大型コンピュータだけでなくパーソナ
ルコンビエータでも大きな障害とはならない〇 これまでの説明は半導体としてシリコンを用いたが、
ＧａＡｓなどでは室温であっても使用可能である。以上
シリコンＮチャネルＭＯ８を用いて本素子の動作を説明
したが、電界効果トランジスタであればｐチャネルでも
接合ＦＥＴ等でも全く同様な原理で動作することは明ら
かである０
ぼとれと同じ濃度で基板中に含まれている。深い準位を
作るにはＡｕなど基板裏面に蒸着し加熱して表面へ拡散
させるか、イオン注入等で導入する。このトランジスタ
のゲート電圧を負にすると、ゲート電極５の下で空乏層
６は消滅し、深い準位７は正孔で櫟われ、前の説明のよ
うに数ｏ ｓｅｃでトラップレベルから電子は放出され
る。このとき深い準位は電気的に中性となりスレシュホ
ールド電圧は１．２５ Ｖである０他方このトランジス
タのゲート電圧を正にしてゲート酸化膜４とシリコン基
板１の界面にｎ型の反転層を形成し、さらに基板を正の
ｍＵＥにして基板へソース・ドレイン、チャネル反転層
から電子を注入することにより深い準位をすべて電子を
捕獲した状態とすると基板濃度が実効的に３．５Ｘ１０
／ｃｔｎ となったようになり、スレシェホールド
電圧は１．３５Ｖとなる。スレシェホールド電圧が１．
２５Ｖと１．３５Ｖと異なれば、例えばゲート電圧を１
．３■に設定し、ソース・ドレイン間に適当な電圧を印
加してソースからドレインに流れる電流を到ることによ
りその差を調べることが可能である。更に一般的に表現
すれば、深い準位の電子捕獲状態でチャネルのコンダク
タンスが変化するからこれをドレイン電流σ）変化とし
て検出すればよいＯ （発明の効果） このような方法による記憶素子は従来のキャパシタとト
ランスファゲートによるｌトラＤＲＡＭセルと同等に扱
えるか、さらに、この素子では読み出し時のゲート領域
の状態を空乏状態ないしは反転状態であれば記憶内容す
なわちトラップの中の荷電状態を破壊しないという長所
がある。またトランジスタのスレシェホールド電圧の差
を読むため読み出し電圧や読み出し端子の出力インピー
ダンスはトランジスタの絶対寸法にはよらないので微細
化に好都合であり、基本的にはメモリセルは最小寸法の
トランジスタと同じ大きさになる０さらにキャパシタに
電荷を貯える形式のメモリではα線により発生した電子
−正孔がメモリセルに流入すると、入った電荷量だけセ
ル内の電荷量が変化する口しかしこの素子ではセル中に
このような電荷が流れ込んでもセル内の電荷量、即ちト
ラップされた電荷は（１）式に従って変化するのが、そ
の大きさはセル中に流れ込んだ電荷量でなく、空乏層中
での電荷濃度で決まる。空乏層中の電荷はその電界に従
って流れるので短時間で掃き出され、しかもその濃度は
小さく、従ってセル内電荷の変化は小さい口これらのこ
とはｌトランジスタ型のダイナミックメモリで言われて
いる微細化の限界の主要な原因である読み出し信号の低
下と、α線による誤動作に対してこの素子は強くメモリ
セルの微細化、超高集積化に、有利であることを示して
いる０この素子をシリコンで実現させるためにはバンド
ギヤ、プの関係から一り０℃〜−４０℃程度に冷却する
必要があるが、この程度の温度は家庭用冷蔵庫程度の装
置で可能であり、大型コンピュータだけでなくパーソナ
ルコンビエータでも大きな障害とはならない〇 これまでの説明は半導体としてシリコンを用いたが、
ＧａＡｓなどでは室温であっても使用可能である。以上
シリコンＮチャネルＭＯ８を用いて本素子の動作を説明
したが、電界効果トランジスタであればｐチャネルでも
接合ＦＥＴ等でも全く同様な原理で動作することは明ら
かである０
Claims (1)
- 電界効果トランジスタのゲート領域の半導体層に深い
準位が形成され、この深い準位の荷電状態を制御してト
ランジスタの動作特性を変化させる書きこみ手段を有し
この動作特性からこのトランジスタの深い準位の荷電状
態を検知する読みだし手段を有することを特徴とする半
導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109726A JPS61267362A (ja) | 1985-05-22 | 1985-05-22 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109726A JPS61267362A (ja) | 1985-05-22 | 1985-05-22 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267362A true JPS61267362A (ja) | 1986-11-26 |
Family
ID=14517672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109726A Pending JPS61267362A (ja) | 1985-05-22 | 1985-05-22 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267362A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115938A (ja) * | 1974-07-31 | 1976-02-07 | Tokyo Shibaura Electric Co | |
| JPS5687370A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Semiconductor memory storage |
| JPS57113282A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | Semiconductor memory device |
-
1985
- 1985-05-22 JP JP60109726A patent/JPS61267362A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115938A (ja) * | 1974-07-31 | 1976-02-07 | Tokyo Shibaura Electric Co | |
| JPS5687370A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Semiconductor memory storage |
| JPS57113282A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| White et al. | A low voltage SONOS nonvolatile semiconductor memory technology | |
| US7257022B2 (en) | Nanocrystal write once read only memory for archival storage | |
| US5600163A (en) | Semiconductor element and semiconductor memory device using the same | |
| US7166509B2 (en) | Write once read only memory with large work function floating gates | |
| US7369435B2 (en) | Write once read only memory employing floating gates | |
| EP1575055B1 (en) | Cmis semiconductor nonvolatile storage circuit | |
| TWI268623B (en) | Semiconductor integrated circuit device and method of manufacturing the same reading memory information at high speed from the transistor-carried nonvolatile memory cell transistor | |
| Frohman-Bentchkowsky | A fully-decoded 2048-bit electrically-programmable MOS ROM | |
| JP2004535669A (ja) | 半導体素子 | |
| US6990016B2 (en) | Method of making memory cell utilizing negative differential resistance devices | |
| JPH0316789B2 (ja) | ||
| JPH07106440A (ja) | 不揮発性半導体記憶装置及びそれを用いた応用システム | |
| JPS6322626B2 (ja) | ||
| JPS61267362A (ja) | 半導体記憶装置 | |
| JPS586234B2 (ja) | 半導体記憶装置 | |
| KR920005298A (ko) | 박막 메모리셀 | |
| JP3409404B2 (ja) | フラッシュ・メモリ | |
| Tanaka et al. | A CMOS-compatible Non-volatile Memory Element using Fishbone-in-cage Capacitor | |
| JPS58158973A (ja) | 不揮発性半導体メモリ | |
| JPS6035758B2 (ja) | 不揮発性半導体メモリ | |
| Hsu et al. | Prolonged Transient Behavior of Ultrathin Oxide MIS-Tunneling Diode Induced by Deep Depletion of Surrounded Coupling Electrode | |
| JPS59135B2 (ja) | 半導体記憶装置 | |
| JPS5839067A (ja) | 不揮発性半導体メモリ | |
| JPH0370879B2 (ja) | ||
| JP2002124586A (ja) | 半導体記憶装置および半導体記憶装置の読み出し回路、読み出し方法 |