JPS61266963A - 低周波交流信号用整流回路 - Google Patents
低周波交流信号用整流回路Info
- Publication number
- JPS61266963A JPS61266963A JP10999285A JP10999285A JPS61266963A JP S61266963 A JPS61266963 A JP S61266963A JP 10999285 A JP10999285 A JP 10999285A JP 10999285 A JP10999285 A JP 10999285A JP S61266963 A JPS61266963 A JP S61266963A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- hold
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に低周波の交流信号に対して高速で応答処
理する場合に好適な整流回路に関するものである。
理する場合に好適な整流回路に関するものである。
例えば赤外線式ガス分析計などにおける測定信号のよう
に、ある種の変調手段によって得られた低周波交流信号
を整流処理する場合において、従来一般に、−該低周波
交流信号を絶対値整流してからコンデンサ入力平滑回路
で平滑することにより直流信号に変換する、という手段
が採用されている。そして、特に高速で精度良い処理が
要求される場合には、該低周波交流信号をＶ／Ｆ変換ま
たはＡ／Ｄ変換してからデジタル処理する、という手段
が採用されている。
に、ある種の変調手段によって得られた低周波交流信号
を整流処理する場合において、従来一般に、−該低周波
交流信号を絶対値整流してからコンデンサ入力平滑回路
で平滑することにより直流信号に変換する、という手段
が採用されている。そして、特に高速で精度良い処理が
要求される場合には、該低周波交流信号をＶ／Ｆ変換ま
たはＡ／Ｄ変換してからデジタル処理する、という手段
が採用されている。
しかしながら、前者の手段による場合には、非常に簡便
で安価な構成で済むという利点がある反面、応答が極め
て遅く、また、それ故に供試ガス流量を多く必要とした
り、あるいは、低濃度ガス測定時におけるＳ／Ｎ比が悪
い、といった種々の欠点がある。一方、後者の手段によ
る場合には、高速で精度良い処理を行える反面、非常１
．＝ 高度す処理が必要で、装置が複雑で高価なものに
なってしまう欠点がある。
で安価な構成で済むという利点がある反面、応答が極め
て遅く、また、それ故に供試ガス流量を多く必要とした
り、あるいは、低濃度ガス測定時におけるＳ／Ｎ比が悪
い、といった種々の欠点がある。一方、後者の手段によ
る場合には、高速で精度良い処理を行える反面、非常１
．＝ 高度す処理が必要で、装置が複雑で高価なものに
なってしまう欠点がある。
本発明は、上記実情に鑑みてなされたものであって、そ
の目的は、比較的簡素で安価に構成できるものでありな
がら、低周波交流信号を非常に高速で精度良く整流処理
可能な整流回路を提供せんとすることにある。
の目的は、比較的簡素で安価に構成できるものでありな
がら、低周波交流信号を非常に高速で精度良く整流処理
可能な整流回路を提供せんとすることにある。
上記目的を達成するために、本発明による整流回路は、
入力された交流信号のピーク値を順次ホールドして出力
可能なホールド出力手段を設けである、という特徴を備
えている。
入力された交流信号のピーク値を順次ホールドして出力
可能なホールド出力手段を設けである、という特徴を備
えている。
かかる特徴構成により発揮される作用は次の通りである
。
。
即ち、入力された交流信号のピーク値のみをホールドし
て出力することにより、該交流信号を直流信号に変換す
る構成であるから、その変換のための時定数は、最小の
場合で、入力された交流信号の周波数の逆数（例えば入
力交流信号がＩＨｚの場合には１ｓｅｃ）にまで高める
ことができ、以て、従来のコンデンサ入力平滑回路によ
る場合に比べて、低周波交流信号を非常に高速に且つ精
度良く整流処理することができ、しかも、そのための回
路構成は、後述する実施例からも明らかなように、出力
用ホールドアンプ、位相変換用アンプ、ゼロクロスコン
パレータ、 単安定マルチバイブレータ等の組み合わせ
から成る比較的簡素で安価なもので実現することができ
る。
て出力することにより、該交流信号を直流信号に変換す
る構成であるから、その変換のための時定数は、最小の
場合で、入力された交流信号の周波数の逆数（例えば入
力交流信号がＩＨｚの場合には１ｓｅｃ）にまで高める
ことができ、以て、従来のコンデンサ入力平滑回路によ
る場合に比べて、低周波交流信号を非常に高速に且つ精
度良く整流処理することができ、しかも、そのための回
路構成は、後述する実施例からも明らかなように、出力
用ホールドアンプ、位相変換用アンプ、ゼロクロスコン
パレータ、 単安定マルチバイブレータ等の組み合わせ
から成る比較的簡素で安価なもので実現することができ
る。
以下、本発明の具体的実施例を図面に基いて説明する。
第１図のブロック回路構成図に示すように、入力端子ｌ
と出力端子２との間に、前記入力端子１から入力された
交流信号ｖ０のピーク値を順次ホールドして出力可能な
ホールド出力手段Ｘとして、前記入力交流信号ｖ０を受
ける出力用ホールドアンプＡと、その出力用ホールドア
ンプＡに対して並列に分岐された前記入力交流信号Ｖ、
を受けてツレよりも９０度位相をずらせた位相変換交流
信号■、を生成する位相変換用アンプＢと、その位相変
換用アンプＢから出力された位相変換交流信号ｖ１にお
ける少なくとも正側から負側へのゼロクロスタイミング
を検出してその検出信号Ｖ！を発するゼロクロスコンパ
レータＣと、そのゼロクロスコンパレータＣが前記位相
変換交流信号■。
と出力端子２との間に、前記入力端子１から入力された
交流信号ｖ０のピーク値を順次ホールドして出力可能な
ホールド出力手段Ｘとして、前記入力交流信号ｖ０を受
ける出力用ホールドアンプＡと、その出力用ホールドア
ンプＡに対して並列に分岐された前記入力交流信号Ｖ、
を受けてツレよりも９０度位相をずらせた位相変換交流
信号■、を生成する位相変換用アンプＢと、その位相変
換用アンプＢから出力された位相変換交流信号ｖ１にお
ける少なくとも正側から負側へのゼロクロスタイミング
を検出してその検出信号Ｖ！を発するゼロクロスコンパ
レータＣと、そのゼロクロスコンパレータＣが前記位相
変換交流信号■。
における正側から負側へのゼロクロスタイミングを検出
したときに、その時点における前記入力交流信号Ｖ、の
値を前記出力用ホールドアンプＡにホールドさせるべく
ピーク値ホールド指令信号Ｖ。
したときに、その時点における前記入力交流信号Ｖ、の
値を前記出力用ホールドアンプＡにホールドさせるべく
ピーク値ホールド指令信号Ｖ。
を発する単安定マルチパイプレークＤとを設けることに
より、前記出力用ホールドアンプＡにおいて、前記入力
交流信号ｖｏの正側のピーク値を順次ホールドして出力
するように、特に低周波交流信号の整流に好適な整流回
路を構成してある。
より、前記出力用ホールドアンプＡにおいて、前記入力
交流信号ｖｏの正側のピーク値を順次ホールドして出力
するように、特に低周波交流信号の整流に好適な整流回
路を構成してある。
第２図はその具体的回路の一例を示し、また、第３図は
その回路における各信号のタイミングチャートを示して
いる。
その回路における各信号のタイミングチャートを示して
いる。
これら第２図および第３図から明らかなように、この例
では、前記ゼロクロスコンパレータＣは、前記位相変換
用アンプＢからの位相変換交流信号Ｖ、における正側か
ら負側へのゼロクロスタイミングを検出したときにＬｏ
ｗからＨｉｇｈへ切り替わり、前記位相変換交流信号ｖ
１における負側から正側へのゼロクロスタイミングを検
出したときにＨｉｇｈからり、ｏｗへ切り替わるゼロク
ロスタイミング検出信号ｖ８を出力するように構成され
ている。
では、前記ゼロクロスコンパレータＣは、前記位相変換
用アンプＢからの位相変換交流信号Ｖ、における正側か
ら負側へのゼロクロスタイミングを検出したときにＬｏ
ｗからＨｉｇｈへ切り替わり、前記位相変換交流信号ｖ
１における負側から正側へのゼロクロスタイミングを検
出したときにＨｉｇｈからり、ｏｗへ切り替わるゼロク
ロスタイミング検出信号ｖ８を出力するように構成され
ている。
また、前記単安定マルチバイブレータＤは、前記ゼロク
ロスコンパレータＣからのゼロクロスタイミング検出信
号Ｖ！が最初にｌ、ｏｗからＨｉｇｈへ切り替わったと
きにＬｏｗからＨｉｇｈへ切一定時間τＡ（入力交流信
号Ｖ、の周期τよりも若干長い時間）が経過したときに
ＨｉｇｈからＬｏｗへ切り替わる信号Ｖ、を発する第１
単安定マルチバイブレータ３と、前記ゼロクロスタイミ
ング検出信号ｖ２がＬｏｗからＨｉｇｈへ切り替わった
ときにのみ、極（短時間τ１だけＬＯＷ状態となる信号
ｖ４を発する第２単安定マルチバイブレータ４と、それ
ら両信号Ｖｓ、Ｖ４が入力されたどちらかひとつの入力
信号がＬｏｗになると出力がＨｉｇｈになる出力用オア
ゲート５とから構成され、従って、そのオアゲート５は
、第３図に示すような形のピーク値ホールド指令信号Ｖ
、を、前記出力用ホールドアンプＡへ発信する。なお、
前記第１単安定マルチバイブレータ３は、入力交流信号
Ｖ、が入力されなくなった後は、速やかに前記オアゲー
ト５からホールド解除信号を出力して出力ＶをＯにする
ために設けられているものである。
ロスコンパレータＣからのゼロクロスタイミング検出信
号Ｖ！が最初にｌ、ｏｗからＨｉｇｈへ切り替わったと
きにＬｏｗからＨｉｇｈへ切一定時間τＡ（入力交流信
号Ｖ、の周期τよりも若干長い時間）が経過したときに
ＨｉｇｈからＬｏｗへ切り替わる信号Ｖ、を発する第１
単安定マルチバイブレータ３と、前記ゼロクロスタイミ
ング検出信号ｖ２がＬｏｗからＨｉｇｈへ切り替わった
ときにのみ、極（短時間τ１だけＬＯＷ状態となる信号
ｖ４を発する第２単安定マルチバイブレータ４と、それ
ら両信号Ｖｓ、Ｖ４が入力されたどちらかひとつの入力
信号がＬｏｗになると出力がＨｉｇｈになる出力用オア
ゲート５とから構成され、従って、そのオアゲート５は
、第３図に示すような形のピーク値ホールド指令信号Ｖ
、を、前記出力用ホールドアンプＡへ発信する。なお、
前記第１単安定マルチバイブレータ３は、入力交流信号
Ｖ、が入力されなくなった後は、速やかに前記オアゲー
ト５からホールド解除信号を出力して出力ＶをＯにする
ために設けられているものである。
そして、前記出力用ホールドアンプＡは、前記単安定マ
ルチパイプレークＤからのピーク値ホールド指令信号Ｖ
、が）ｉｉｇｈ状態になったときに前記入力交流信号Ｖ
、を取り込み、その後、前記ピーク値ホールド指令信号
Ｖ、がＩ、ｏｗ状態を維持している間はその値を保持し
て出力し続ける。
ルチパイプレークＤからのピーク値ホールド指令信号Ｖ
、が）ｉｉｇｈ状態になったときに前記入力交流信号Ｖ
、を取り込み、その後、前記ピーク値ホールド指令信号
Ｖ、がＩ、ｏｗ状態を維持している間はその値を保持し
て出力し続ける。
その結果、その出力用ホールドアンプＡからは、第３図
に示すように、入力交流信号Ｖｏの正側のピーク値Ｐ１
、Ｐｊ・・・が順次ホールドされて出力されることにな
る。
に示すように、入力交流信号Ｖｏの正側のピーク値Ｐ１
、Ｐｊ・・・が順次ホールドされて出力されることにな
る。
なお、上記実施例においては、入力交流信号ｖ０の正側
のピーク値Ｐ、、ＰＲ・・・を順次ホールドして出力す
るように構成したものを示したが、例えば、前記単安定
マルチパイプレークＤにおける第２単安定マルチバイブ
レータ４の入力線の極性を入れ換えることによって、入
力交流信号Ｖ、の負側のピーク値Ｐ１°、 Ｐｔ“
・・・を順次ホールドして出力するように構成してもよ
い。
のピーク値Ｐ、、ＰＲ・・・を順次ホールドして出力す
るように構成したものを示したが、例えば、前記単安定
マルチパイプレークＤにおける第２単安定マルチバイブ
レータ４の入力線の極性を入れ換えることによって、入
力交流信号Ｖ、の負側のピーク値Ｐ１°、 Ｐｔ“
・・・を順次ホールドして出力するように構成してもよ
い。
第４図ないし第６図は別の実施例を示している。
即ち、第４図のブロック回路構成図に示すように、入力
端子１と出力用ホールドアンプＡの間に入力交流信号ｖ
０を受けて絶対値交流信号■。”に変換する絶対値整流
アンプを介装すると共に、単安定マルチバイブレータＤ
を、ゼロクロスコンパレータＣが位相変換交流信号Ｖ、
における正側から負側へのゼロクロスタイミング検出し
たとき、および、負側から正側へのゼロクロスタイミン
グを検出したときの何れの場合にも、その時点における
前記絶対値交流信号Ｖ、”を前記出力用ホールドアンプ
Ａにホールドさせるべくピーク値ホールド指令信号Ｖ、
を発するように構成し、以て、前記出力用ホールドアン
プＡにおいて、前記入力交流信号Ｖ、の正側および負側
のピーク値の絶対値を順次ホールドして出力するように
構成したものである。その他の構成は前記第１図のもの
と同様である。
端子１と出力用ホールドアンプＡの間に入力交流信号ｖ
０を受けて絶対値交流信号■。”に変換する絶対値整流
アンプを介装すると共に、単安定マルチバイブレータＤ
を、ゼロクロスコンパレータＣが位相変換交流信号Ｖ、
における正側から負側へのゼロクロスタイミング検出し
たとき、および、負側から正側へのゼロクロスタイミン
グを検出したときの何れの場合にも、その時点における
前記絶対値交流信号Ｖ、”を前記出力用ホールドアンプ
Ａにホールドさせるべくピーク値ホールド指令信号Ｖ、
を発するように構成し、以て、前記出力用ホールドアン
プＡにおいて、前記入力交流信号Ｖ、の正側および負側
のピーク値の絶対値を順次ホールドして出力するように
構成したものである。その他の構成は前記第１図のもの
と同様である。
この場合、第５図の具体的回路および第６図のタイミン
グチャートから明らかなように、前記単安定マルチバイ
ブレータＤには、第２単安定マルチバイブレータ４とは
逆に、ゼロクロスコンパレータＣからのゼロクロスタイ
ミング検出信号ｖ８がＨｉｇｈからり、ｏｗへ切り替わ
ったときにのみ、極く短時間τ廊だけＬｏｗ状態となる
信号を発する第３単安定マルチバイブレータ６が、前記
第２単安定マルチパイプレーク４に対して並列に付加さ
れており、従って、それら第２単安定マルチバイブレー
タ４および第３単安定マルチバイブレータ６からオアゲ
ート５への出力Ｖｂ 、Ｖｑは第６図に示すような形と
なり、そして、オアゲート５は、第６図に示すような形
のピーク値ホールド指令信号Ｖ、を、前記出力用ホール
ドアンプＡへ発信する。
グチャートから明らかなように、前記単安定マルチバイ
ブレータＤには、第２単安定マルチバイブレータ４とは
逆に、ゼロクロスコンパレータＣからのゼロクロスタイ
ミング検出信号ｖ８がＨｉｇｈからり、ｏｗへ切り替わ
ったときにのみ、極く短時間τ廊だけＬｏｗ状態となる
信号を発する第３単安定マルチバイブレータ６が、前記
第２単安定マルチパイプレーク４に対して並列に付加さ
れており、従って、それら第２単安定マルチバイブレー
タ４および第３単安定マルチバイブレータ６からオアゲ
ート５への出力Ｖｂ 、Ｖｑは第６図に示すような形と
なり、そして、オアゲート５は、第６図に示すような形
のピーク値ホールド指令信号Ｖ、を、前記出力用ホール
ドアンプＡへ発信する。
すると、前記出力用ホールドアンプＡは、前記単安定マ
ルチバイブレータＤからのピーク値ホールド指令信号Ｖ
、がＨｉｇｈ状態になったときに前記絶対値交流信号Ｖ
、”を取り込み、その後、前記ピーク値ホールド指令信
号Ｖ、がＬｏｗ状態を維持している間はその値を保持し
て出力し続ける。その結果、その出力用ホールドアンプ
Ａからは、第６図に示すように、入力交流信号ｖ０の正
側および負側のピーク値Ｐ Ｉｎ Ｐ Ｉ’＋ Ｐ
ｔ−Ｐ ！’・・・の絶対値が順次ホールドされて出力
されることになる。その他の構成は前記第２図および第
３図における場合と同様である。
ルチバイブレータＤからのピーク値ホールド指令信号Ｖ
、がＨｉｇｈ状態になったときに前記絶対値交流信号Ｖ
、”を取り込み、その後、前記ピーク値ホールド指令信
号Ｖ、がＬｏｗ状態を維持している間はその値を保持し
て出力し続ける。その結果、その出力用ホールドアンプ
Ａからは、第６図に示すように、入力交流信号ｖ０の正
側および負側のピーク値Ｐ Ｉｎ Ｐ Ｉ’＋ Ｐ
ｔ−Ｐ ！’・・・の絶対値が順次ホールドされて出力
されることになる。その他の構成は前記第２図および第
３図における場合と同様である。
なお、この実施例に係る整流回路によれば、前記第１実
施例のものに比べて、応答速度を２倍にすることができ
る。
施例のものに比べて、応答速度を２倍にすることができ
る。
（発明の効果〕
以上詳述したところから明らかなように、本発明に係る
整流回路は、入力された交流信号のピーク値のみをホー
ルドして出力することにより、該交流信号を直流信号に
変換するように構成してあるから、その変換のための時
定数は、最小の場合で、入力された交流信号の周波数の
逆数（例えば入力交流信号がＩＨ２の場合には１ｓｅｃ
）にまで高めることができ、以て、比較的簡素で安価に
構成できるものでありながら、たとえ低周波の入力交流
信号であっても、非常に高速に且つ精度良く整流処理す
ることができる、という優れた効果を発揮し得るもので
ある。
整流回路は、入力された交流信号のピーク値のみをホー
ルドして出力することにより、該交流信号を直流信号に
変換するように構成してあるから、その変換のための時
定数は、最小の場合で、入力された交流信号の周波数の
逆数（例えば入力交流信号がＩＨ２の場合には１ｓｅｃ
）にまで高めることができ、以て、比較的簡素で安価に
構成できるものでありながら、たとえ低周波の入力交流
信号であっても、非常に高速に且つ精度良く整流処理す
ることができる、という優れた効果を発揮し得るもので
ある。
図面は本発明に係る整流回路の具体的実施例を示し、第
１図はブロック回路構成図、第２図は具体的回路構成図
、第３図はそのタイミングチャート、第４図は別実施例
のブロック回路構成図、第５図はその具体的回路構成図
、そして、第６図はそのタイミングチャートである。 Ａ・・・・・・・・・出力用ホールドアンプ、Ｂ・・・
・・・・・・位相変換用アンプ、Ｃ・・・・・・・・・
ゼロクロスコンパレータ、Ｄ・・・・・・・・・単安定
マルチバイブレータ、Ｅ・・・・・・・・・絶対値整流
アンプ、■、・・・・・・・・・入力交流信号、■。 ・・・・・・・・・位相変換交流信号、Ｐ Ｌ、 Ｐ
ｚ（Ｐ ｌ’、 Ｐ ｚ’）・・・・・・・・・ピー
ク値、Ｘ・・・・・・・・・ホールド出力手段。
１図はブロック回路構成図、第２図は具体的回路構成図
、第３図はそのタイミングチャート、第４図は別実施例
のブロック回路構成図、第５図はその具体的回路構成図
、そして、第６図はそのタイミングチャートである。 Ａ・・・・・・・・・出力用ホールドアンプ、Ｂ・・・
・・・・・・位相変換用アンプ、Ｃ・・・・・・・・・
ゼロクロスコンパレータ、Ｄ・・・・・・・・・単安定
マルチバイブレータ、Ｅ・・・・・・・・・絶対値整流
アンプ、■、・・・・・・・・・入力交流信号、■。 ・・・・・・・・・位相変換交流信号、Ｐ Ｌ、 Ｐ
ｚ（Ｐ ｌ’、 Ｐ ｚ’）・・・・・・・・・ピー
ク値、Ｘ・・・・・・・・・ホールド出力手段。
Claims (4)
- （１）入力された交流信号のピーク値を順次ホールドし
て出力可能なホールド出力手段を設けてあることを特徴
とする整流回路。 - （２）前記ホールド出力手段を、前記入力交流信号を受
ける出力用ホールドアンプと、前記入力交流信号を受け
てそれよりも９０度位相をずらせた位相変換交流信号を
生成する位相変換用アンプと、その位相変換用アンプか
ら出力された位相変換交流信号における少なくとも正側
から負側へのゼロクロスタイミングを検出するゼロクロ
スコンパレータと、そのゼロクロスコンパレータが前記
位相変換交流信号における正側から負側へのゼロクロス
タイミングを検出したときに、その時点における前記入
力交流信号の値を前記出力用ホールドアンプにホールド
させる信号を出力する単安定マルチバイブレータとから
構成することにより、前記入力交流信号の正側のピーク
値を順次ホールドして出力するように構成してある特許
請求の範囲第（１）項に記載の整流回路。 - （３）前記ホールド出力手段を、前記入力交流信号を受
ける出力用ホールドアンプと、前記入力交流信号を受け
てそれよりも９０度位相をずらせた位相変換交流信号を
生成する位相変換用アンプと、その位相変換用アンプか
ら出力された位相変換交流信号における少なくとも負側
から正側へのゼロクロスタイミングを検出するゼロクロ
スコンパレータと、そのゼロクロスコンパレータが前記
位相変換交流信号における負側から正側へのゼロクロス
タイミングを検出したときに、その時点における前記入
力交流信号の値を前記出力用ホールドアンプにホールド
させる信号を出力する単安定マルチバイブレータとから
構成することにより、前記入力交流信号の負側のピーク
値を順次ホールドして出力するように構成してある特許
請求の範囲第（１）項に記載の整流回路。 - （４）前記ホールド出力手段を、前記入力交流信号を受
けて絶対値整流する絶対値整流アンプと、その絶対値整
流アンプから出力された絶対値交流信号を受ける出力用
ホールドアンプと、前記入力交流信号を受けてそれより
も９０度位相をずらせた位相変換交流信号を生成する位
相変換用アンプと、その位相変換用アンプから出力され
た位相変換交流信号における正側から負側および負側か
ら正側へのゼロクロスタイミングを検出するゼロクロス
コンパレータと、そのゼロクロスコンパレータが前記位
相変換交流信号における正側から負側または負側から正
側へのゼロクロスタイミングを検出したときに、その時
点における前記入力交流信号の値を前記出力用ホールド
アンプにホールドさせる信号を出力する単安定マルチバ
イブレータとから構成することにより、前記入力交流信
号の正側および負側のピーク値の絶対値を順次ホールド
して出力するように構成してある特許請求の範囲第（１
）項に記載の整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109992A JPH0830722B2 (ja) | 1985-05-21 | 1985-05-21 | 分析計からの低周波交流信号整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109992A JPH0830722B2 (ja) | 1985-05-21 | 1985-05-21 | 分析計からの低周波交流信号整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61266963A true JPS61266963A (ja) | 1986-11-26 |
| JPH0830722B2 JPH0830722B2 (ja) | 1996-03-27 |
Family
ID=14524336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109992A Expired - Lifetime JPH0830722B2 (ja) | 1985-05-21 | 1985-05-21 | 分析計からの低周波交流信号整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830722B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162970A (ja) * | 1986-01-13 | 1987-07-18 | Nippon Denso Co Ltd | 振幅変化する交流信号の出力装置 |
| US6937070B2 (en) | 2000-07-25 | 2005-08-30 | Mitutoyo Corporation | Amplitude-detecting method and circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087374A (ja) * | 1973-12-03 | 1975-07-14 | ||
| JPS5476776U (ja) * | 1977-11-11 | 1979-05-31 | ||
| JPS54123978A (en) * | 1978-03-17 | 1979-09-26 | Mitsubishi Electric Corp | Selection measuring apparatus |
-
1985
- 1985-05-21 JP JP60109992A patent/JPH0830722B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087374A (ja) * | 1973-12-03 | 1975-07-14 | ||
| JPS5476776U (ja) * | 1977-11-11 | 1979-05-31 | ||
| JPS54123978A (en) * | 1978-03-17 | 1979-09-26 | Mitsubishi Electric Corp | Selection measuring apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162970A (ja) * | 1986-01-13 | 1987-07-18 | Nippon Denso Co Ltd | 振幅変化する交流信号の出力装置 |
| US6937070B2 (en) | 2000-07-25 | 2005-08-30 | Mitutoyo Corporation | Amplitude-detecting method and circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0830722B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08210874A (ja) | レゾルバの断線検出方法及び装置 | |
| JPS61266963A (ja) | 低周波交流信号用整流回路 | |
| JP2001056349A (ja) | ピーク値測定装置 | |
| US4904925A (en) | Apparatus for recovering an alternating variable of a controlled semiconductor | |
| JPH0136140Y2 (ja) | ||
| JPH0270105A (ja) | ディジタル整流回路 | |
| JPH01181219A (ja) | 受信パルス検出回路 | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| SU1273822A1 (ru) | Измерительный преобразователь переменного напр жени в пульсирующее | |
| JPS626751Y2 (ja) | ||
| SU1308908A1 (ru) | Устройство дл сравнени амплитуд двух низкочастотных гармонических напр жений | |
| JPS5748668A (en) | Operation detector for lamp | |
| JPS62162970A (ja) | 振幅変化する交流信号の出力装置 | |
| SU961121A1 (ru) | Широтно-импульсный усилитель | |
| JPS58144760A (ja) | 位相差有無検出装置 | |
| KR900005105Y1 (ko) | 복합 영상신호의 1수평 주기 라인(1H Line)상관성 판별장치 | |
| SU855937A1 (ru) | Синхроннй демодул тор | |
| JPS6373719A (ja) | バイポ−ラ符号識別回路 | |
| JPH02183169A (ja) | 信号時差検出方法と回路 | |
| JPS63110858A (ja) | リンガ検出装置 | |
| JPS58130776A (ja) | 交流−直流変換回路 | |
| JPS61123998A (ja) | 遠隔測定装置 | |
| JPS61260169A (ja) | 交流信号検出回路 | |
| JPS6125305B2 (ja) | ||
| JPS6021462A (ja) | 速度信号検出装置 |