JPS61264831A - Data transmission equipment - Google Patents

Data transmission equipment

Info

Publication number
JPS61264831A
JPS61264831A JP60106558A JP10655885A JPS61264831A JP S61264831 A JPS61264831 A JP S61264831A JP 60106558 A JP60106558 A JP 60106558A JP 10655885 A JP10655885 A JP 10655885A JP S61264831 A JPS61264831 A JP S61264831A
Authority
JP
Japan
Prior art keywords
data transmission
address
command
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60106558A
Other languages
Japanese (ja)
Inventor
Takao Kato
孝雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60106558A priority Critical patent/JPS61264831A/en
Publication of JPS61264831A publication Critical patent/JPS61264831A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To confirm the presence of a transmission equipment having the same address as that of its own equipment by providing a means sending a check command to a data transmission line and a means identifying the incorrect state on the transmission line when the reply thereto is received. CONSTITUTION:When a data inputted from a processor 1 is an equipment address check command, an equipment address check command generating circuit 23 generates a destination address and a check command having the same address of the own equipment for a sender address and sends them to a data transmission line 3. The reply to the check command is received from the transmission line 3 to a reception circuit 25 and when the destination address and its own equipment address are coincident with each other, the result is sent to a command analysis circuit 26. The circuit 26 compares the command with an address check command and when they are coincident, the level of a signal line 202 is brought into a level 1. An incorrect notice response generating circuit 27 identifies that plural data transmission equipments having the same address exist in the transmission line and it is outputted to a data transmission line 24.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ間ネットワーク装置のデータ伝送
装置に関する。特に、自局アドレスと同一の装置アドレ
スを持つデータ伝送装置の有無を確認するデータ伝送装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device for an inter-processor network device. In particular, the present invention relates to a data transmission device that checks whether there is a data transmission device that has the same device address as its own address.

〔概　要〕〔overview〕

本発明は、複数の装置がデータ伝送路に接続されたデー
タ伝送系において、 各データ伝送装置からデータフォーマントの送信先のア
ドレスが自装置のアドレスと同一でコマンドがチェック
コマンドであるデータを送出し、このチェックコマンド
に対する応答が受信されたときには、同一アドレスのデ
ータ伝送装置があると識別することにより、 自装置アドレスと同一装置アドレスを持つデータ伝送装
置が誤って接続されていないことを確認できるようにし
たものである。The present invention provides a data transmission system in which a plurality of devices are connected to a data transmission path, in which each data transmission device sends data in which the destination address of the data formant is the same as the address of the own device and the command is a check command. However, when a response to this check command is received, by identifying that there is a data transmission device with the same address, it is possible to confirm that a data transmission device with the same device address as the own device address is not mistakenly connected. This is how it was done.

〔従来の技術〕[Conventional technology]

従来、プロセッサ間ネットワーク装置では、データ伝送
路上に誤って同一装置アドレスを持っているデータ伝送
装置が２台以上接続されていることがあり、このような
ときこのデータ伝送装置へ送信すると、送信が正常終了
したり、二重レスポンスの異常終了などしたりすること
があった。Conventionally, in interprocessor network devices, two or more data transmission devices that mistakenly have the same device address may be connected on a data transmission path, and in such a case, if you send data to this data transmission device, the transmission will be interrupted. Sometimes it ended normally, sometimes it ended abnormally due to double responses.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のように、従来のデータ伝送装置では、データ伝送
路上に誤って同一装置アドレスを持つデータ伝送装置が
存在すると、本来、自装置宛でない送信データであって
も、装置アドレスが一致するという理由で、自装置宛デ
ータと判断し、受信した旨のレスポンスを送信元へ送信
する構成となっているので、送信元へは同一装置アドレ
スを持つデータ伝送装置の数のレスポンスが送信される
欠点があった。As mentioned above, in conventional data transmission devices, if there is a data transmission device with the same device address on the data transmission path, the device addresses will match even if the data is not originally addressed to the device itself. The configuration is such that the data is determined to be addressed to the own device and a response indicating that it has been received is sent to the sender, so the drawback is that as many responses as the number of data transmission devices with the same device address are sent to the sender. there were.

本発明は上記の欠点を解決するもので、自装置アドレス
と同一の装置アドレスを持つデータ伝送装置の有無を確
認することができるデータ伝送装置を提供することを目
的とする。The present invention solves the above-mentioned drawbacks, and aims to provide a data transmission device that can confirm the presence or absence of a data transmission device having the same device address as its own device address.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、ひとつのデータ伝送路を介して他のデータ伝
送装置と通信を行うデータ伝送装置において、送信先の
アドレスが自装置のアドレスと同一であるチェックコマ
ンドを上記データ伝送路に送出する手段と、このチェッ
クコマンドに対する応答が受信されたときに、同一アド
レスのデータ伝送装置が複数個上記データ伝送路上に存
在する不正状態であることを識別する手段とを含むこと
を特徴とする。The present invention provides means for sending a check command whose destination address is the same as the address of the own device to the data transmission path in a data transmission device that communicates with another data transmission device via one data transmission path. and means for identifying, when a response to the check command is received, that a plurality of data transmission devices with the same address are present on the data transmission path and is in an invalid state.

〔作　用〕[For production]

本発明は、プロセッサから入力するデータが装置アドレ
スチェック指示であれば、送信先アドレスが自装置のア
ドレスと同一のチェックコマンドを生成しこれをデータ
伝送路に送出する。このチェックコマンドに対する応答
が受信されたときには、同一アドレスのデータ伝送装置
が複数個データ伝送路上に存在する不正状態であること
を識別することにより、自装置のアドレスと同一の装置
アドレスを持つデータ伝送装置の有無を確認することが
できる。According to the present invention, if the data input from the processor is a device address check instruction, a check command whose destination address is the same as the address of the device itself is generated and sent to the data transmission path. When a response to this check command is received, data transmission with the same address as the own device's address is detected by identifying an invalid state where multiple data transmission devices with the same address exist on the data transmission path. The presence or absence of the device can be confirmed.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

第２図は本発明のデータ伝送装置が適用されるプロセッ
サ間ネットワーク装置のブロック構成図である。第２図
において、１１〜１．はプロセッサ、２．〜２．はデー
タ伝送装置および３はデータ伝送路を示す。第３図は本
発明のデータ伝送装置のデータフォーマットである。FIG. 2 is a block diagram of an inter-processor network device to which the data transmission device of the present invention is applied. In FIG. 2, 11 to 1. is a processor; 2. ~2. indicates a data transmission device and 3 indicates a data transmission path. FIG. 3 shows the data format of the data transmission device of the present invention.

第１図は本発明一実施例データ伝送装置のブロック構成
図である。第１図において、図外のプロセッサ１からデ
ータが信号線１０１を介してデータ伝送装置２のプロセ
ッサ受信回路２１の入力に接続される。FIG. 1 is a block diagram of a data transmission device according to an embodiment of the present invention. In FIG. 1, data from a processor 1 (not shown) is connected to an input of a processor receiving circuit 21 of a data transmission device 2 via a signal line 101.

ここで本発明の特徴とするところは、一点鎖線で囲む装
置アドレスチェック部分である。すなわち、受信回路２
１の出力はコマンド解析回路２２の入力に接続される。Here, the feature of the present invention is the device address check portion surrounded by a dashed line. That is, receiving circuit 2
The output of 1 is connected to the input of command analysis circuit 22.

コマンド解析回路２２で入力データが解析され、装置ア
ドレスチェック指示であればコマンド解析回路２２から
「１」が信号線２０１を介して装置アドレスチェックコ
マンド生成回路２３の入力に接続される。装置アドレス
チェック指示でなければ「０」が装置アドレスチェック
コマンド生成回路２３に接続され、コマンド解析回路２
２から出力データがデータ伝送路送信回路２４のデータ
入力に接続され、データ伝送路送信回路２４から信号線
３０１を介して図外のデータ伝送路３に送出される。装
置アドレスチェックコマンド生成回路２３では人力デー
タが「１」であれば第３図に示すデータフォーマットで
、送信先および送信元が同一かつコマンドが装置アドレ
スチェックコマンドのデータを生成する。装置アドレス
チェックコマンド生成回路２３から装置アドレスチェッ
クコマンドデータがデータ伝送路送信回路２４のアドレ
スチェックコマンドデータ入力に接続され、データ伝送
路送信回路２４から信号ｗＡ３０１を介して図外のデー
タ伝送路３に送出される。The input data is analyzed by the command analysis circuit 22, and if it is a device address check instruction, “1” from the command analysis circuit 22 is connected to the input of the device address check command generation circuit 23 via the signal line 201. If there is no device address check instruction, "0" is connected to the device address check command generation circuit 23, and the command analysis circuit 2
Output data from 2 is connected to a data input of a data transmission line transmitting circuit 24, and is sent from the data transmission line transmitting circuit 24 to a data transmission line 3 (not shown) via a signal line 301. If the manual data is "1", the device address check command generation circuit 23 generates data in the data format shown in FIG. 3 in which the destination and source are the same and the command is the device address check command. Device address check command data from the device address check command generation circuit 23 is connected to the address check command data input of the data transmission path transmission circuit 24, and from the data transmission path transmission circuit 24 to the data transmission path 3 (not shown) via the signal wA301. Sent out.

図外のデータ伝送路３からデータが信号線３０２を介し
てデータ伝送路受信回路２５の入力に接続される。デー
タ伝送路受信回路２５で入力データの送信先アドレスと
自装置アドレスとが不一致の場合は入力データは廃棄さ
れ、一致の場合には入力データがコマンド解析回路２６
の入力に接続される。Data is connected from a data transmission line 3 (not shown) to an input of a data transmission line receiving circuit 25 via a signal line 302. If the destination address of the input data and the own device address do not match in the data transmission line receiving circuit 25, the input data is discarded, and if they match, the input data is transferred to the command analysis circuit 25.
connected to the input of

コマンド解析回路２６では入力データを装置アドレスチ
ェックコマンドと比較する。一致した場合には、コマン
ド解析回路２６から「１」が信号線２０２を介して装置
アドレス不正通知レスポンス生成回路２７の入力に接続
される。装置アドレス不正通知レスポンス生成回路２７
から入力データが「１」の場合には、送信先アドレスと
送信元アドレスとが同一の装置アドレスチェック不正通
知レスポンスがデータ伝送路送信回路２４のアドレスチ
ェック不正通知レスポンス入力に接続され、データ伝送
路送信回路２４から信号線３０１を介して図外のデータ
伝送路３に送出される。コマンド解析回路２６で入力デ
ータと装置アドレスチェックコマンドを比較した結果が
不一致の場合は、「０」が装置アドレス不正通知レスポ
ンス生成回路２７に接続され、コマンド解析回路２６の
入力データがプロセッサ送信回路２８に接続され、プロ
セッサ送信回路２８から信号線１０２を介して図外のプ
ロセッサ１に接続される。The command analysis circuit 26 compares the input data with the device address check command. If they match, “1” is connected from the command analysis circuit 26 to the input of the device address fraud notification response generation circuit 27 via the signal line 202. Device address fraud notification response generation circuit 27
If the input data is "1", the device address check fraud notification response whose destination address and source address are the same is connected to the address check fraud notification response input of the data transmission path transmission circuit 24, and the data transmission path The signal is sent from the transmitting circuit 24 to the data transmission line 3 (not shown) via the signal line 301. If the command analysis circuit 26 compares the input data with the device address check command and the result is a mismatch, “0” is connected to the device address fraud notification response generation circuit 27, and the input data of the command analysis circuit 26 is sent to the processor transmission circuit 28. The processor transmission circuit 28 is connected to the processor 1 (not shown) via the signal line 102.

このような構成のデータ伝送装置の動作について説明す
る。まず装置アドレスチェックコマンド発信動作につい
て説明する。第１図において、プロセッサ１から装置ア
ドレスチェック指示が信号線１０１を通して、プロセッ
サ受信回路２１に受信される。プロセッサ受信回路２１
はコマンド解析回路２２へ出力し、コマンド解析回路２
２は入力データが装置アドレスチェック指示であれば、
装置アドレスチェックコマンドを生成する信号線２０１
を「１」の状態にする。装置アドレスチェック指示でな
ければ、信号線２０１を「０」の状態にする。装置アド
レスチェックコマンド生成回路２３は信号線２０１が「
１」であれば、第３図に示すデータフォーマットで、送
信先アドレスおよび送信元アドレスが同一力つコマンド
が装置アドレスチェックコマンドのデータを生成する。The operation of the data transmission device having such a configuration will be explained. First, the operation of issuing a device address check command will be explained. In FIG. 1, a device address check instruction is received by the processor receiving circuit 21 from the processor 1 through the signal line 101. Processor receiving circuit 21
is output to the command analysis circuit 22, and the command analysis circuit 2
2 is if the input data is a device address check instruction,
Signal line 201 that generates a device address check command
set to "1". If it is not a device address check instruction, the signal line 201 is set to "0". The device address check command generation circuit 23 is configured so that the signal line 201 is
1, a command with the same destination address and source address generates device address check command data in the data format shown in FIG.

装置アドレスチェックコマンド生成回路２３はデータ伝
送路送信回路２４へ装置アドレスチェックコマンドデー
タの送信要求を出すと、データ伝送路送信回路２４は装
置アドレスチェックコマンドを信号線３０１へ≠出する
。以上により発信動作の一連動作が終了し他装置からの
応答待ちとなる。When the device address check command generation circuit 23 issues a request to the data transmission line transmission circuit 24 to send device address check command data, the data transmission path transmission circuit 24 outputs the device address check command to the signal line 301. This completes the series of transmission operations and waits for a response from another device.

次に受信動作について説明する。データ伝送路３からの
指令を信号線３０２を通して、データ伝送路受信回路２
５が受信すると、データ伝送路受信回路２５はこの指令
の送信先アドレスと自装置アドレスとが一致すると、こ
の指令をコマンド解析回路２６に対して送出する。一致
しない場合は廃棄する。Next, the reception operation will be explained. A command from the data transmission line 3 is passed through the signal line 302 to the data transmission line receiving circuit 2.
5, the data transmission path receiving circuit 25 sends this command to the command analysis circuit 26 if the destination address of this command and the own device address match. If they do not match, discard them.

コマンド解析回路２６ではこの指令を装置アドレスチェ
ックコマンドと比較し、一致すれば信号線２０２の出力
信号を「１」の状態にする。一致しなければ指令をプロ
セッサ送信回路２８へ出力する。装置アドレス不正通知
レスポンス生成回路２７は信号線２０２が「１」であれ
ば、第３図に示すデータフォーマットで、送信先アドレ
スおよび送信元アドレスが同一かつコマンドが装置アド
レスチェック不正通知レスポンスのデータを生成する。The command analysis circuit 26 compares this command with the device address check command, and if they match, the output signal on the signal line 202 is set to "1". If they do not match, the command is output to the processor transmission circuit 28. If the signal line 202 is "1", the device address fraud notification response generation circuit 27 generates data for the device address check fraud notification response in the data format shown in FIG. generate.

装置アドレスチェック不正通知レスポンス生成回路２７
は生成した指令をデータ伝送路送信回路２４へ出力する
と、データ伝送路送信回路２４は装置アドレス不正通知
レスポンスを信号線３０１へ送出する。以上で受信の一
連の動作が終了する。Device address check fraud notification response generation circuit 27
outputs the generated command to the data transmission line transmitting circuit 24, and the data transmission line transmitting circuit 24 transmits a device address fraud notification response to the signal line 301. This completes the series of reception operations.

一方、応答待ちの発信元は装置アドレス不正通知レスポ
ンスを受信すると、プロセッサ間ネットワーク装置に自
装置アドレスと同一の装置アドレスを持つデータ伝送装
置が存在することを認識する。On the other hand, when the sender waiting for a response receives the device address fraud notification response, it recognizes that a data transmission device with the same device address as its own device address exists in the inter-processor network device.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、自装置アドレスと同一
の装置アドレスを持つデータ伝送装置の有無を確認でき
る優れた効果がある。したがって、各データ伝送装置は
データ伝送路上で唯一の装置アドレスを持ち、二重レス
ポンスの異常終了をすることがない。As described above, the present invention has an excellent effect of being able to confirm the presence or absence of a data transmission device having the same device address as its own device address. Therefore, each data transmission device has a unique device address on the data transmission path, and there is no possibility of abnormal termination of double responses.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明一実施例データ伝送装置のブロック構成
図。 第２図は本発明のデータ伝送装置が適用されるプロセッ
サ間ネットワーク装置のブロック構成図。 第３図は本発明のデータ伝送装置のデータフォ−マット
。 ■Ｉ〜１．・・・プロセッサ、２１〜２．・・・データ
伝送装置、３・・・データ伝送路、２１・・・プロセッ
サ受信回路、２２．２６・・・コマンド解析回路、２３
・・・装置アドレスチェックコマンド生成回磯、２４・
・・データ伝送路送信回路、２５・・・データ伝送路受
信回路、２７・・・装置アドレス不正通知レスポンス生
成回路、２８・・・プロセッサ送信回路、１０１．１０
２．２０１．２０２．３０１．３０２・・・信号線。FIG. 1 is a block diagram of a data transmission device according to an embodiment of the present invention. FIG. 2 is a block diagram of an inter-processor network device to which the data transmission device of the present invention is applied. FIG. 3 shows the data format of the data transmission device of the present invention. ■I~1. ... Processor, 21-2. ...Data transmission device, 3...Data transmission line, 21...Processor receiving circuit, 22.26...Command analysis circuit, 23
...Device address check command generation cycle, 24.
...Data transmission path transmitting circuit, 25...Data transmission path receiving circuit, 27...Device address fraud notification response generation circuit, 28...Processor transmitting circuit, 101.10
2.201.202.301.302...Signal line.

Claims (1)

【特許請求の範囲】[Claims] （１）ひとつのデータ伝送路を介して他のデータ伝送装
置と通信を行うデータ伝送装置において、送信先のアド
レスが自装置のアドレスと同一であるチェックコマンド
を上記データ伝送路に送出する手段と、 このチェックコマンドに対する応答が受信されたときに
、同一アドレスのデータ伝送装置が複数個上記データ伝
送路上に存在する不正状態であることを識別する手段と を含むことを特徴とするデータ伝送装置。(1) In a data transmission device that communicates with another data transmission device via one data transmission path, means for sending a check command whose destination address is the same as the address of the own device to the data transmission path; , means for identifying, when a response to the check command is received, that a plurality of data transmission devices with the same address are present on the data transmission path and is in an invalid state.
JP60106558A 1985-05-17 1985-05-17 Data transmission equipment Pending JPS61264831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60106558A JPS61264831A (en) 1985-05-17 1985-05-17 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60106558A JPS61264831A (en) 1985-05-17 1985-05-17 Data transmission equipment

Publications (1)

Publication Number Publication Date
JPS61264831A true JPS61264831A (en) 1986-11-22

Family

ID=14436648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60106558A Pending JPS61264831A (en) 1985-05-17 1985-05-17 Data transmission equipment

Country Status (1)

Country Link
JP (1) JPS61264831A (en)

Similar Documents

Publication Publication Date Title
JPS61264831A (en) Data transmission equipment
JPS6297444A (en) Data transmission equipment
JPH01245733A (en) Time division multiplex transmission system
JPS61131632A (en) Data format system for multiplex transmission
JPH024040A (en) Terminal control monitor
JPH0563977B2 (en)
JPS6257337A (en) Data transmission equipment
JPH01289338A (en) Communication system by token passing system bus
JPS63164548A (en) Transmission equipment
JPS61251249A (en) Communication system for fault data
JPH06103251A (en) Monitor and control system for information processor
JPH0435255A (en) Transmission terminal equipment
JPH0444145A (en) Recognition system for terminal constitution
JPH0580054U (en) Data transmission equipment
JPH06326744A (en) Inter-multi-vendor message communication system
JPS62231341A (en) Information processor
JPS6340952A (en) Interface converter
JPS6146647A (en) Data transmission system
JPH01231458A (en) Line scan control system
JPS60230746A (en) Data transmission equipment
JPS63290429A (en) Serial data transmission system
JPS62219057A (en) Data transmitter
JPS628254A (en) Signal receiving and distributing circuit
JPS62138949A (en) Terminal equipment
JPS6361336A (en) Data error detecting system