JPS61264482A - Picture converting system - Google Patents
Picture converting systemInfo
- Publication number
- JPS61264482A JPS61264482A JP60106552A JP10655285A JPS61264482A JP S61264482 A JPS61264482 A JP S61264482A JP 60106552 A JP60106552 A JP 60106552A JP 10655285 A JP10655285 A JP 10655285A JP S61264482 A JPS61264482 A JP S61264482A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- screen
- rom
- pixel
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 238000003672 processing method Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔発明の属する分野の説明〕
本発明は1画面サイズの変換を行う画面変換処理方式に
関するものである。DETAILED DESCRIPTION OF THE INVENTION [Description of the Field to which the Invention Pertains] The present invention relates to a screen conversion processing method for converting one screen size.
従来のこの種の変換処理は、(1)ワイヤードロジック
、または(2)マイクロプログラム等により行われてい
た。しかし、ワイヤードロジックによる方式は、高速に
画面変換処理が実現される反面。Conventionally, this type of conversion processing has been performed using (1) wired logic, (2) microprograms, or the like. However, while the wired logic method achieves high-speed screen conversion processing, it does.
画面変換比率の変更や、変換用論理演算の変更等に対し
て、ハードウェアを変更する必要があり。It is necessary to change the hardware in order to change the screen conversion ratio or change the logical operation for conversion.
融通性がないという欠点がある。一方、マイクロプログ
ラムによる方式は1画面変換比率の変更や変換用論理演
算の変更等に対して、ハードウェアを変更することなく
、マイクロプログラムの変更で対処可能である。しかし
、マイクロプログラム制御のため、変換処理が遅いとい
う欠点がある。The drawback is that it is not flexible. On the other hand, in the microprogram-based method, changes in the one-screen conversion ratio, conversion logic operations, etc. can be handled by changing the microprogram without changing the hardware. However, because it is controlled by a microprogram, the conversion process is slow.
本発明はこれらの欠点を解決するため、リードオンリー
メモリ等のメモリを用いて画面変換処理を行い2画面変
換処理の高速化と融通性を図ったもので、以下図面に従
って、詳細に説明する。In order to solve these drawbacks, the present invention uses a memory such as a read-only memory to perform screen conversion processing, thereby increasing the speed and flexibility of two-screen conversion processing, and will be described in detail below with reference to the drawings.
第2図に示すX方向の変換倍率がα、y方向の変換倍率
がβの画面変換を考える。第2図において、Aは変換前
の画面、Bは変換後の画面である。Consider the screen conversion shown in FIG. 2 in which the conversion magnification in the X direction is α and the conversion magnification in the Y direction is β. In FIG. 2, A is the screen before conversion, and B is the screen after conversion.
また+ aII”’a工は画面Aの画素を示し+(X
t+y I) 〜(xa、 )’m )は画素al17
an+aの座標値である。In addition, + aII”'a 工 indicates the pixel of screen A + (X
t+y I) ~ (xa, )'m) is pixel al17
This is the coordinate value of an+a.
今、変換後の画面Bの座標値(X、 Y)の画素値すを
出力する動作について考える。第3図に示すように2画
面Bを画面Aに写像すると1画素すの座標値は(X/α
、Y/β)となる。次に、座標(X/α、Y/β)の近
傍の画面A上の画素を選択する。変換アルゴリズムによ
り選択法は異なるが、ここでは座標(X/α、Y/β)
を取り囲む4画素を参照するとする。これらの参照画素
をそれぞれa kLn a k (L+ll+ a
(k、l) L+ a (k*I) (Li2)、
その座標を(Xk、 )’L )+ (xi++ )’
c++ )+ (Xよ+1+ ’J L L (x、、
、、、 ’/ LSI )とする。この参照画素は、変
換後の画素座標とX方向、y方向の変換倍率が定まれば
一意に定まる。Now, consider the operation of outputting the pixel value of the coordinate values (X, Y) of screen B after conversion. As shown in Figure 3, when two screens B are mapped onto screen A, the coordinate value of one pixel is (X/α
, Y/β). Next, a pixel on screen A near the coordinates (X/α, Y/β) is selected. The selection method differs depending on the conversion algorithm, but here the coordinates (X/α, Y/β)
Let us refer to the four pixels surrounding . These reference pixels are a kLn a k (L+ll+ a
(k, l) L+ a (k*I) (Li2),
The coordinates are (Xk, )'L)+ (xi++)'
c++ )+ (Xyo+1+ 'J L L (x,,
,,,'/LSI). This reference pixel is uniquely determined once the pixel coordinates after conversion and the conversion magnification in the X direction and the y direction are determined.
次に、参照画素akLr ak(L、I)、a(ll
”l)L+ a。、I2.い3.より変換画素すを定
める。4個の参照画素で囲まれる部分を、変換アルゴリ
ズムにより異なるが8例えば第4図(イ)に示すように
、8つの領域に分割する。また、各領域における変換画
素値を定めるための論理演算式を2例えば第4図(ロ)
に示すように+g+−goとする。変換画素の位置が2
例えば第4図(イ)図示のg、に対応する領域にある場
合、変換画素すは。Next, the reference pixels akLr ak(L, I), a(ll
``l) Determine the converted pixel from L+ a., I2. In addition, the logical operation formula for determining the converted pixel value in each region is divided into two regions, for example, as shown in Fig. 4 (b).
+g+-go as shown in . The position of the converted pixel is 2
For example, if it is in the area corresponding to g shown in FIG. 4(a), the converted pixel is.
b” g s(a kLn a k (Li2)+ a
(kφ菫) L+ a(kill (jull)=a
kL(a k(LSI) ” a (k+1) (ju
ll +a (k+1)L)” aII(LSI) a
(kill +tel) a(k+l) Lより求まる
。b” g s(a kLn a k (Li2)+ a
(kφ violet) L+ a(kill (jull)=a
kL(a k(LSI) ” a (k+1) (ju
ll +a (k+1)L)” aII(LSI) a
(kill +tel) a(k+l) Determined from L.
本発明により1以上の変換処理を実現した例を。An example of realizing one or more conversion processes according to the present invention.
第1図に示す。Shown in Figure 1.
第1図において、1は変換画素の座標値(X。In FIG. 1, 1 is the coordinate value (X) of the converted pixel.
Y)と、変換倍率α2 βとを入力することにより。Y) and the conversion magnification α2β.
4個の参照画素のうち左上の画素のX座標値を出力する
入力参照画素位置決定用リードオンリーメモリ (RO
MI)、2は変換画素の座標値(X。Read-only memory for input reference pixel position determination (RO
MI), 2 is the coordinate value of the converted pixel (X.
Y)と変換倍率α、βとを入力することにより。Y) and conversion magnification α, β.
4個の参照画素のうち左上の画素のy座標値を出力する
入力参照画素位置決定用リードオンリーメモリ(ROM
2)である、3は変換画素の座標値(X、Y)と変換倍
率α、βとを入力することにより、参照画素と変換画素
との位置関係に対応した論理演算モードを出力する論理
演算モード出力用リードオンリーメモリ (ROM3)
である。4は変換前の画面データを蓄積したメモリであ
って。A read-only memory (ROM) for input reference pixel position determination outputs the y-coordinate value of the upper left pixel among the four reference pixels.
2), 3 is a logical operation that outputs a logical operation mode corresponding to the positional relationship between the reference pixel and the converted pixel by inputting the coordinate values (X, Y) of the converted pixel and the conversion magnification α, β. Read-only memory for mode output (ROM3)
It is. 4 is a memory that stores screen data before conversion.
ROMI、ROM2で指定された座標に対応する画素情
報と、指定された座標に対応する残り3個の参照画素情
報とを出力する。5−1〜5−4は参照画素情報をスト
アするレジスタ26はゲート回路、7はROM3で出力
された論理演算モードと、レジスタ5−1〜5−4の内
容を取り込み変換画素値を出力・する変換画素出力用リ
ードオンリーメモリ (ROM7)である。The pixel information corresponding to the coordinates specified by ROMI and ROM2 and the remaining three reference pixel information corresponding to the specified coordinates are output. 5-1 to 5-4 store reference pixel information; register 26 is a gate circuit; 7 receives the logic operation mode output from the ROM 3 and the contents of registers 5-1 to 5-4 and outputs a converted pixel value; This is a read-only memory (ROM7) for outputting converted pixels.
なお、変換処理機能をROMI 〜ROM3.ROM7
のようにROM化可能な理由は、第2図ないし第4図の
説明でも述べたように、変換後の画素の座標値(X、Y
)と変換倍率とを定めれば。Note that the conversion processing function is ROMI to ROM3. ROM7
The reason why it can be stored in ROM as shown in FIG.
) and the conversion magnification.
参照画素の座標値、及び参照画素と変換画素との位置関
係が一意に定まることによる。This is because the coordinate values of the reference pixel and the positional relationship between the reference pixel and the converted pixel are uniquely determined.
第1図の動作を説明する。まず、第2図のbの座標(X
、Y)と変換倍率α、βとを第1図図示のROMI、R
OM2.ROM3に入力する。ROMIからは、第3図
に示す参照画素akLのX座標xkが出力され、ROM
2からは+akLのy座標yLが出力される。ROM3
からは、第4図(イ)の領域に対応した第4図(ロ)図
示論理演算モードg、が出力される。The operation shown in FIG. 1 will be explained. First, the coordinate of b in Figure 2 (X
, Y) and conversion magnification α, β as ROMI, R shown in FIG.
OM2. Input to ROM3. The ROMI outputs the X coordinate xk of the reference pixel akL shown in FIG.
2 outputs the y coordinate yL of +akL. ROM3
4(b), which corresponds to the area of FIG. 4(a), is outputted from the logical operation mode g shown in FIG. 4(b).
次に+ xk+yLをメモリ4に入力することにより
、 (Xm、3’、)に対応したakLと、メモリ4
へ入力された座標値が4個の参照画素のうち左上の画素
を示していることより、X方向に1つシフトした画素a
k(L。3.と、X方向に1つシフトした画素a (k
。1.、と、x、X方向にそれぞれ1つシフトした画素
a(kill <LSllとが出力され、それぞれレジ
スタ5−1〜5−4ヘスドアされる。4個の参照画素が
揃うと、ROM7の前段のゲート回路6をオーブンにし
5参照画素値と論理演算モードとをROM7へ入力する
。ROM7は第4図に示す変換画素すの値を出力する。Next, by inputting +xk+yL into memory 4, akL corresponding to (Xm, 3',) and memory 4
Since the coordinate value input to indicates the upper left pixel among the four reference pixels, pixel a shifted by one in the X direction
k (L. 3., and the pixel a (k
. 1. , pixel a (kill < LSll) shifted by one in the x and The gate circuit 6 is turned on and the reference pixel value and logical operation mode are input to the ROM 7.The ROM 7 outputs the value of the converted pixel shown in FIG.
以上の動作は、マイクロプログラム制御を介在すること
なく、ROMへのアクセス動作の組合せによって実現さ
れる。このため、従来のマイクロプログラム制御による
画面変換処理に比べて高速に処理を実現できる。また、
各種ROMの内容を変更することにより、変換モードや
アルゴリズムの変更追加に柔軟に対処可能で、従来のワ
イヤードロジック方式のように大幅なハード改造は必要
ない。The above operations are realized by a combination of ROM access operations without microprogram control. Therefore, processing can be realized faster than screen conversion processing using conventional microprogram control. Also,
By changing the contents of various ROMs, it is possible to flexibly deal with changes and additions to conversion modes and algorithms, and there is no need for major hardware modifications unlike conventional wired logic systems.
以上説明したように2本発明によれば1画面変換処理に
リードオンリーメモリ (ROM)等のメモリを用いる
ことにより2画面変換処理の高速化。As explained above, according to the present invention, the speed of the two-screen conversion process is increased by using a memory such as a read-only memory (ROM) for the one-screen conversion process.
変換アルゴリズムの変更に対する柔軟化が可能になり9
画面変換装置の有効利用ができる大きな利点がある。Enables flexibility in changing conversion algorithms9
There is a great advantage that the screen conversion device can be used effectively.
第1図は本発明の一実施例構成ブロック図、第2図は画
面変換の説明図、第3図は本発明による画面変換の説明
図、第4図は変換論理演算の例を説明するための図であ
る。
1.2・・・入力参照画素位置決定用ROM、3・・・
論理演算モード出力用ROM、4・・・メモリ、5−1
〜5−4・・・レジスタ、6・・・ゲート回路、7・・
・変換画素出力用ROM、A・・・変換前の画面、B・
・・変換後の画面。
特許出願人 日本電信電話株式会社代理人弁理士
森 1) 寛
岑全θplの一実釉例構へフ”口・、7図第1図Fig. 1 is a block diagram of the configuration of an embodiment of the present invention, Fig. 2 is an explanatory diagram of screen conversion, Fig. 3 is an explanatory diagram of screen conversion according to the present invention, and Fig. 4 is for explaining an example of conversion logical operation. This is a diagram. 1.2... ROM for determining input reference pixel position, 3...
ROM for logic operation mode output, 4...Memory, 5-1
~5-4...Register, 6...Gate circuit, 7...
・ROM for converted pixel output, A...Screen before conversion, B.
・Screen after conversion. Patent applicant: Nippon Telegraph and Telephone Corporation, patent attorney
Mori 1) An example of a single glaze of Kanji Zen θPL, Fig. 7, Fig. 1
Claims (1)
変換を行う画面変換装置において、変換後の画面の画素
位置と画面変換比率とを与えることにより、被変換画面
の複数の画素位置を出力する第1のメモリと、 変換後の画面の画素位置と画面変換比率とを与えること
により、論理演算モードを出力する第2のメモリと、 被変換画面の複数の画素値と論理演算モードとを与える
ことにより、変換後の画面の画素値を出力する第3のメ
モリとを有し、 変換後の画面の画素位置と画面変換比率とを前記第1の
メモリと前記第2のメモリに与えて、被変換画面の複数
の画素位置と論理演算モードとを読出し、該入力画面の
複数の画素位置に対応する複数の画素値と該論理演算モ
ードとを前記第3のメモリに与えて、該変換後の画面の
画素値を出力することにより、画面変換処理を行うよう
にしたことを特徴とする画面変換処理方式。[Claims] In a screen conversion device that performs screen conversion by providing original image data and a screen conversion ratio, by providing pixel positions and screen conversion ratios of the converted screen, multiple images of the converted screen can be converted. A first memory that outputs a pixel position; a second memory that outputs a logical operation mode by giving the pixel position of the screen after conversion and a screen conversion ratio; and a third memory that outputs pixel values of the screen after conversion by giving a calculation mode, and the pixel positions of the screen after conversion and the screen conversion ratio are stored in the first memory and the second reading out the plurality of pixel positions and the logical operation mode of the screen to be converted, and providing the plurality of pixel values corresponding to the plurality of pixel positions of the input screen and the logical operation mode to the third memory; A screen conversion processing method characterized in that the screen conversion process is performed by outputting the pixel values of the screen after the conversion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60106552A JPS61264482A (en) | 1985-05-18 | 1985-05-18 | Picture converting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60106552A JPS61264482A (en) | 1985-05-18 | 1985-05-18 | Picture converting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61264482A true JPS61264482A (en) | 1986-11-22 |
Family
ID=14436506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60106552A Pending JPS61264482A (en) | 1985-05-18 | 1985-05-18 | Picture converting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61264482A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6448177A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Fast coordinate transformation system |
JPH03252778A (en) * | 1990-01-05 | 1991-11-12 | Internatl Business Mach Corp <Ibm> | Processing of indicating image |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123055A (en) * | 1980-03-03 | 1981-09-26 | Ricoh Co Ltd | Picture processing method |
JPS5935270A (en) * | 1982-08-21 | 1984-02-25 | Konishiroku Photo Ind Co Ltd | Picture element density converter |
JPS5966261A (en) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | Density converter of binary picture |
-
1985
- 1985-05-18 JP JP60106552A patent/JPS61264482A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123055A (en) * | 1980-03-03 | 1981-09-26 | Ricoh Co Ltd | Picture processing method |
JPS5935270A (en) * | 1982-08-21 | 1984-02-25 | Konishiroku Photo Ind Co Ltd | Picture element density converter |
JPS5966261A (en) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | Density converter of binary picture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6448177A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Fast coordinate transformation system |
JPH03252778A (en) * | 1990-01-05 | 1991-11-12 | Internatl Business Mach Corp <Ibm> | Processing of indicating image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0553549B1 (en) | Architecture for transferring pixel streams | |
US4823281A (en) | Color graphic processor for performing logical operations | |
US5162784A (en) | Graphics data processing apparatus with draw and advance operation | |
US5530797A (en) | Workstation for simultaneously displaying overlapped windows using a priority control register | |
JPH0347514B2 (en) | ||
US5956517A (en) | Data driven information processor | |
US4999808A (en) | Dual byte order data processor | |
JPS61264482A (en) | Picture converting system | |
JPS60262253A (en) | Memory data processing circuit | |
EP0201261A2 (en) | Processor for performing logical operations on picture element data bytes | |
JP2530880B2 (en) | Graphic display device | |
JPH07191955A (en) | Data-driven information processor | |
JP2510219B2 (en) | Image processing device | |
JP2769384B2 (en) | Arithmetic control IC and information processing device | |
JPS62242232A (en) | Display device | |
JPH0651751A (en) | Image display device | |
JPH0337728A (en) | Operating system | |
JP2555124B2 (en) | Image processing device | |
JPS61253503A (en) | Sequence controller | |
JPH0468459A (en) | Digital signal processor | |
JPS62165276A (en) | Picture processor | |
JPH0683786A (en) | Parallel processor | |
JPH01287696A (en) | Displaying data control circuit | |
JPH01321542A (en) | Data converting circuit | |
JPH06139376A (en) | Data flow type information processor |