JPS6126331U - ３値論理回路 - Google Patents

３値論理回路

Info

Publication number
JPS6126331U
JPS6126331U JP10993484U JP10993484U JPS6126331U JP S6126331 U JPS6126331 U JP S6126331U JP 10993484 U JP10993484 U JP 10993484U JP 10993484 U JP10993484 U JP 10993484U JP S6126331 U JPS6126331 U JP S6126331U
Authority
JP
Japan
Prior art keywords
transistor
emitter
base
transistors
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10993484U
Other languages
English (en)
Other versions
JPH026684Y2 (ja
Inventor
敏裕 金松
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP10993484U priority Critical patent/JPS6126331U/ja
Publication of JPS6126331U publication Critical patent/JPS6126331U/ja
Application granted granted Critical
Publication of JPH026684Y2 publication Critical patent/JPH026684Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の３値論理回路の一実施例を示す回路図
および第２図は従来の３値論理回路の一例を示す回路図
である。 図において、１，２・・・・・・差動増幅器、３・・・
・・・入力端、４，５．６・・・・・・出力端、１１，
〜１４，２１，〜２４・・・・・・トランジスタ、Ｑ，
〜Ｑ．， Ｑ５，〜Ｑ８．１５．２５・・・・・・基準
直流電圧源、１６・・・・・・定電流源、ａ，Ｅエ，Ｅ
２・・・・・・電位、ｂ＊ Ｃ９・・・・・・出力、Ｇ
・・・・・・基準電位、■・・・・・・定電流、Ｒ１，
Ｒ２・・・・・・抵抗、ＶＣＣ・・・・・・電源電圧。

Claims (1)

    【実用新案登録請求の範囲】
  1. 同一導電型トランジスタで構成される第１および第２の
    差動属幅器を備え、前記第１の差動増幅器はベースを入
    力とする第１のトランジスタのエミツタを第２のトラン
    ジスタのベースに接続し、第３のトランジスタのベース
    を第４のトランジスタのエミツタに接続し、該第４のト
    ランジスタのベースを第１の基準直流電圧源に接続し、
    前記第２、第３のトランジスタのエミツタを定電流源に
    共通に接続してなり、前記第２の差動増幅器はベースを
    前記入力とする第５のトランジスタのエミッタを第６の
    トランジスタのベースに接続し、第７のトランジスタの
    ベースを第８のトランジスタのエミツタに接続し、該第
    ８のトランジスタのベーズに第２の基準直流電圧源を接
    続し、前記第６のトランジスタのエミツタを前記第７の
    トランジスタのエミツタに接続してなり、且つ前記第７
    のトランジスタのエミツタを前記第２のトランジスタの
    コレクタに接続し、前記第１、第４、第５、第８のトラ
    ンジスタの各コレクタを基準電位に接続し、前記第３、
    第６、第７のトランジスタのコレクタをそれぞれ第１、
    第２、第３の出力とすることを特徴とする３値論理回路
    。
JP10993484U 1984-07-20 1984-07-20 ３値論理回路 Granted JPS6126331U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10993484U JPS6126331U (ja) 1984-07-20 1984-07-20 ３値論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10993484U JPS6126331U (ja) 1984-07-20 1984-07-20 ３値論理回路

Publications (2)

Publication Number Publication Date
JPS6126331U true JPS6126331U (ja) 1986-02-17
JPH026684Y2 JPH026684Y2 (ja) 1990-02-19

Family

ID=30669067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10993484U Granted JPS6126331U (ja) 1984-07-20 1984-07-20 ３値論理回路

Country Status (1)

Country Link
JP (1) JPS6126331U (ja)

Also Published As

Publication number Publication date
JPH026684Y2 (ja) 1990-02-19

Similar Documents

Publication Publication Date Title
JPS6126331U (ja) ３値論理回路
JPS5963714U (ja) 定電流回路
JPS5967018U (ja) バイアス回路
JPS611913U (ja) 電圧フオロア回路
JPS60184156U (ja) 掛算回路
JPS6126322U (ja) 信号分配回路
JPS6133520U (ja) 差動増幅回路
JPS6387912U (ja)
JPS62146311U (ja)
JPS62158933U (ja)
JPS606330U (ja) 差動増幅器
JPS5890749U (ja) 波形整形回路
JPS6053065U (ja) 電圧比較回路
JPS60652U (ja) 最高電圧選択回路
JPS60121318U (ja) 周波数変換回路
JPS6190310U (ja)
JPS5925814U (ja) 低周波増幅回路
JPS6079820U (ja) 電流ミラ−回路
JPS6123714U (ja) バイアス回路
JPS6017018U (ja) Ｉｃ回路
JPS606345U (ja) パルス発生回路
JPS60153016U (ja) 電圧電流変換回路
JPS58129751U (ja) 電流モ−ド論理回路
JPS611930U (ja) Ｅｃｌ回路
JPS5857109U (ja) 電荷転送素子のドライブ回路