JPS61251311A - Impedance converting circuit - Google Patents

Impedance converting circuit

Info

Publication number
JPS61251311A
JPS61251311A JP9292285A JP9292285A JPS61251311A JP S61251311 A JPS61251311 A JP S61251311A JP 9292285 A JP9292285 A JP 9292285A JP 9292285 A JP9292285 A JP 9292285A JP S61251311 A JPS61251311 A JP S61251311A
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
input terminal
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9292285A
Other languages
Japanese (ja)
Inventor
Kazuo Yamagiwa
山極 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9292285A priority Critical patent/JPS61251311A/en
Publication of JPS61251311A publication Critical patent/JPS61251311A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To obtain the K-multiple equivalent impedance of an impedance element by feeding back negatively a current flowing to the impedance element to a current converting circuit converting the current into a prescribed ratio (1/K). CONSTITUTION:An input voltage eIN from input terminals 1A, 1B is fed to a buffer circuit 3 being a voltage followr circuit via an adder circuit 2. The output of the buffer circuit 3 is fed to a current converting circuit 5 via the impedance element 4 having an impedance Z1. Thus, the current i1 flowing through the impedance element 4 is converted into 1/K (current i0) from the current converting circuit 5 and outputted. Thus, the equivalent impedance between the input terminals 1A, 1B is KZ1.

Description

【発明の詳細な説明】 A、産業上の利用分野 この発明は、IC回路の構成として好適なインピーダン
ス変換回路に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application This invention relates to an impedance conversion circuit suitable as a configuration of an IC circuit.

B0発明の概要 この発明は、入力信号が電圧ホロワ回路を介してインピ
ーダンス素子の両端に加わることにより、このインピー
ダンス素子に流れる電流を所定の比(1/K)で大きさ
を変換して、帰還することにより、インピーダンス素子
の固定のインピーダンスz1について、K−Zlの等価
インピーダンスを形成するようにしたものである。
B0 Summary of the Invention This invention converts the magnitude of the current flowing through the impedance element by a predetermined ratio (1/K) by applying an input signal to both ends of the impedance element via a voltage follower circuit, and returns the current to the impedance element. By doing so, an equivalent impedance of K-Zl is formed for the fixed impedance z1 of the impedance element.

C1従来の技術 モノリシックICにおいて、半導体基板上にトランジス
タ、抵抗、小容量コンデンサ、配線パターン等を作り込
むことは、良く知られている。技術的にインダクタ成分
や、大容量のコンデンサを形成することが困難であり、
必要な場合には、引き出し端子を設けてパッケージの外
側に接続していた。
C1 Prior Art In monolithic ICs, it is well known to fabricate transistors, resistors, small capacitors, wiring patterns, etc. on a semiconductor substrate. It is technically difficult to form inductor components and large capacitance capacitors,
When necessary, lead-out terminals were provided and connected to the outside of the package.

D0発明が解決しようとする問題点 従来のICでは、大容量コンデンサが必要な時には、外
付けを行うために、端子ピンの増加によるコストの上昇
の問題が生じた。
D0 Problems to be Solved by the Invention In conventional ICs, when a large capacitance capacitor is required, it is attached externally, resulting in an increase in cost due to an increase in the number of terminal pins.

また、IC内の抵抗が有する大きな温度特性と絶対値の
バラツキのために、IC内蔵の時定数回路或いはIC内
蔵のフィルタ回路を構成する場合に、カットオフ特性等
の特性のバラツキ、温度特性の安定度等の問題が生じた
In addition, due to the large temperature characteristics and variations in absolute values of the resistance within the IC, when configuring a time constant circuit built into the IC or a filter circuit built into the IC, variations in characteristics such as cut-off characteristics, and variations in temperature characteristics may occur. Problems such as stability arose.

従って、この発明の目的は、インピーダンス素子の固定
の値Z1をに倍した等価インピーダンスを形成でき、I
C内に大容量を容易に形成することができるインピーダ
ンス変換回路を提供することにある。
Therefore, an object of the present invention is to be able to form an equivalent impedance that is the fixed value Z1 of the impedance element multiplied by
An object of the present invention is to provide an impedance conversion circuit that can easily form a large capacitance in a C.

この発明の他の目的は、係数Kに緒特性をもたせること
で、rc内の素子の温度特性の影響等をキャンセルでき
るインピーダンス変換回路を提供することにある。
Another object of the present invention is to provide an impedance conversion circuit that can cancel the influence of the temperature characteristics of the elements in the rc by giving the coefficient K a characteristic.

この発明の更に他の目的は、係数Kを可変することによ
り、カットオフ周波数が可変のフィルタを構成すること
ができるインピーダンス変換回路を提供することにある
Still another object of the present invention is to provide an impedance conversion circuit that can configure a filter with a variable cutoff frequency by varying the coefficient K.

E0問題点を解決するための手段 この発明の1端接地型の構成は、第1の入力端子IA及
び第2の入力端子IBと、 第1の入力端子IAに接続された信号加算点2と、 第1の入力端子IA及び第2の入力端子IBに供給され
る入力信号が電圧ホロワ回路3を介してその両端に供給
されるインピーダンス素子4と、インピーダンス素子4
に流れる電流i、を所定の比で出力電流10に変換し、
出力電流10を信号加算点2に帰還する電流変換回路5
とを備えたことを特徴とするインピーダンス変換回路で
ある。
Means for Solving the E0 Problem The one-end grounded configuration of the present invention has a first input terminal IA, a second input terminal IB, and a signal addition point 2 connected to the first input terminal IA. , an impedance element 4 to which an input signal supplied to the first input terminal IA and the second input terminal IB is supplied via the voltage follower circuit 3;
Convert the current i flowing into the output current 10 at a predetermined ratio,
A current conversion circuit 5 that feeds back the output current 10 to the signal addition point 2
An impedance conversion circuit characterized by comprising:

この発明の2端子フローテイング型の構成は、第1の入
力端子1及び第2の入力端子1)と、第1の入力端子l
及び第2の入力端子1)の各々に接続された信号加算点
2.12と、第1の入力端子1及び第2の入力端子1)
に供給される入力信号が電圧ホロワ回路3,13を介し
てその両端に供給されるインピーダンス素子4と、 インピーダンス素子4に流れる電流i、を所定の比で出
力電流10に変換し、出力電流i6を信号加算点2,1
2の夫々に帰還する電流変換回路4と を備えたことを特徴とするインピーダンス変換回路であ
る。
The two-terminal floating type configuration of the present invention has a first input terminal 1 and a second input terminal 1), and a first input terminal l.
and a signal summing point 2.12 connected to each of the first input terminal 1 and the second input terminal 1).
The input signal supplied to the impedance element 4 is supplied to both ends thereof via the voltage follower circuits 3 and 13, and the current i flowing through the impedance element 4 is converted into an output current 10 at a predetermined ratio, and an output current i6 signal addition point 2,1
This impedance conversion circuit is characterized in that it includes a current conversion circuit 4 that feeds back to each of the impedance conversion circuits 2 and 2.

F1作用 インピーダンス素子4に流れる電流1)と出力電流10
とが(io = it /K)の関係に変換されること
により、入力端子から見た等価インピーダンスZ2をK
Z、とすることができる。従って、電流変換回路におけ
る電流変換比Kにより、IC内では、形成できないほど
に大きい容量を形成でき、また、この変換比kにより、
可変インピーダンスを形成でき、更に、変換比Kにより
、周波数特性が可変のフィルタを実現することができる
Current 1) flowing through F1 working impedance element 4 and output current 10
By converting into the relationship (io = it /K), the equivalent impedance Z2 seen from the input terminal can be expressed as K
It can be Z. Therefore, the current conversion ratio K in the current conversion circuit allows a capacitance so large that it cannot be formed in an IC to be formed, and this conversion ratio k allows
It is possible to form a variable impedance, and further, by using the conversion ratio K, it is possible to realize a filter with variable frequency characteristics.

G、実施例 G1.基本的構成 以下、この発明の基本的構成について説明する。G. Example G1. Basic configuration The basic configuration of this invention will be explained below.

第1図は、一端接地型の構成を示し、入力端子IA及び
接地された入力端子IBに入力電圧elNが供給される
。入力端子IAが加算回路2の一方の入力端子に接続さ
れる。加算回路2は、電流を加算する構成とされ、加算
回路2の出力信号が利得lのバッファ回路3に供給され
る。バッファ3は、入力インピーダンスが略無限大の電
圧ホロワ型の構成とされ、バッファ回路3の出力端子と
電流変換回路5との間に固定のインピーダンス素子4が
接続されている。電流変換回路5は、入力インピーダン
スZinが略Oで、その出力インピーダンスZoutが
略無限大のものである。
FIG. 1 shows a configuration of one end grounded type, in which an input voltage elN is supplied to an input terminal IA and a grounded input terminal IB. Input terminal IA is connected to one input terminal of adder circuit 2 . The adder circuit 2 is configured to add currents, and the output signal of the adder circuit 2 is supplied to a buffer circuit 3 with a gain of l. The buffer 3 has a voltage follower type configuration with substantially infinite input impedance, and a fixed impedance element 4 is connected between the output terminal of the buffer circuit 3 and the current conversion circuit 5. The current conversion circuit 5 has an input impedance Zin of approximately O and an output impedance Zout of approximately infinity.

インピーダンス素子4の値をZ、とすると、このインピ
ーダンス素子4を流れる電流i、は、e1N/Z、=1
)     ・・・・■となる。この電流1)が電流変
換回路5に供給され、電流変換回路5から、 to =i+ /K      ・・・・■のように、
1/に倍された出力電流が発生する。従って、第1図に
示す回路構成の入力端子IA及び18間の等価インピー
ダンスZ、は、Zt=eIN/10=KZ、   ・・
・■となる。この0式から分かるように、この発明によ
れば、インピーダンス素子4の固定の値ZIを電流変換
回路5の変換比Kに応じて増大することができる。
If the value of the impedance element 4 is Z, the current i flowing through this impedance element 4 is e1N/Z, = 1
)...■. This current 1) is supplied to the current conversion circuit 5, and from the current conversion circuit 5, to = i + /K...■,
An output current multiplied by 1/1 is generated. Therefore, the equivalent impedance Z between the input terminals IA and 18 of the circuit configuration shown in FIG. 1 is Zt=eIN/10=KZ, ・・
・It becomes ■. As can be seen from equation 0, according to the present invention, the fixed value ZI of the impedance element 4 can be increased in accordance with the conversion ratio K of the current conversion circuit 5.

第2図は、この発明の基本的構成の他の例即ち、入力端
子1及び入力端子1)の何れもが接地されてない2端子
フローテイング型の構成を示す。一方の入力端子1が加
算回路2の一方の入力端子と接続され、加算回路2の出
力端子がバッファ回路3の入力端子に接続される。他方
の入力端子1)が同様に、加算回路12の一方の入力端
子と接続され、加算回路12の出力端子がバッファ回路
13の入力端子と接続される。
FIG. 2 shows another example of the basic configuration of the present invention, that is, a two-terminal floating type configuration in which neither input terminal 1 nor input terminal 1) is grounded. One input terminal 1 is connected to one input terminal of an adder circuit 2, and an output terminal of the adder circuit 2 is connected to an input terminal of a buffer circuit 3. The other input terminal 1) is similarly connected to one input terminal of the adder circuit 12, and the output terminal of the adder circuit 12 is connected to the input terminal of the buffer circuit 13.

バッファ回路3の出力端子とバッファ13の出力端子と
の間に、固定のインピーダンス素子4が挿入される。バ
ッファ3及び13の入力インピーダンスは、略無限大で
あり、入力端子1及び1)の間に、入力端子eINが加
わる時に、インピーダンス素子4には、前述の0式の電
流1)が流れる。
A fixed impedance element 4 is inserted between the output terminal of the buffer circuit 3 and the output terminal of the buffer 13. The input impedances of the buffers 3 and 13 are approximately infinite, and when the input terminal eIN is applied between the input terminals 1 and 1), the current 1) of the above-mentioned equation 0 flows through the impedance element 4.

このインピーダンス素子4に流れる電流1)が電流変換
回路5により、0式で示す電流1)に変換される。電流
変換回路5は、出力インピーダンスが略無限大のもので
、電流10が加算回路2及び加算回路12の各々に供給
される。この第2図に示す2端子フローテイング型の回
路の入力端子1及び1)から見た等価インピーダンスz
2は、前述の0式と同様に、KZ、となる。
A current 1) flowing through this impedance element 4 is converted by a current conversion circuit 5 into a current 1) shown by equation 0. The current conversion circuit 5 has a substantially infinite output impedance, and a current 10 is supplied to each of the adder circuit 2 and the adder circuit 12. Equivalent impedance z seen from input terminals 1 and 1) of the two-terminal floating type circuit shown in Fig. 2
2 becomes KZ, similar to the above-mentioned equation 0.

上述のように、固定インピーダンスZ1に対して等価イ
ンピーダンスZzを用いた回路構成は、次のような特徴
を有する。
As described above, the circuit configuration using the equivalent impedance Zz for the fixed impedance Z1 has the following characteristics.

第1に、電流変換回路5により、Kを変化させることに
より、インピーダンスを可変することができる。従って
、カットオフ周波数が可変のフィルタ等を実現できる。
First, by changing K using the current conversion circuit 5, the impedance can be varied. Therefore, it is possible to realize a filter with a variable cutoff frequency.

第2に、等価インピーダンスz2に任意の温度特性、バ
ラツキ変動を付加したり、等価インピーダンスZ2に接
続する素子の温度特性、変動等をキャンセルできるよう
に、Kを決めることができる。
Second, K can be determined so that arbitrary temperature characteristics and fluctuations can be added to the equivalent impedance Z2, and temperature characteristics and fluctuations of elements connected to the equivalent impedance Z2 can be canceled.

第3に、IC回路に内蔵された容量の値は、面積の点か
ら大きさの制限を受ける。しかし、この発明では、Z、
をIC回路に内蔵さた容量とした時に、K倍の大きさの
容量を実現することができる。
Thirdly, the value of the capacitance built into an IC circuit is limited in terms of area. However, in this invention, Z,
When the capacitance is built into an IC circuit, a capacitance K times larger can be achieved.

以上のこの発明の特長は、以下に説明する実施例からよ
り一層容易に理解できよう。
The above features of the present invention can be more easily understood from the examples described below.

G2.2端子フローテイング型の容量変換回路第3図は
、この発明の2端子フローテイング形の容量変換回路の
一実施例の構成を示し、21及び22で示すトランジス
タの互いのエミッタ間にコンデンサ20が接続される。
G2. Two-terminal floating type capacitance conversion circuit FIG. 3 shows the configuration of an embodiment of the two-terminal floating type capacitance conversion circuit of the present invention, in which a capacitor is connected between the emitters of transistors 21 and 22. 20 are connected.

トランジスタ21及びトランジスタ22の夫々のベース
が入力端子31及び32として導出されている。このト
ランジスタ21.22は、電圧ホロワ形の構成で、第2
図におけるバッファ回路3,13と対応する。
The bases of transistor 21 and transistor 22 are led out as input terminals 31 and 32, respectively. The transistors 21 and 22 have a voltage follower type configuration, and the second
This corresponds to buffer circuits 3 and 13 in the figure.

コンデンサ20がインピーダンス素子4と対応する。Capacitor 20 corresponds to impedance element 4 .

また、トランジスタ21のエミツタ及びトランジスタ2
2のエミッタの夫々に定電流源が接続されている。トラ
ンジスタ21のエミッタ及び接地間には、トランジスタ
25からなる定電流源が接続される。トランジスタ22
のエミッタには、トランジスタ26からなる定電流源が
接続される。
Also, the emitter of the transistor 21 and the transistor 2
A constant current source is connected to each of the two emitters. A constant current source consisting of a transistor 25 is connected between the emitter of the transistor 21 and ground. transistor 22
A constant current source consisting of a transistor 26 is connected to the emitter of the transistor 26 .

トランジスタ25及びトランジスタ260ベースエミッ
タ間には、定電流源28により、定電流Iが供給される
ダイオード28が挿入されている。
A diode 28 to which a constant current I is supplied from a constant current source 28 is inserted between the base emitter of the transistor 25 and the transistor 260.

これらのトランジスタ21及び22の各エミッタには、
定電流■が流れる。
At each emitter of these transistors 21 and 22,
A constant current ■ flows.

トランジスタ21のコレクタがトランジスタ29のコレ
クタ・エミッタ間を介して電源端子34に接続され、ト
ランジスタ22のコレクタがトランジスタ30のコレク
タ・エミッタ間を介して電源端子34に接続される。電
源端子34には、Vccの電源電圧が供給されている。
The collector of the transistor 21 is connected to the power supply terminal 34 through the collector and emitter of the transistor 29, and the collector of the transistor 22 is connected to the power supply terminal 34 through the collector and emitter of the transistor 30. The power supply terminal 34 is supplied with a power supply voltage of Vcc.

トランジスタ29及びトランジスタ30のベースには、
共通に直流電圧源33が接続されている。
At the bases of the transistor 29 and the transistor 30,
A DC voltage source 33 is connected in common.

トランジスタ21のコレクタとトランジスタ29のエミ
ッタとの接読点がトランジスタ23のベースに接続され
、トランジスタ22のコレクタとトランジスタ30のエ
ミッタとの接続点がトランジスタ24のベースと接続さ
れている。これらのトランジスタ23及び24の互いの
エミッタが共通接続され、このエミッタ共通接続点がト
ランジスタ36のコレクタと接続されている。
A connection point between the collector of transistor 21 and the emitter of transistor 29 is connected to the base of transistor 23, and a connection point between the collector of transistor 22 and the emitter of transistor 30 is connected to the base of transistor 24. The emitters of these transistors 23 and 24 are commonly connected, and this emitter common connection point is connected to the collector of a transistor 36.

トランジスタ36とトランジスタ35とトランジスタ3
7とは、ベースが互いに共通に接続され、これらのトラ
ンジスタのベース・エミッタ間に共通にダイオード39
が挿入されている。ダイオード39に定電流源38によ
り、定電流I0が供給される。これらのトランジスタタ
35,37は、定電流I0の定電流源を夫々構成し、ト
ランジスタ36が定電流2■。の定電流源を構成してい
る。
Transistor 36, transistor 35 and transistor 3
7, the bases are commonly connected to each other, and a diode 39 is commonly connected between the base and emitter of these transistors.
is inserted. A constant current I0 is supplied to the diode 39 by a constant current source 38. These transistors 35 and 37 each constitute a constant current source with a constant current I0, and the transistor 36 has a constant current 2. This constitutes a constant current source.

電源端子34とPNP )ランジスタ40のエミッタと
が接続され、トランジスタ40のコレクタがダイオード
直列接続44を介して■。の定電流源を構成するトラン
ジスタ35のコレクタに接続される。同様に、電源端子
34とPNP )ランジスタ41のエミッタとが接続さ
れ、トランジスタ41のコレクタがダイオード直列接続
45を介して■。の定電流源を構成するトランジスタ3
7のコレクタに接続される。
The power supply terminal 34 and the emitter of a PNP transistor 40 are connected, and the collector of the transistor 40 is connected via a diode series connection 44. It is connected to the collector of a transistor 35 constituting a constant current source. Similarly, the power supply terminal 34 and the emitter of a PNP transistor 41 are connected, and the collector of the transistor 41 is connected via a diode series connection 45. Transistor 3 constituting a constant current source of
7 collector.

PNPトランジスタ40及び41のベース・エミッタ間
には、定電流源43により、2Ioの定電流が供給され
るダイオード42が共通に挿入されている。これらのト
ランジスタ40及び41の夫々が定電流2■。の定電流
源を構成する。ダイオード直列接続44とトランジスタ
35のコレクタとの接続点がトランジスタ21のベース
に接続される。ダイオード直列接続45とトランジスタ
37のコレクタとの接続点がトランジスタ22のベース
に接続される。
A diode 42 to which a constant current of 2Io is supplied by a constant current source 43 is commonly inserted between the base and emitter of the PNP transistors 40 and 41. Each of these transistors 40 and 41 has a constant current of 2. Configure a constant current source. A connection point between the diode series connection 44 and the collector of the transistor 35 is connected to the base of the transistor 21. A connection point between the diode series connection 45 and the collector of the transistor 37 is connected to the base of the transistor 22.

トランジスタ23.24.40.41は、第2図におけ
る電流変換回路5と対応する構成である。
The transistors 23, 24, 40, 41 have a configuration corresponding to the current conversion circuit 5 in FIG.

つまり、コンデンサ20を流れる電流1.が電流1、に
変換されて、入力端子31及び32の夫々に帰還される
That is, the current flowing through the capacitor 20 is 1. is converted into a current 1, which is fed back to input terminals 31 and 32, respectively.

上述のこの発明の一実施例において、入力端子31及び
32に供給される入力電圧eIIlとした時、この入力
端子31及び32間の等価インピーダンス2!は、下記
のようにして求められる。
In the embodiment of the present invention described above, when the input voltage eIIl supplied to the input terminals 31 and 32 is, the equivalent impedance between the input terminals 31 and 32 is 2! is obtained as follows.

まず、コンデンサ20のインピーダンスは、1/Z+−
C3 となる、従って、コンデンサ20に流れる電流1)は、 il  =C5−e+N となる。例えば入力端子31の電位が入力端子32の電
位より高い時には、トランジスタ21のコレクタ電流が
第3図に示すように、N+t+)となり、トランジスタ
22のコレクタ電流が(1)+)となり、コンデンサ2
0には、電流i。
First, the impedance of the capacitor 20 is 1/Z+-
C3, and therefore the current 1) flowing through the capacitor 20 is il = C5-e+N. For example, when the potential of the input terminal 31 is higher than the potential of the input terminal 32, the collector current of the transistor 21 becomes N+t+), as shown in FIG.
At 0, the current i.

が流れる。この場合、トランジスタ23のコレクタには
、(■。−10)、の電流が流れ、トランジスタ24の
コレクタには、(■。+to)のt流が流れる。
flows. In this case, a current of (■.-10) flows through the collector of the transistor 23, and a t current of (■.+to) flows through the collector of the transistor 24.

トランジスタ29のベース・エミッタ間電圧及びトラン
ジスタ23のベース・エミッタ間電圧の和とトランジス
タ30のベース・エミッタ間電圧。
The sum of the base-emitter voltage of transistor 29 and the base-emitter voltage of transistor 23 and the base-emitter voltage of transistor 30.

及びトランジスタ24のベース・エミッタ間電圧の和と
が等しい関係から、信号電流10とi、との関係は、 i、= (I。/I)  ・1I (Io/I)=にとおくと、等価インピーダンスz2は
、 Zz =e+N/10=K ・ (1/C3)となる・
従って、定電流IとIoとの比Kによって、K倍に増大
された容量を形成することができる。例えば定電流■。
Since the sum of the base-emitter voltages of the transistor 24 and the sum of the voltages between the base and emitter of the transistor 24 are equal, the relationship between the signal current 10 and i is as follows. The equivalent impedance z2 is Zz = e + N/10 = K (1/C3).
Therefore, a capacitance increased by K times can be formed by the ratio K of the constant current I and Io. For example, constant current ■.

を定電流■の10倍とすれば、10倍の容量を形成でき
る。また、Kにより、容量が可変する可変容量回路を構
成することができる。
If it is made 10 times the constant current ■, a capacity 10 times larger can be formed. Furthermore, K allows a variable capacitance circuit whose capacitance is variable to be configured.

G3.抵抗変換回路 第4図は、この発明を適用することにより、構成された
2端子フローテイング形の抵抗変換回路の構成を示す。
G3. Resistance conversion circuit FIG. 4 shows the configuration of a two-terminal floating type resistance conversion circuit constructed by applying the present invention.

前述のコンデンサ20の代わりに、抵抗61をトランジ
スタ21のエミッタ及びトランジスタ22のエミッタ間
に接続するようにしたものである。その他の構成は、第
3図と同様である。
In place of the capacitor 20 described above, a resistor 61 is connected between the emitter of the transistor 21 and the emitter of the transistor 22. The other configurations are the same as in FIG. 3.

第4図の構成において、抵抗61の値をRとすると、入
力端子31及び入力端子32間の等価抵抗RIMは、 RIN=(I/I。)・R−K −R となる。従って、電流比Kに応じて可変される抵抗を形
成できる。
In the configuration shown in FIG. 4, when the value of the resistor 61 is R, the equivalent resistance RIM between the input terminal 31 and the input terminal 32 is RIN=(I/I.)·R−K−R. Therefore, a resistance that is variable depending on the current ratio K can be formed.

G4.温度特性及びバラツキ補償 第5図に示すように、第3図に示す構成の可変容量成分
である等価インピーダンス2!と抵抗Rとにより、バイ
パスフィルタを構成することができる。ここで、抵抗R
7!l<IC内の抵抗であって、温度特性、絶対値のバ
ラツキ等により、R(1+Δ)に変動する場合を検討す
る。
G4. Temperature Characteristics and Variation Compensation As shown in FIG. 5, the equivalent impedance, which is the variable capacitance component of the configuration shown in FIG. 3, is 2! and the resistor R can constitute a bypass filter. Here, resistance R
7! Consider the case where l<resistance within the IC and it varies to R(1+Δ) due to temperature characteristics, variations in absolute value, etc.

この発明における電流変換比Kに、K(1+Δ)となる
ような特性を持たせると、このバイパスフィルタの伝達
関数(e0/e、M)は、の関係から、 1 +CR3 となる。上式から明らかなように、伝達関数は、IC内
の抵抗Rの絶対値のバラツキ、温度による変動の影響を
受けない。
When the current conversion ratio K in this invention has a characteristic such that K(1+Δ), the transfer function (e0/e, M) of this bypass filter becomes 1 +CR3 from the relationship. As is clear from the above equation, the transfer function is not affected by variations in the absolute value of the resistance R within the IC or by variations due to temperature.

電流比KにK(L+Δ)の特性を持たせるには、A及び
Bの夫々を定数とした時に、 I−A/R(外部抵抗) 16 =B/R(内部抵抗) とすれば良い。つまり、R(外部抵抗)は、殆ど温度に
よる変動を生ぜず、絶対値のバラツキを持たないように
できる。R(内部抵抗)を第4図におけるIC内の抵抗
Rと同様のバラツキ、温度変動を持つ値とすれば良い。
In order to give the current ratio K the characteristic of K(L+Δ), it is sufficient to set I-A/R (external resistance) 16 =B/R (internal resistance) when each of A and B is a constant. In other words, R (external resistance) hardly changes due to temperature and can be made to have no variation in absolute value. R (internal resistance) may be set to a value having the same variations and temperature fluctuations as the resistance R inside the IC in FIG.

一般に、同一半導体基板上の抵抗のバラツキは、同一の
傾向となる。
Generally, variations in resistance on the same semiconductor substrate have the same tendency.

また、第5図に示すバイパスフィルタにおいて、抵抗R
をIC外部の安定な抵抗とする時は、電流■及び■。を
共に、外部抵抗で決めて、比Kを安定とする方法と、電
流I及びtoを共に、内部抵抗で決めて、比Kを安定と
する方法との何れかを用いることができる。
Furthermore, in the bypass filter shown in FIG.
When is a stable resistance outside the IC, the currents ■ and ■. It is possible to use either a method in which the ratio K is stabilized by determining both of them using external resistances, or a method in which both the currents I and to are determined by internal resistances and the ratio K is stabilized.

第4図に示す抵抗変換回路に関しても、■を内部抵抗で
決め、■。を外部抵抗で決めることにより、IC内の温
度特性、値のバラツキ等の影響を受けない等価抵抗RI
Mを形成できる。
Regarding the resistance conversion circuit shown in Fig. 4, ■ is determined by the internal resistance, and ■. By determining RI using an external resistance, the equivalent resistance RI is unaffected by temperature characteristics inside the IC, variations in values, etc.
M can be formed.

G5.バイパスフィルタ 第6図は、この発明により構成された一端接地形のバイ
パスフィルタの一例を示す。トランジスタ21のベース
と接続された入力端子31に入力電圧源51が接続され
る。トランジスタ22のベースは、抵抗50を介して接
地されると共に、トランジスタ22のベースと電源端子
34間に、抵抗49及びダイオード直列接続45の直列
回路が挿入されている。また、・トランジスタ22のベ
ースから出力端子52が導出されている。
G5. Bypass Filter FIG. 6 shows an example of a bypass filter having one end grounded according to the present invention. An input voltage source 51 is connected to an input terminal 31 connected to the base of the transistor 21 . The base of the transistor 22 is grounded via a resistor 50, and a series circuit of a resistor 49 and a diode series connection 45 is inserted between the base of the transistor 22 and the power supply terminal 34. Further, an output terminal 52 is led out from the base of the transistor 22.

トランジスタ21及びトランジスタ22の夫々のコレク
タがトランジスタ29及び30の夫々のコレクタ・エミ
ッタ間を介して電源端子34に接続される。これらのト
ランジスタ29及び30のベースには、共通に電圧源3
3が接続されている。
The collectors of transistors 21 and 22 are connected to a power supply terminal 34 via collectors and emitters of transistors 29 and 30, respectively. A voltage source 3 is commonly connected to the bases of these transistors 29 and 30.
3 is connected.

また、トランジスタ23のコレクタが抵抗49及びダイ
オード直列接続45の接続点と接続され、トランジスタ
24のコレクタが電源端子34と接続される。
Further, the collector of the transistor 23 is connected to the connection point of the resistor 49 and the diode series connection 45, and the collector of the transistor 24 is connected to the power supply terminal 34.

この第6図に示す構成で、トランジスタ21及びトラン
ジスタ22の夫々のエミッタに接続された定電流源によ
り、定電流■が流れ、トランジスタ23及びトランジス
タ24のエミッタ接続点に接続された定電流源により、
定電流■。が流れる。
In the configuration shown in FIG. 6, constant current ■ flows through the constant current sources connected to the emitters of transistors 21 and 22, and constant current ■ flows through the constant current sources connected to the emitter connection points of transistors 23 and 24. ,
Constant current ■. flows.

前述と同様に、(K=I/IO)とすると、トランジス
タ23のコレクタに取り出される電流10により、出力
端子52に発生する出力電圧e。は、eo=io  ・
R (但し、Rは、抵抗49及び抵抗50の並列合成抵抗を
意味する。) また、出力電流10は、 io = (1/K)  ・i。
As before, if (K=I/IO), the output voltage e generated at the output terminal 52 by the current 10 taken out to the collector of the transistor 23. is, eo=io ・
R (However, R means the parallel combined resistance of the resistor 49 and the resistor 50.) Also, the output current 10 is io = (1/K) ·i.

= (C3/K)  ・ (e+5−eo )であるか
ら、出力電圧e0は、 となる。
= (C3/K) · (e+5-eo), so the output voltage e0 is as follows.

G6.電流駆動型ローパスフィルタ 第7図は、この発明により構成された電流駆動型のロー
パスフィルタを示す。
G6. Current-driven low-pass filter FIG. 7 shows a current-driven low-pass filter constructed according to the present invention.

前述の第6図のバイパスフィルタと同様に、トランジス
タ21.22のエミッタ間にコンデンサ20が挿入され
、トランジスタ21.22の各エミッタに1の定電流源
が接続され、トランジスタ21.22の各コレクタと電
源端子34間にトランジスタ29.30が接続され、ト
ランジスタ21.22のコレクタの夫々にトランジスタ
23゜24が接続され、トランジスタ23.24のエミ
ッタ共通接続点に2■。の定電流源が接続されている。
Similar to the above-described bypass filter of FIG. 6, a capacitor 20 is inserted between the emitters of transistors 21 and 22, one constant current source is connected to each emitter of transistors 21 and 22, and one constant current source is connected to each collector of transistors 21 and 22. Transistors 29 and 30 are connected between the terminal and the power supply terminal 34, transistors 23 and 24 are connected to the collectors of transistors 21 and 22, respectively, and 2 is connected to the common connection point of the emitters of transistors 23 and 24. A constant current source is connected.

トランジスタ23のコレクタが電源端子34に接続され
、トランジスタ24のコレクタが抵抗54を介して電源
端子34に接続される。この抵抗54とダイオード直列
接続55と入力電流源53との直列接続が電源端子34
及び接地間に接続されている。ダイオード直列接続55
と入力電流源53との間がトランジスタ21のベースと
接続される。また、トランジスタ21のベースから出力
端子52が導出されている。更に、トランジスタ22の
ベースが直流電圧源56を介して接地される。
The collector of the transistor 23 is connected to the power supply terminal 34, and the collector of the transistor 24 is connected to the power supply terminal 34 via the resistor 54. The series connection of this resistor 54, diode series connection 55, and input current source 53 is connected to the power supply terminal 34.
and ground. Diode series connection 55
and the input current source 53 are connected to the base of the transistor 21. Further, an output terminal 52 is led out from the base of the transistor 21. Furthermore, the base of transistor 22 is grounded via DC voltage source 56 .

上述のローパスフィルタにおいて、トランジスタ24の
コレクタに変換された電流10が取り出される。従って
、出力電圧e0は、抵抗54の値をRとすると、 eo ”R(1)8−t o ) となる。また、出力電流10は、 t6 = (CS/K)  ・e。
In the above-mentioned low-pass filter, the converted current 10 is taken out to the collector of the transistor 24. Therefore, when the value of the resistor 54 is R, the output voltage e0 is eo ''R(1)8-t o ).The output current 10 is t6 = (CS/K) ·e.

となる。becomes.

この第7図に示すローパスフィルタは、第8図に示すロ
ーパスフィルタと等価な構成であり、第8図におけるコ
ンデンサが(C/K)となる。
The low-pass filter shown in FIG. 7 has a configuration equivalent to the low-pass filter shown in FIG. 8, and the capacitor in FIG. 8 is (C/K).

G7.電圧駆動型ローパスフィルタ 入力電圧源51で駆動されるローパスフィルタは、第9
図に示す構成となる。第9図において、60で示す回路
ブロックは、第7図において、破線で囲んで示すトラン
ジスタ21,22,23゜24等からなる接続と同一で
ある。
G7. Voltage-driven low-pass filter The low-pass filter driven by the input voltage source 51 is
The configuration is shown in the figure. In FIG. 9, the circuit block indicated by 60 is the same as the connection consisting of transistors 21, 22, 23, 24, etc. shown surrounded by broken lines in FIG.

入力電圧源51の一端が交流的に接地され、その他端が
抵抗57.ダイオード直列接続58及び定電流源59を
介して接地されている。定電流57とダイオード直列接
続58との接続点が回路ブロック60のトランジスタ2
4のコレクタと接続され、ダイオード直列接続58と定
電流源59との接続点が回路ブロック60のトランジス
タ21のベースと接続されると共に、出力端子52とさ
れる。抵抗57により、入力電圧が入力電流1)、に変
換される。この入力電流inNと回路ブロック60の出
力電流10とが合成される。
One end of the input voltage source 51 is AC grounded, and the other end is connected to a resistor 57. It is grounded via a diode series connection 58 and a constant current source 59. The connection point between the constant current 57 and the diode series connection 58 is the transistor 2 of the circuit block 60.
4, and the connection point between the diode series connection 58 and the constant current source 59 is connected to the base of the transistor 21 of the circuit block 60, and is also used as the output terminal 52. The resistor 57 converts the input voltage into an input current 1). This input current inN and the output current 10 of the circuit block 60 are combined.

この電圧駆動型のローパスフィルタは、第10図に示す
ローパスフィルタと等価な構成であり、第10図におけ
るコンデンサが(C/K)となる。
This voltage-driven low-pass filter has a configuration equivalent to the low-pass filter shown in FIG. 10, and the capacitor in FIG. 10 is (C/K).

H0発明の効果 この発明に依れば、電流変換回路の変換比Kにより、固
定のインピーダンスZ+のに倍のインピーダンスを形成
することができる。従って、IC内に形成できないよう
な大きい容量を実現できる。
H0 Effects of the Invention According to the invention, an impedance twice the fixed impedance Z+ can be formed by the conversion ratio K of the current conversion circuit. Therefore, it is possible to realize a large capacity that cannot be formed within an IC.

また、この発明に依れば、可変インピーダンス素子を実
現することができ、周波数特性が可変のTCフィルタを
実現できる。
Further, according to the present invention, a variable impedance element can be realized, and a TC filter with variable frequency characteristics can be realized.

更に、この発明に依れば、変換比Kに温度特性、バラツ
キ変動を持たせることにより、IC内の温度特性、値の
バラツキの影響をキャンセルすることができる。
Further, according to the present invention, by providing the conversion ratio K with temperature characteristics and variations, it is possible to cancel the effects of variations in temperature characteristics and values within the IC.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一端接地型の基本構成の接続図、第
2図は2端子接地型の基本構成の接続図、第3図はこの
発明により構成された容量変換回路の接続図、第4図は
この発明により構成された抵抗変換回路の接続図、第5
図はこの発明の説明に用いる接続図、第6図はこの発明
により構成されたバイパスフィルタの接続図、第7図及
び第8図はこの発明により構成されたローパスフィルタ
の一例の接続図及び等価回路図、第9図及び第10図は
この発明により構成されたローパスフィルタの他の例の
接続図及び等価回路図である。 図面における主要な符号の説明 IA、IB、1.1):入力端子、2,12:加算回路
、3.13:バソファ回路、4:インピーダンス素子、
5:電流変換回路。 代理人   弁理士 杉 浦 正 知 tL%身fe、譬 第1図 2鳩1フロ一カンフ′里 第2図 第5図     第8図 C支峡1i路 第3図 第4図 第7図 第9図
FIG. 1 is a connection diagram of the basic configuration of the one-terminal grounding type according to the present invention, FIG. 2 is a connection diagram of the basic configuration of the two-terminal grounding type, and FIG. Figure 4 is a connection diagram of a resistance conversion circuit constructed according to the present invention, and Figure 5 is a connection diagram of a resistance conversion circuit constructed according to the present invention.
The figure is a connection diagram used to explain this invention, FIG. 6 is a connection diagram of a bypass filter constructed according to this invention, and FIGS. 7 and 8 are connection diagrams and equivalent equivalents of an example of a low-pass filter constructed according to this invention. The circuit diagrams of FIGS. 9 and 10 are a connection diagram and an equivalent circuit diagram of other examples of the low-pass filter constructed according to the present invention. Explanation of main symbols in the drawings IA, IB, 1.1): Input terminal, 2, 12: Adder circuit, 3.13: Basso circuit, 4: Impedance element,
5: Current conversion circuit. Agent Patent Attorney Tadashi Sugiura ChitL%selffe, Parable Figure 1 Figure 2 Pigeon 1 Floor 1 Kanfu'ri Figure 2 Figure 8 C Branch 1i Road Figure 3 Figure 4 Figure 7 Figure 9 figure

Claims (2)

【特許請求の範囲】[Claims] (1)第1の入力端子及び交流的に接地された第2の入
力端子と、 上記第1の入力端子に接続された信号加算点と、上記第
1の入力端子及び上記第2の入力端子に供給される入力
信号が電圧ホロワ回路を介してその両端に供給されるイ
ンピーダンス素子と、上記インピーダンス素子に流れる
電流を所定の比で出力電流に変換し、上記出力電流を上
記信号加算点に帰還する電流変換回路と を備えたことを特徴とするインピーダンス変換回路。
(1) A first input terminal and a second input terminal that is grounded in terms of AC, a signal addition point connected to the first input terminal, and the first input terminal and the second input terminal. The input signal supplied to the impedance element is supplied to both ends of the impedance element via a voltage follower circuit, and the current flowing through the impedance element is converted into an output current at a predetermined ratio, and the output current is returned to the signal addition point. An impedance conversion circuit comprising: a current conversion circuit that performs a current conversion circuit;
(2)第1の入力端子及び第2の入力端子と、上記第1
の入力端子及び第2の入力端子の各々に接続された信号
加算点と、 上記第1の入力端子及び上記第2の入力端子に供給され
る入力信号が電圧ホロワ回路を介してその両端に供給さ
れるインピーダンス素子と、上記インピーダンス素子に
流れる電流を所定の比で出力電流に変換し、上記出力電
流を上記信号加算点の夫々に帰還する電流変換回路と を備えたことを特徴とするインピーダンス変換回路。
(2) a first input terminal and a second input terminal;
a signal addition point connected to each of the input terminal and the second input terminal; and the input signal supplied to the first input terminal and the second input terminal is supplied to both ends thereof via a voltage follower circuit. and a current conversion circuit that converts the current flowing through the impedance element into an output current at a predetermined ratio and feeds back the output current to each of the signal addition points. circuit.
JP9292285A 1985-04-30 1985-04-30 Impedance converting circuit Pending JPS61251311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9292285A JPS61251311A (en) 1985-04-30 1985-04-30 Impedance converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9292285A JPS61251311A (en) 1985-04-30 1985-04-30 Impedance converting circuit

Publications (1)

Publication Number Publication Date
JPS61251311A true JPS61251311A (en) 1986-11-08

Family

ID=14067975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9292285A Pending JPS61251311A (en) 1985-04-30 1985-04-30 Impedance converting circuit

Country Status (1)

Country Link
JP (1) JPS61251311A (en)

Similar Documents

Publication Publication Date Title
JP3841428B2 (en) Charge transfer device
JPS6155806B2 (en)
US5192884A (en) Active filter having reduced capacitor area but maintaining filter characteristics
CA1187570A (en) Multi-purpose filter
KR0177928B1 (en) Wideband amplifier
JPH0770935B2 (en) Differential current amplifier circuit
JPS61251311A (en) Impedance converting circuit
JPH0648775B2 (en) Leapfrog filter
JPS5884519A (en) Full passage circuit
US7180357B2 (en) Operational amplifier integrator
JPH04301912A (en) Active filter circuit
JPH0225286B2 (en)
KR940004744B1 (en) Variable impedance circuit
JP3148469B2 (en) Filter circuit
JPS6029234Y2 (en) phase shift circuit
JPS5949727B2 (en) variable phase shift circuit
JPH01258188A (en) Adder
JPH0257730B2 (en)
JPS60134514A (en) Variable phase shift circuit
JPH07106872A (en) Operational amplifier with high slew rate
JPH0154884B2 (en)
JP3010890B2 (en) Resistor multiplier circuit
JP2841563B2 (en) Variable impedance circuit
JP2569944B2 (en) Current mirror circuit
JPS623514A (en) Synthesized differential amplifier circuit