JPS61251110A - Ceramic capacitor - Google Patents

Ceramic capacitor

Info

Publication number
JPS61251110A
JPS61251110A JP9407985A JP9407985A JPS61251110A JP S61251110 A JPS61251110 A JP S61251110A JP 9407985 A JP9407985 A JP 9407985A JP 9407985 A JP9407985 A JP 9407985A JP S61251110 A JPS61251110 A JP S61251110A
Authority
JP
Japan
Prior art keywords
oxide
ceramic
external connection
dielectric ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9407985A
Other languages
Japanese (ja)
Other versions
JPH0415606B2 (en
Inventor
厚生 千田
洗沼田 外志
卓二 中川
美文 小木曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9407985A priority Critical patent/JPS61251110A/en
Priority to US06/782,217 priority patent/US4604676A/en
Priority to DE19853535059 priority patent/DE3535059A1/en
Publication of JPS61251110A publication Critical patent/JPS61251110A/en
Publication of JPH0415606B2 publication Critical patent/JPH0415606B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) により薄膜状の誘電体セラミック層を形成する方法。[Detailed description of the invention] (Industrial application field) A method of forming a thin film dielectric ceramic layer.

■誘電体セラミック材料の微結晶化を図つ′C#電体セ
ラミック層の膜厚をできるだけ薄膜状とする方法。
(2) A method of making the thickness of the 'C# electric ceramic layer as thin as possible, which aims to microcrystallize the dielectric ceramic material.

■薄膜状の半導体セラミック層の結晶粒界に絶縁層を形
成し”C粒界絶縁型の誘電体セラミック層を得る方法。
■A method of forming an insulating layer at the grain boundaries of a thin film semiconductor ceramic layer to obtain a "C grain boundary insulation type dielectric ceramic layer."

■上記■〜■の方法において、複数の誘電体セラミック
層の間に内部電極を形成し、積層型のセラミックコンデ
ンサを構成しC1さらに大容量化を図る方法などがある
(2) Among the methods (2) to (2) above, there is a method in which internal electrodes are formed between a plurality of dielectric ceramic layers to form a laminated ceramic capacitor to further increase the capacitance of C1.

(発明が屏決しようとする間雇点) しかしながら、上記の方法によシ誘電体セラミック層を
薄膜化した上で、容量取出のための電価を、スパッタリ
ング法、真空蒸着法、イオングレーティング法、気相蒸
着法あるいは無1解り慮法によシ形成し°Cセラミック
コンデンサを構成した場合、種々のトラブルの発生が見
られる。特に顕著に現われるのは高温使用時での絶憬抵
抗の劣化である。
(The point at which the invention is determined) However, after thinning the dielectric ceramic layer by the above method, the electric charge for extracting the capacitance can be reduced by sputtering, vacuum evaporation, or ion grating. When a °C ceramic capacitor is formed using a vapor phase deposition method or a method without any consideration, various troubles occur. What is particularly noticeable is the deterioration of the breakdown resistance when used at high temperatures.

このトラブルの最も大きな原因となつ・Cいるのは、誘
電体セラミックが金属酸化物からなること、一方電極が
金属からなることによるものである。
The biggest cause of this trouble is that the dielectric ceramic is made of metal oxide, and the electrodes are made of metal.

すなわち、このような組み合わせによると、誘電体セラ
ミックを構成する金属駿化物と電極を構成する金属とが
接触する界面におい・C1酸素の授受が不可避的な現象
としC起こることが考えられる。
That is, according to such a combination, it is thought that the exchange of C1 oxygen occurs as an inevitable phenomenon at the interface where the metal fluoride constituting the dielectric ceramic and the metal constituting the electrode come into contact.

この酸素の授受は常温においCは認められにくいが、温
度が高くなるにつれ′C酸素の授受が行われるようKな
る。
In this exchange of oxygen, C is hardly recognized at room temperature, but as the temperature rises, the exchange of oxygen becomes more K.

たとえば、誘電体セラミックが’?0.0.%電極がC
uからなるセラミックコンデンサを例にし′C説明する
と、高温状態、たとえば150Cにおい・で。
For example, what about dielectric ceramics? 0.0. % electrode is C
To explain this using an example of a ceramic capacitor made of 150C, the capacitance at a high temperature, for example, 150C.

Tie、およびCuは次のように変化する。Tie and Cu change as follows.

酸化 (O<X<2) □ このように誘電体セラミックと電極との間で酸素の授受
が起ると、誘電体セラミックの誘電率(ε)が変化する
のはもちろんのこと、絶縁抵抗(工R)が大きく変化し
、その値は概ね2桁以上低下する。
Oxidation (O < (R) changes significantly, and its value generally decreases by more than two orders of magnitude.

このような減少は誘電体セラミック層を薄膜化したとき
に特に顕著に現われ、上記したセラミックコンデンサの
薄膜化のための改良手段■〜■によつ′C得られたセラ
ミツメコンデンサに当−Cvlる事柄である。
Such a decrease is particularly noticeable when the dielectric ceramic layer is made thinner, and the ceramic capacitors obtained by the above-mentioned improved means for making the ceramic capacitor thinner have the same -Cvl. This is a matter of concern.

(発明の目的) したがつ”C1この発明は高温使用時におい′C!l電
体セ電体セラ全ツクさせない構造とすることによシ、誘
電率の変化や絶縁抵抗の劣化が生じない高信頼性のセラ
ミックコンデンサを提供することを目的とする。
(Purpose of the Invention) This invention has a structure in which the electric cell is not completely damaged when used at high temperatures, so that changes in dielectric constant and deterioration in insulation resistance do not occur. The purpose is to provide highly reliable ceramic capacitors.

(発明の構成) すなわち、との発明は誘電体セラミックと、該誘電体セ
ラミックの表面に形成された外部接続用電極との間に酸
化鉄、酸化ジルコニウム、酸化インジウム、酸化錫、酸
化鉛のうち少なくとも1種をへ5〜999モルチ含有す
る酸化亜鉛層を介在せしめたことを特徴とするセラミッ
クコンデンサである。
(Structure of the Invention) In other words, in the invention, iron oxide, zirconium oxide, indium oxide, tin oxide, or lead oxide is used between a dielectric ceramic and an external connection electrode formed on the surface of the dielectric ceramic. A ceramic capacitor characterized by interposing a zinc oxide layer containing 5 to 999 mol of at least one kind.

ここで、誘電体セラミックとし〔は、たとえばチタン酸
バリウム系、チタン酸ストロンチウム系などの高誘電率
系のもの、またたとえば酸化チタン系、チタン酸マグネ
シウム系、酸化マグネシウム−酸化チタン系、酸化硅素
系、などの温度補償系のもの、あるいは半導体セラミッ
クの結晶粒界を絶縁体化した粒界絶縁型の誘電体セラミ
ックなどが含まれる。
Here, dielectric ceramics [are those with high dielectric constants such as barium titanate-based and strontium titanate-based, and also those with high permittivity such as titanium oxide-based, magnesium titanate-based, magnesium oxide-titanium oxide-based, and silicon oxide-based. , etc., and grain boundary insulated dielectric ceramics in which the crystal grain boundaries of semiconductor ceramics are made into insulators.

また、誘電体セラミックの厚みが50μm以下のものに
つい′C1上記した各金属酸化物を含有する酸化亜鉛層
(#に説明を要する場合を除い°〔、以下酸化亜鉛層と
表現する)を誘電体セラミックと外部接続用電標の間に
介在させた場合にその効果が強く現われる。つまシ、誘
電体セラミックの厚みが50μmを越えると、高温使用
時においCt極による誘電体セラミックの還元が生じC
いるとし・Cも、誘電体セラミックが十分な厚みを有す
るため、誘電率の変化や絶縁抵抗の劣化が顕著には現れ
ない。したがつ′C%仁の発明における誘電体セラミッ
クとし〔は厚みが50μm以下のものについ′C特に有
効である。しかしながら、50μmを越える厚みの誘電
本セラミックにりいCの発明を適用しCも何ら不都合は
なく、誘電体セラミックと外部接続用電標との間に該酸
化亜鉛層を介在させることは任意である。
In addition, for dielectric ceramics with a thickness of 50 μm or less, a zinc oxide layer (hereinafter referred to as a zinc oxide layer) containing each of the metal oxides listed above (excluding cases where # requires an explanation) is used as a dielectric ceramic. The effect is most pronounced when it is interposed between the ceramic and the external connection electric sign. If the thickness of the dielectric ceramic exceeds 50 μm, reduction of the dielectric ceramic by the Ct electrode occurs during high-temperature use.
Since the dielectric ceramic has a sufficient thickness in case C, changes in dielectric constant and deterioration in insulation resistance do not occur noticeably. Therefore, the dielectric ceramic according to the invention is particularly effective for those having a thickness of 50 μm or less. However, there is no problem in applying the invention of C to a dielectric ceramic having a thickness exceeding 50 μm, and interposing the zinc oxide layer between the dielectric ceramic and the external connection electrode is optional. be.

上記したように酸化亜鉛層には、酸化鉄、酸化ジルコニ
ウム、酸化インジウム、酸化錫、酸化鉛のうち少なくと
も1種が含有されるが、これらの金属酸化物は種々の酸
化物状態をとシうるものもあるので、それぞれFe、 
O,’rn、 o、 、 SnO,。
As described above, the zinc oxide layer contains at least one of iron oxide, zirconium oxide, indium oxide, tin oxide, and lead oxide, but these metal oxides can be in various oxide states. There are also Fe,
O,'rn, o, , SnO,.

PI)Oに換算し゛C9,5〜999モルチのl111
囲で含有される。このように金属酸化物の含有量を上記
した範囲に限定したのは、α5モルチ未満では50Mn
/口以上の抵抗値を有する酸化亜鉛の絶縁層を構成し、
0.5モルチを越えると、50n/口以下の導電膜とな
る。一方、999モルチのもの、つまシ、酸化亜鉛を上
記した各金属酸化物で全部置換したものはすでに出願し
・Cおシ、重複を避けるため、この発明から除外した。
PI) Converted to O, 1111 of C9,5-999 molt.
contained within. The reason why the metal oxide content is limited to the above range is that if it is less than α5 molt, 50 Mn
Constructing an insulating layer of zinc oxide having a resistance value of more than /
When it exceeds 0.5 molti, the conductive film becomes less than 50n/port. On the other hand, the 999 molti type, the toothpick, and the type in which all of the zinc oxides are replaced with the above-mentioned metal oxides have already been filed and have been excluded from this invention to avoid duplication.

該酸化亜鉛層の形成手段とし・では、たとえ【fスパッ
タリング法、イオングレーティング法、真空蒸着法など
の薄膜形成手段が用いられる。このうちスパッタリング
法で酸化亜鉛層を形成する場合、たとえば上記各種金属
を含有する金属亜鉛をターゲットとし゛〔用い、スパッ
タリング中の雰囲気をアルゴンと酸素の混合気体とする
ことによシ実施することができる。また真空蒸着法で上
記各金属酸化物を含有する酸化亜鉛層を形成する場合、
たとえば金属亜鉛または金!I亜鉛粉末に上記各金属ま
たは金属粉末を混合したものを加熱するとともことがで
きる。さらに、スパッタリング法、真空蒸着法、イオン
ブレーティング法によシ上記各金属を含有する亜鉛層を
形成したのち、熱酸化によ#)該酸化亜鉛層を形成する
ことができる。
As a method for forming the zinc oxide layer, a thin film forming method such as f-sputtering method, ion grating method, vacuum evaporation method, etc. is used. When forming a zinc oxide layer by sputtering, for example, it can be carried out by using metallic zinc containing the various metals mentioned above as a target and by setting the atmosphere during sputtering to a mixed gas of argon and oxygen. . In addition, when forming a zinc oxide layer containing each of the above metal oxides by vacuum evaporation,
For example metal zinc or gold! It can be obtained by heating a mixture of zinc powder and each of the above metals or metal powders. Furthermore, after forming a zinc layer containing each of the above metals by a sputtering method, a vacuum evaporation method, or an ion blating method, the zinc oxide layer can be formed by thermal oxidation.

この酸化亜鉛層の膜製とし・〔は2μm以下の範囲で形
成することが好ましい。これは2μmを越えるとI!i
、B、Rが高くなるからである。
This zinc oxide layer is preferably formed to have a thickness of 2 μm or less. This is I! when it exceeds 2 μm! i
, B, and R become high.

外部接続用な甑としCは、特に金属の種類を限定するも
のではなく、一般に用いられる金属、たとえば、A9.
 ALL、 Cr、 Zr、 V、 Ni、 Zn、 
Cu、 Sn。
The type of metal used for the external connection pot C is not particularly limited, and may be made of commonly used metals, such as A9.
ALL, Cr, Zr, V, Ni, Zn,
Cu, Sn.

Pb−Ejn、 Mn、 go、 W、 ’I’i、 
Pi、 AIFなどの一種あるいは2種以上の組合わせ
があシ、またこの外部接続用yHL甑は多層構造と°し
“Cもよく、その例とし′Cは、Cr−cu、Cr−M
l−A9などがある。
Pb-Ejn, Mn, go, W, 'I'i,
One type or a combination of two or more of Pi, AIF, etc. may be used, and this yHL container for external connection may have a multilayer structure.
There are l-A9, etc.

またこの発明にかかるセラミックコンデンサの構造例と
し“〔は、単一層の#1体セラミックからなるセラミッ
クコンデンサ、積層型のセラミックコンデンサなどがあ
る。また上記した各種のセラミックコンデンサを粒界絶
縁型とした場合にもこの発明が適用される。
Examples of the structure of the ceramic capacitor according to the present invention include a ceramic capacitor made of single-layer #1 ceramic, a multilayer ceramic capacitor, etc. Also, the various ceramic capacitors described above are of the grain boundary insulated type. The present invention is also applicable to these cases.

(実施例) 以下、この発明を実施例にしたがつ°C詳細に説明する
(Example) Hereinafter, this invention will be described in detail in accordance with an example.

実施例t セラミック誘電体原料粉末とし“C次に示す組成のもの
を準備した。
Example t Ceramic dielectric raw material powder having the following composition was prepared.

Nt)、Ti、O,:63モル%、31110m:14
モル%、Tie、:23モルチ この原料粉末をバインダであるポリビニルアルコール、
界面活性剤、分散剤、水とともに混合し′Cスラリーを
作成した。次いでこのスラリーを用い゛Cドクターブレ
ード法により厚み35μmのセラミックグリーンシート
を作成した。
Nt), Ti, O,: 63 mol%, 31110m: 14
Mol%, Tie,: 23 mole This raw material powder is mixed with polyvinyl alcohol as a binder,
A 'C slurry was prepared by mixing with a surfactant, a dispersant, and water. Next, using this slurry, a ceramic green sheet with a thickness of 35 μm was prepared by the C doctor blade method.

このセラミックグリーンシートを長さ7.0 M。This ceramic green sheet is 7.0M long.

幅5.0 flの大きさに切断し、このシート上にムワ
7Qwtチ、P13Qwtチのムク−Paペーストを印
刷した。このように内部電極を形成したセラミックグリ
ーンシートを11枚積み重ね、その積層体の端面に内部
電極が露出するようにした。この積層体を空気中125
0t’で焼成し゛C焼結ユニットを得た。得られた積層
体の各誘電体層の厚みは20μmであった。
The sheet was cut to a size of 5.0 fl in width, and Muku-Pa paste of 7Qwt and P13Qwt was printed on this sheet. Eleven ceramic green sheets with internal electrodes formed in this manner were stacked so that the internal electrodes were exposed at the end faces of the laminate. This laminate was placed in the air for 125 minutes.
A C sintered unit was obtained by firing at 0 t'. The thickness of each dielectric layer of the obtained laminate was 20 μm.

次に、この積層焼結ユニットの内部電極が露出との酸化
亜鉛層の形成は次の条件によシ行つたスパッタ雰囲気:
  50%の酸素を含有するアルゴン圧     力=
  5Xlll”−”TOrrターゲット : 第1表
に示す直径5インチ、厚み51gの亜鉛板 電     圧、  t2KV D、C。
Next, the internal electrodes of this laminated sintered unit were exposed and a zinc oxide layer was formed under the following conditions in a sputtering atmosphere:
Argon pressure containing 50% oxygen =
5Xll”-”TOrr target: 5 inch diameter, 51 g thick zinc plate voltage, t2KV D, C as shown in Table 1.

電     流:  120mム スパツタ時間: 45分 続い°C1酸化亜鉛層の上に第1層の外部接続用電極と
しC1まず半田耐熱層とし°CのN1層をスパッタリン
グ法によシ形成した。
Current: 120 m sputtering time: continued for 45 minutes On top of the °C1 zinc oxide layer, a first layer of external connection electrode C1 was first formed as a solder heat-resistant layer and a °C N1 layer was formed by sputtering.

このNi層の形成は次のような条件によシ行った。This Ni layer was formed under the following conditions.

スパッタ雰囲気: アルゴン 圧      カニ   2X10  TOrrターゲ
ット  : 直径5インチ、厚み2四のニッケル板 電      圧:   49QV  D、C。
Sputtering atmosphere: Argon pressure Crab 2X10 Torr target: 5 inch diameter, 24 inch thick nickel plate Voltage: 49QV D,C.

電     流=2.0ム 時    間= 15分 膜     厚!  5000ム さらに、N1層の上に第2層の外部接続用電極としt”
Af層をスパッタリング法によシ形成した。
Current = 2.0 μm Time = 15 minutes Film thickness! Furthermore, a second layer of external connection electrode is placed on top of the N1 layer.
An Af layer was formed by sputtering.

このAp層は半田付は可能な層としCの役割を果たすも
のである。
This Ap layer is a layer that can be soldered and plays the role of C.

19層の形成は次のような条件によシ行った。The formation of 19 layers was carried out under the following conditions.

スパッタ雰囲気: アルゴン 圧      カニ   2X10  Torrターゲ
ット  : 直径5インチ、厚み511sのム9板 電     圧、   54QVD、C。
Sputtering atmosphere: Argon pressure Crab 2X10 Torr target: 5 inch diameter, 511s thick mu9 plate voltage, 54QVD, C.

電     15!:2.0ム 時    間= 6分 膜     厚; 1μm 上記した工程を経・C得られた積層コンデンサにつき、
次の条件で高温加速負荷寿命試験を行ったつまシ、この
コンデンサを150での温度雰囲気に設置し、定格電圧
(SOW)の6倍の電圧である300vを印加し、10
0時間後の絶縁抵抗(工R)を測定した。ち々みに、こ
の積層コンデンサの絶縁抵抗(工R)の初期値はio 
 Qであった。また、温度45 r、相対湿度95慢の
雰囲気に設置し、定格電圧SOVを印加し、500時間
後の絶縁抵抗(工R)を測定した(高温加速負荷寿命試
験)。
Electric 15! : 2.0 μm Time = 6 minutes Film thickness: 1 μm For the multilayer capacitor obtained through the above steps,
A high-temperature accelerated load life test was conducted under the following conditions.
Insulation resistance (R) after 0 hours was measured. By the way, the initial value of the insulation resistance (R) of this multilayer capacitor is io
It was Q. In addition, it was installed in an atmosphere with a temperature of 45 r and a relative humidity of 95 h, applied a rated voltage SOV, and measured the insulation resistance (R) after 500 hours (high temperature accelerated load life test).

測定結果を第1表に合わせ゛〔示した。The measurement results are shown in Table 1.

第1表中、余印を付したものは発明範囲外のもの、それ
以外はすべ・C発明範囲内のものである。
In Table 1, items with a cross mark are outside the scope of the invention, and all others are within the scope of the invention.

第   1   表 試料番号1−9〜1−11は絶縁抵抗の劣化が激しく、
測定不可能であった0 比較例を 実施例1で得られた積層焼結ユニットに酸化亜鉛層を形
成せずに、実施例1と同じ条件で第1層の外部接続用電
極であるNi層および第2層の外部接続用電極であるA
Q層を形成し、積層コンデンサを作成した。
Sample numbers 1-9 to 1-11 in Table 1 showed severe deterioration in insulation resistance.
Measurement was not possible 0 Comparative example was performed under the same conditions as Example 1 without forming a zinc oxide layer on the laminated sintered unit obtained in Example 1, but with a Ni layer as the first layer external connection electrode. and A, which is the second layer external connection electrode.
A Q layer was formed to create a multilayer capacitor.

この積層コンデンサについ゛C実施例1と同様に試験を
行ったところ、絶縁抵抗(工R)は10時間後に100
に低下し、25時間後には10flにまで劣化した。
When this multilayer capacitor was tested in the same manner as in Example 1, the insulation resistance (R) was 100% after 10 hours.
The volume decreased to 10 fl after 25 hours.

実施例2 ElrTiO,:99.3モルチ、”1種 Os : 
0.3モルチ、810茸:!12モルチ、ムl茸Om:
0.2モル優の組成となるように、各成分を秤量し、こ
の秤量原料に有機バインダを10重量%加え、ボールミ
ルに°〔16時間回転し、十分く混合、粉砕を行った。
Example 2 ElrTiO: 99.3 molti, "1 type Os:
0.3 morchi, 810 mushrooms:! 12 morchi, ml mushroom Om:
Each component was weighed so as to have a composition of more than 0.2 mol, and 10% by weight of an organic binder was added to the weighed raw materials, and the mixture was rotated in a ball mill for 16 hours to thoroughly mix and pulverize.

これを造粒後、1000Ki!/dの圧力で成形し・C
円板状の成形体を得た。この成形体を1350t’、2
時間の条件で焼成した。得られた磁器の表面にPb。
After granulating this, 1000Ki! Molded at a pressure of /d・C
A disc-shaped molded body was obtained. This molded body was 1350t', 2
Fired under certain conditions. Pb on the surface of the obtained porcelain.

B1などの金属酸化物を塗布し、1000〜1200t
″の温度で熱処理を行^、磁器の結晶粒界を絶縁体化し
、粒界絶縁型半導体磁器素体を作成した。
Apply a metal oxide such as B1 and apply 1000 to 1200 tons
The grain boundaries of the porcelain were heat-treated at a temperature of 100 mL to convert them into insulators, creating a grain-boundary insulated semiconductor porcelain body.

この半導体磁器素体を用い、実施例1と同様の方法によ
シその表面に第2表に示す酸化亜鉛層、第1層の外部接
続用電極および第2層の外部接続用電極を形成し、粒界
絶、謙型半導体磁器コンデンサを作成した。
Using this semiconductor ceramic body, a zinc oxide layer, a first layer of external connection electrodes, and a second layer of external connection electrodes shown in Table 2 were formed on the surface of the semiconductor ceramic body in the same manner as in Example 1. , created a grain-boundary, low-density type semiconductor porcelain capacitor.

このコンデンサにりい゛C1実施例IK記載の高温加速
負荷寿命試験を行った。その結果を第2表に示す。初期
値の絶縁抵抗(工R)l工5×1°010n以上であっ
た。
This capacitor was subjected to the high temperature accelerated load life test described in Example IK of RiiC1. The results are shown in Table 2. The initial value of insulation resistance (R) was 5×1°010n or more.

試料番号2−9〜2−11は絶縁抵抗の劣化が漱しく、
測定不可能でろうた。
Sample numbers 2-9 to 2-11 had poor insulation resistance deterioration.
I was deaf because I couldn't measure it.

比較例2 実施例2で得られた粒界絶縁型半導体磁器素体を用い、
この磁器素体の表面に酸化亜鉛層を形成せずに、実施例
1と同じ条件で第1層の外部接続用電極であるNi層お
よび第2層の外部接続用電極であるムリ層を形成し、粒
界絶縁型半導体磁器コンデンサを作成した。
Comparative Example 2 Using the grain boundary insulated semiconductor porcelain body obtained in Example 2,
Without forming a zinc oxide layer on the surface of this ceramic body, under the same conditions as in Example 1, a Ni layer, which is the first layer of external connection electrode, and a burr layer, which is the second layer of external connection electrode, are formed. Then, a grain boundary insulated semiconductor ceramic capacitor was created.

このコンデンサについ”で実施例1と同様に試験を行っ
たところ、絶縁抵抗(IR)は10時間後に10Ωに低
下し、25時間後には10 Qにまで劣化した。
When this capacitor was tested in the same manner as in Example 1, the insulation resistance (IR) decreased to 10Ω after 10 hours, and deteriorated to 10Q after 25 hours.

実施例& アルミナ基板上に、下部電極とし°rAf層、Ni層を
実施例1と同様の方法によシ順次形成し、さらに酸化亜
鉛層をこれも実i列1の第1表に示した試料番号1−1
のターゲットを用い、実施例1と同様の方法によ多形成
した。
Example & On an alumina substrate, an rAf layer and a Ni layer were formed as a lower electrode in the same manner as in Example 1, and a zinc oxide layer was also formed as shown in Table 1 of Actual Column 1. Sample number 1-1
A multilayer film was formed in the same manner as in Example 1 using the following target.

次いで、酸化亜鉛層の上に誘電体セラミックであるEi
iO,膜を高周波スパッタリング法によ!75000ム
の厚みに形成した。
Next, Ei, which is a dielectric ceramic, is deposited on the zinc oxide layer.
iO, film by high frequency sputtering method! It was formed to a thickness of 75,000 mm.

なお、S10鵞嘆を高周波スパッタリング法により形成
する条件は次のとおシである。
The conditions for forming the S10 layer by high frequency sputtering are as follows.

スパッタ雰囲気; 5チの酸素を含有するアの石英板 投入電力= soow 時   間= 100分 810言膜厚!  5000ム そののち、S’Ovmの上に酸化亜鉛層を実施例1の第
1表に示した試料番号1−5のターゲットを用い、実施
例1と同様の方法によ多形成し、さらKその上にN1層
、ムリ層を実施例1と同様の方法によシ順次形成し、8
10.からなる薄膜コンデンサを作成した。
Sputtering atmosphere: A quartz plate containing 50% oxygen Input power = soow Time = 100 minutes 810 times film thickness! After that, a zinc oxide layer was formed on the S'Ovm in the same manner as in Example 1 using the target of sample number 1-5 shown in Table 1 of Example 1, and further coated with K. On top of that, an N1 layer and a bulk layer were sequentially formed in the same manner as in Example 1.
10. A thin film capacitor consisting of

このコンデンサについ゛C実施例1に記載の高温加速負
荷寿命試験を行った。その結果、初期値の絶縁抵抗(工
R)が10 Ωであったのく対し、100時間後のそれ
は10  Qであった。
This capacitor was subjected to the high temperature accelerated load life test described in Example 1. As a result, while the initial insulation resistance (R) was 10 Ω, it was 10 Q after 100 hours.

比較例五 実施例6による薄膜コンデンサを作成する際におい゛〔
、酸化亜鉛層を形成せずに、その他にりい°〔は実施例
5に記載の方法を実施することKよつ゛C薄膜コンデン
サを作成した。
Comparative Example 5 When creating a thin film capacitor according to Example 6,
A thin film capacitor was fabricated by carrying out the method described in Example 5 without forming a zinc oxide layer.

このコンデンサにりい°C実施例1と同様に試験を行っ
たところ、絶縁抵抗は10f1にまで低下した0 (効 果) 以上のようにこの発明によれば、誘電体セラミックと外
部接続用電極との間に酸化亜鉛層を介在させることによ
)、高温使用時におい′C見られる電極による誘電体セ
ラミックの還元を防止することができ、その請来蝋気特
性の劣化、特に絶縁抵抗の劣化を生じさせないという効
果をもたらすものである。
When this capacitor was tested in the same manner as in Example 1, the insulation resistance was reduced to 10f1 (Effect) As described above, according to the present invention, the dielectric ceramic and the external connection By interposing a zinc oxide layer between the dielectric ceramic and the electrode, it is possible to prevent the reduction of the dielectric ceramic caused by the electrode during high-temperature use, thereby reducing the deterioration of its waxy properties, especially the insulation resistance. This has the effect of preventing deterioration.

Claims (6)

【特許請求の範囲】[Claims] (1)誘電体セラミックと、該誘電体セラミックの表面
に形成された外部接続用電極とを含むセラミックコンデ
ンサにおいて、前記誘電体セラミックと前記外部接続用
電極との間に酸化鉄、酸化ジルコニウム、酸化インジウ
ム、酸化錫、酸化鉛のうち少なくとも1種を0.5〜9
9.9モル%含有する酸化亜鉛層が形成されていること
を特徴とするセラミックコンデンサ。
(1) In a ceramic capacitor including a dielectric ceramic and an external connection electrode formed on the surface of the dielectric ceramic, iron oxide, zirconium oxide, At least one of indium, tin oxide, and lead oxide from 0.5 to 9
A ceramic capacitor characterized in that a zinc oxide layer containing 9.9 mol% is formed.
(2)基板上に第1の外部接続用電極が形成され、該第
1の外部接続用電極の上に誘電体セラミックが形成され
、該誘電体セラミックの上に第2の外部接続用電極が形
成されてなるセラミックコンデンサにおいて、前記誘電
体セラミックと第1の外部接続用電極および第2の外部
接続用電極との間に酸化鉄、酸化ジルコニウム、酸化イ
ンジウム、酸化錫、酸化鉛のうち少なくとも1種を0.
5〜99.9モル%含有する酸化亜鉛層が形成されてい
る特許請求の範囲第(1)項に記載のセラミックコンデ
ンサ。
(2) A first external connection electrode is formed on the substrate, a dielectric ceramic is formed on the first external connection electrode, and a second external connection electrode is formed on the dielectric ceramic. In the ceramic capacitor formed, at least one of iron oxide, zirconium oxide, indium oxide, tin oxide, and lead oxide is present between the dielectric ceramic and the first external connection electrode and the second external connection electrode. Seeds 0.
The ceramic capacitor according to claim 1, wherein a zinc oxide layer containing 5 to 99.9 mol% of zinc oxide is formed.
(3)複数層の誘電体セラミックと、該誘電体セラミッ
クを介して互いに積層された状態で配置され静電容量を
形成するための複数層の内部電極とからなる積層型の誘
電体セラミック素体に、前記内部電極の所定のものに接
続される静電容量取出のための1対の外部接続用電極が
形成された積層型のセラミックコンデンサにおいて、前
記誘電体セラミック素体と前記外部接続用電極との間に
酸化鉄、酸化ジルコニウム、酸化インジウム、酸化錫、
酸化鉛のうち少なくとも1種を0.5〜99.9モル%
含有する酸化亜鉛層が形成されている特許請求の範囲第
(1)項記載のセラミックコンデンサ。
(3) A laminated dielectric ceramic element body consisting of multiple layers of dielectric ceramic and multiple layers of internal electrodes that are stacked on top of each other via the dielectric ceramic to form capacitance. In the laminated ceramic capacitor in which a pair of external connection electrodes for taking out capacitance are connected to predetermined ones of the internal electrodes, the dielectric ceramic body and the external connection electrodes are formed. Between iron oxide, zirconium oxide, indium oxide, tin oxide,
0.5 to 99.9 mol% of at least one type of lead oxide
The ceramic capacitor according to claim 1, wherein a zinc oxide layer containing zinc oxide is formed.
(4)前記誘電体セラミックの厚みは50μm以下であ
る特許請求の範囲第(1)項〜第(3)項記載のセラミ
ックコンデンサ。
(4) The ceramic capacitor according to claims (1) to (3), wherein the dielectric ceramic has a thickness of 50 μm or less.
(5)前記酸化鉄、酸化ジルコニウム、酸化インジウム
、酸化錫、酸化鉛のうち少なくとも1種を0.5〜99
.9モル%含有する酸化亜鉛層の厚みは2μm以下であ
る特許請求の範囲第(1)項〜第(3)項記載のセラミ
ックコンデンサ。
(5) At least one of the above iron oxide, zirconium oxide, indium oxide, tin oxide, and lead oxide with a concentration of 0.5 to 99%
.. The ceramic capacitor according to claims (1) to (3), wherein the thickness of the zinc oxide layer containing 9 mol% is 2 μm or less.
(6)前記酸化鉄、酸化ジルコニウム、酸化インジウム
、酸化錫、酸化鉛のうち少なくとも1種を0.5〜99
.9%含有する酸化亜鉛層はスパッタリング法、真空蒸
着法、イオンプレテイング法のいづれかにより形成され
たものである特許請求の範囲第(1)項〜第(3)項記
載のセラミックコンデンサ。
(6) At least one of the above iron oxide, zirconium oxide, indium oxide, tin oxide, and lead oxide with a concentration of 0.5 to 99%
.. The ceramic capacitor according to claims (1) to (3), wherein the zinc oxide layer containing 9% is formed by any one of a sputtering method, a vacuum evaporation method, and an ion plating method.
JP9407985A 1984-10-02 1985-04-30 Ceramic capacitor Granted JPS61251110A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9407985A JPS61251110A (en) 1985-04-30 1985-04-30 Ceramic capacitor
US06/782,217 US4604676A (en) 1984-10-02 1985-09-30 Ceramic capacitor
DE19853535059 DE3535059A1 (en) 1984-10-02 1985-10-01 CERAMIC CAPACITOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9407985A JPS61251110A (en) 1985-04-30 1985-04-30 Ceramic capacitor

Publications (2)

Publication Number Publication Date
JPS61251110A true JPS61251110A (en) 1986-11-08
JPH0415606B2 JPH0415606B2 (en) 1992-03-18

Family

ID=14100476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9407985A Granted JPS61251110A (en) 1984-10-02 1985-04-30 Ceramic capacitor

Country Status (1)

Country Link
JP (1) JPS61251110A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766300A (en) * 1993-08-09 1995-03-10 Internatl Business Mach Corp <Ibm> Capacitor and its manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766300A (en) * 1993-08-09 1995-03-10 Internatl Business Mach Corp <Ibm> Capacitor and its manufacture

Also Published As

Publication number Publication date
JPH0415606B2 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
JP4345071B2 (en) Multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor
JP2993425B2 (en) Multilayer ceramic capacitors
JPH113834A (en) Multilayer ceramic capacitor and its manufacture
JP3064659B2 (en) Manufacturing method of multilayer ceramic element
JPS61251110A (en) Ceramic capacitor
JPH04115409A (en) Non-reducing dielectric ceramic composite
JPH0432213A (en) Ceramic capacitor
JPS6120084B2 (en)
JP3246105B2 (en) Dielectric porcelain composition
JPS6234707B2 (en)
JPH04260665A (en) Irreducible dielectric ceramic composition
JPS6224385B2 (en)
JP3493882B2 (en) Multilayer ceramic capacitors
JPH0377647B2 (en)
JP3804135B2 (en) Multilayer ceramic capacitor
JPH0869939A (en) Multilayer ceramic capacitor and its manufacture
JPH04331765A (en) Non-reducing dielectric ceramic composition
JPH04367559A (en) Nonreducible dielectric porcelain composition
JPH0380334B2 (en)
JPH038574B2 (en)
JPH0332902B2 (en)
JPH038575B2 (en)
JPS61158127A (en) Ceramic capacitor
JPH0332905B2 (en)
JPH04367561A (en) Nonreducible dielectric porcelain composition

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term