JPS61248691A - Signal processing circuit for high definition television receiver - Google Patents

Signal processing circuit for high definition television receiver

Info

Publication number
JPS61248691A
JPS61248691A JP60088572A JP8857285A JPS61248691A JP S61248691 A JPS61248691 A JP S61248691A JP 60088572 A JP60088572 A JP 60088572A JP 8857285 A JP8857285 A JP 8857285A JP S61248691 A JPS61248691 A JP S61248691A
Authority
JP
Japan
Prior art keywords
signal
circuit
mixer
motion
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60088572A
Other languages
Japanese (ja)
Inventor
Noboru Kojima
昇 小島
Sunao Horiuchi
直 堀内
Kenji Katsumata
賢治 勝又
Masahito Sugiyama
雅人 杉山
Himio Nakagawa
一三夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60088572A priority Critical patent/JPS61248691A/en
Publication of JPS61248691A publication Critical patent/JPS61248691A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a normal freeze picture when an animation is freezed by cycling a signal of one frame on which a motion adapting process is applied in a freeze mode within a memory and using the signal of the one frame on which the motion adapting process is applied within the memory. CONSTITUTION:In a normal mode, the signal from a switch circuit 12 is led to field memories 14 and 15 having share of four fields by a switch circuit 31. On the other hand, in the freeze mode, the switch circuit 31 is connected as shown at a figure and also, the switch circuits 12 and 13 are terminated switching operations which are controlled by a sub-sampling clock signal from an input terminal 7 after one frame and are connected as shown at the figure. To the memories 14 and 15, the output signal of a mixer 21 on which the motion adapting process is applied is always led and also, to a sub-sample filter 16 and to two-dimentional filters 17 and 18, the signal in which the output of the mixer 21 from the second field memory 15 is delayed by one frame is led. Thereby, the signal of one frame before on which the motion adapting process is applied is always feedbacked to the mixer 21 and the freeze picture can be obtained.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、帯域圧縮された高品位テレビ信号。[Detailed description of the invention] [Field of application of the invention] The present invention provides a band-compressed high-definition television signal.

を元の広帯域なテレビ信号にデコードするテレ。to the original broadband television signal.

ビ受像機に係り、特にこのテレビ受像機に好適。Related to TV receivers, particularly suitable for this TV receiver.

なフリーズ機能を設けるに適した信号処理回路に関する
The present invention relates to a signal processing circuit suitable for providing a freeze function.

〔発明の背景〕[Background of the invention]

広帯域な高品位テレビ信号を伝送可能な実用。 Practical application capable of transmitting broadband high-definition television signals.

レベルの帯域に圧縮して伝送する方式の一例と。This is an example of a method for compressing and transmitting a level band.

して、NHK技研月間、第27巻、第7号、1984.
NHK Giken Monthly, Volume 27, No. 7, 1984.
.

年7月における二宮による1高品位テレビの新しい伝送
方式(MUSE)’と題する文献に論じられているミュ
ーズ(M U S E ; Multtple 5ub
−Nyquist 3amplin!IEnoodin
!I)方式がある。
MUSE (MUSE; Multtple 5ub
-Nyquist 3amplin! IEnoodin
! I) There is a method.

この方式は、この文献に述べられているように、広帯域
な高品位テレビ信号を4フィールド。
As described in this document, this system transmits four fields of broadband high-definition television signals.

で−巡するサブナイキストサンプリングを施し、これに
より原理的に約1/4に帯域圧縮する方。
A method that performs sub-Nyquist sampling, which in principle compresses the band to about 1/4.

式である。It is a formula.

第2図に、このミューズ方式により帯域圧縮された高品
位テレビ信号(以後、ミーーズ信号と記す。)を元の広
帯域な高品位テレビ信号に戻す受像機のデコーダ部分の
一実施例を示す。
FIG. 2 shows an embodiment of a decoder section of a receiver that returns a high-definition television signal band-compressed by the Muse method (hereinafter referred to as a Mease signal) to the original wide-band high-definition television signal.

この一実施例の特徴は、1フレーム前の信号とサンプリ
ングデータが交互に内挿された信号を1フィールド遅延
させるフィールドメモリ14゜15、23  を用い、
4フイ一ルド分の画像を内挿することにより元の広帯域
なテレビ信号に戻していることである。以下、このデコ
ーダについて説明する。
The feature of this embodiment is that it uses field memories 14, 15, 23 that delay a signal obtained by alternately interpolating the previous signal and sampling data by one field;
By interpolating images for four fields, the original broadband television signal is restored. This decoder will be explained below.

第2図において、1はミューズ信号の入力端子、2と3
は夫々水平同期(HD)と垂直同期(VD)の出力端子
、4〜6は夫々広帯域化されたR、G、Hの原色信号の
出力端子である。
In Figure 2, 1 is the muse signal input terminal, 2 and 3
are output terminals for horizontal synchronization (HD) and vertical synchronization (VD), respectively, and output terminals 4 to 6 are output terminals for broadband R, G, and H primary color signals, respectively.

入力端子1からのミーーズ信号はA/D変換器9でディ
ジタル信号に変換され、ノイズリダクション回路(以後
、NR回路と記す。)11と同期処理回路10に導かれ
る。同期処理回路10ではミューズ信号から各コントロ
ール信号を検出するとともに、ミューズ信号をリサンプ
リングするためのサブサンプルクロック信号やHD信号
The mean signal from the input terminal 1 is converted into a digital signal by an A/D converter 9 and guided to a noise reduction circuit (hereinafter referred to as NR circuit) 11 and a synchronization processing circuit 10. The synchronization processing circuit 10 detects each control signal from the muse signal, and also detects a sub-sample clock signal and an HD signal for resampling the muse signal.

VD信号を出力する。−ガ、NR回路11に導かれたミ
ューズ信号は、第2のフィールドメモリ15からの2フ
レーム前の信号との相関性を利用して、ノイズリダクシ
ョンされる。ノイズリダO クションされた信号は、第1のスイッチ回路12で入力
端子7からのサブサンプルクロックでスイッチングされ
る。ここで、第2のフィールドメモリ15の出力にはフ
レーム間で内挿された1フレーム前と2フレーム前の信
号が導かれ、第2のスイッチ回路13で第1のスイッチ
回路12と同様にサブサンプルクロックでスイッチング
され、第1のスイッチ回路12の他方の入力端子には1
フレーム前の信号が、NR回路11には2フレーム前の
信号が導かれる。したがって、第1、6 。
Outputs VD signal. - The muse signal led to the NR circuit 11 is subjected to noise reduction using the correlation with the signal from the second field memory 15 two frames before. The noise-reduced signal is switched in the first switch circuit 12 using the sub-sample clock from the input terminal 7. Here, the signals of one frame before and two frames before, which are interpolated between frames, are led to the output of the second field memory 15, and the second switch circuit 13 sends the signals of the previous frame and the second frame, similarly to the first switch circuit 12, to the second field memory 15. The other input terminal of the first switch circuit 12 is switched by the sample clock.
The signal from the previous frame is guided to the NR circuit 11, and the signal from two frames before is introduced to the NR circuit 11. Therefore, 1st and 6th.

のスイッチ回路12の出力には、NR回路11から。The output of the switch circuit 12 is from the NR circuit 11.

の現ミューズ信号と、第2のフィールドメモリ。current muse signal and a second field memory.

1bからの1フレーム前の信号とか内挿された信。The signal from 1b one frame ago or the interpolated signal.

号が導かれる。この塊ミz−ズ信号と1フレー。The number is led. This lump Miz signal and one frame.

ム前の信号とが内挿された信号は、第1のフィールドメ
モ1月4とサブサンプルフィルタ16ト第。
The interpolated signal is the first field memo and the subsample filter 16th.

1の2次元フィルタ17に導かれる。第1のフィ。1 two-dimensional filter 17. First Fi.

−ルドメモリ14に導かれた信号は1フィールド。- The signal led to the field memory 14 is one field.

遅延して第2のフィールドメモリ15に導れ、こ。This is delayed and guided to the second field memory 15.

こでさらに1フィールド遅延されるとともに入力端子8
からの動きベクトル信号により動き補。
This further delays the input terminal 8 by one field.
Motion compensation is performed using motion vector signals from.

正が施される。したがって、第2のフィールドメモリ1
5の出力には動き補正が施された1フレーム前の内挿信
号が導かれる。一方、サブサンプルフィルタ16に導か
れた信号は、ここでサブ1: サンプルクロソクにより現ミューズ信号のみを収り出し
てフィルタ処理される。また、第1の2次元フィルタ1
7に導かれた現ミューズ信号と1フレーム前信号とが内
挿された信号は、垂直と水平の2次元フィルタ処理が施
される。同様・ 4 ・ に、第2のフィールドメモリ15からの1フレーム前と
2フレーム前とが内挿された信号は、第2の2次元フィ
ルタ18で処理される。19は低域通過型フィルタ(以
後、LPFと記す0)であり、サブサンプルフィルタ1
6からの現ミューズ信号に水平方向のフィルタ処理を施
し、動画用の信号として混合器21に導く。−万、20
は準静止処理回路であ゛す、第1の2次元フィルタ17
と第2の2次元フィルタ18からの信号を用いて静止画
処理を施し、静止画用の信号として混合器21に導く。
A correction will be made. Therefore, the second field memory 1
An interpolated signal of one frame before which has been subjected to motion compensation is introduced to the output of No. 5. On the other hand, the signal led to the sub-sample filter 16 is filtered by a sub-1: sample cross-circuit to extract only the current muse signal. In addition, the first two-dimensional filter 1
The signal obtained by interpolating the current muse signal derived from 7 and the previous frame signal is subjected to vertical and horizontal two-dimensional filter processing. Similarly, the signal from the second field memory 15 in which the previous frame and the previous frame are interpolated is processed by the second two-dimensional filter 18. 19 is a low-pass filter (hereinafter referred to as LPF), and sub-sample filter 1
The current muse signal from 6 is subjected to horizontal filter processing and is led to a mixer 21 as a moving image signal. -10,000, 20
is a quasi-static processing circuit, the first two-dimensional filter 17
Still image processing is performed using the signals from the second two-dimensional filter 18 and the signals from the second two-dimensional filter 18 are introduced to the mixer 21 as still image signals.

混合器21では、各フィルタ16,17゜18の低域成
分から1フレーム間または2フレーム間の動き量を検出
する動き検出回路22とこの゛動き量をテンポラルに引
き伸ばすテンポラルフィルタ26からの動き量信号によ
り、上記の動画処理された信号と静止画処理された信号
の混合比を定めるという動き適応処理が施される。25
゜は内挿フィルタであり、混合器21からの動き適。
In the mixer 21, a motion detection circuit 22 detects the amount of motion between one frame or two frames from the low-frequency components of each filter 16, 17, and 18, and a motion amount is detected from a temporal filter 26 that temporally expands this amount of motion. Based on the signal, motion adaptive processing is performed to determine the mixing ratio of the moving image processed signal and the still image processed signal. 25
゜ is an interpolation filter, and the movement from the mixer 21 is applied.

比処理された゛信号と、第3のフィールドメモリ24か
らの1゛フィールド前の信号とをフィールド内挿し・こ
こで元の広帯域な信号に戻される。。
Field interpolation is performed between the ratio-processed signal and the signal from the third field memory 24 from 1 field before, and the signal is returned to the original broadband signal. .

26はクロマデコード回路であり、1/4に時間圧。26 is a chroma decoding circuit, and the time pressure is 1/4.

縮され、かつ色差1n号CWとCNとの線順次で。and in the line sequence of color difference 1n CW and CN.

輝度信号Yに時分割多重されているクロマ信号。Chroma signal time-division multiplexed on luminance signal Y.

を元の時間軸に戻す。27と28はD/A変換器であり
、ここで夫々ディジタル信号処理が施され。
Return to the original timeline. 27 and 28 are D/A converters, in which digital signal processing is performed, respectively.

た輝度信号Yとクロマ信号CW、CNとがアナ。The luminance signal Y and chroma signals CW and CN are analog.

ログ信号に変換さイ15、マトリクス回路29で元の。It is converted into a log signal 15, and the original signal is converted into a log signal in a matrix circuit 29.

広帯域な原色信号R,G、Hに戻される。この。The signals are returned to broadband primary color signals R, G, and H. this.

ようにして、第2図の一実施例では・帯域圧縮11゜さ
れたミューズ信号が元の広帯域なテレビ信号に戻される
In this way, in the embodiment shown in FIG. 2, the Muse signal, which has been band-compressed by 11 degrees, is restored to the original broadband television signal.

以上のように、このデコーダには、4フイ一ルド分の画
像を内挿する処理を行なうため、第2図の実施例のよう
に第1と第2のフィールドメモリ14.15からなる4
フイ一ルド分のフィールドメモリを必要とする。そこで
、この4フイ一ルド分のメモリを利用し、フリーズモー
ド時に第1と第2のスイッチ回路12.13を強制的に
図示とは逆に黒丸の方に接続し、第2のフィールドメモ
リ15の出力を第1のフィールドメモリ14の大刀を帰
還させることで、フリーズ画像を得ることができる。し
かし、前述したようにデコーダでは、1フレーム間また
は2フレーム間。
As mentioned above, in order to perform the process of interpolating images for four fields, this decoder has four fields consisting of the first and second field memories 14 and 15 as in the embodiment shown in FIG.
Requires field memory for one field. Therefore, by using the memory for these four fields, in the freeze mode, the first and second switch circuits 12 and 13 are forcibly connected to the black circles, contrary to the illustration, and the second field memory 15 A frozen image can be obtained by returning the output of the first field memory 14 to the long sword. However, as mentioned above, in the decoder, the data is transmitted between one frame or two frames.

の動き量を検出し、この動き量に応じて静止画処理され
た信号と動画処理された信号との混合比を変えるという
動き適応処理を施しているが、上述のフリーズ画像では
この動き適応処理が施されない。これは、ミューズ信号
がフレーム間でオフセットサンプリングされた信号のた
めに、動き検出回路22での動き検出が2フレーム間差
によるものが主となり、4フィールドで一巡する7リ一
ズ画像では動き世が検出できないためである。したがっ
て、動画をフリーズした場合、フレーム間で動いている
部分がそのまま内挿され、フリーズ画像の解像度劣化な
どの問題を生じる。
A motion adaptive process is performed in which the amount of motion is detected and the mixing ratio of the still image processed signal and the video processed signal is changed according to this amount of motion. is not applied. This is because the muse signal is a signal obtained by offset sampling between frames, so the motion detection in the motion detection circuit 22 is mainly based on the difference between two frames. This is because it cannot be detected. Therefore, when a moving image is frozen, moving parts between frames are interpolated as they are, causing problems such as deterioration of the resolution of the frozen image.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ミューズ信号のように帯域圧縮された
高品位テレビ信号を元の広帯域なテ。
An object of the present invention is to convert band-compressed high-definition television signals, such as Muse signals, to the original wideband signal.

・ 7 ・ レビ信号に戻すデコーダにおいて、正常なフリーズ機能
が得られる信号処理回路を提供するこにある。
7. It is an object of the present invention to provide a signal processing circuit that can obtain a normal freeze function in a decoder that returns to a Levi signal.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明ではデコーダに用い
られる4フイ一ルド分のフィールドメモリの前段に現ミ
ューズ信号または現ミュー7:M号ト17 シーム前の
信号とがフレーム間で内挿された信号と、混合器21で
動き適応型処理施された信号とを切換えるスイッチ回路
を設け、通常時は前述の現ミューズ信号または現ミュー
ズ信号と1フレーム前の信号とが内挿された信号を、−
7リ一ズモード時には動き適応処理が施された信号を前
述のフィールドメモリに導き、フリーズ信号を得る。
In order to achieve the above object, in the present invention, the current muse signal or the signal before the seam is interpolated between frames in the previous stage of the field memory for 4 fields used in the decoder. A switch circuit is provided to switch between the current muse signal or the signal obtained by interpolating the current muse signal and the signal one frame before. ,−
7. In the freeze mode, the motion-adapted signal is guided to the field memory described above to obtain a freeze signal.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

第1図において、50はフリーズモード信号の入力端子
\61はフリーズモード信号により切換・ 8 ・ えられるスイッチ回路、他は第2の一実施例と。
In FIG. 1, 50 is an input terminal for a freeze mode signal, 61 is a switch circuit that can be switched by the freeze mode signal, and the others are the second embodiment.

同じである0通常時λスイッチ回路61はl示と。The same 0 normal state λ switch circuit 61 is shown as I.

は逆に接続されており、フィールドメモ1J14゜15
には第1のスイッチ回路12がらの信号が導が、れる。
are connected in reverse, field memo 1J14゜15
A signal from the first switch circuit 12 is conducted to the first switch circuit 12 .

一方、フリーズモード時には、スイッチ回路61は図示
と同じように接続されるとともに、第1および第2のス
イッチ回路12.13は1フレーム後に入力端子7がら
のサブサンプルクロック信号によるスイッチング動作を
停止し、図示。
On the other hand, in the freeze mode, the switch circuit 61 is connected in the same way as shown in the figure, and the first and second switch circuits 12 and 13 stop switching operations based on the sub-sample clock signal from the input terminal 7 after one frame. , illustrated.

と同じように接続される。これにより、フィールドメモ
リ14.1!5には動き適応処理が施された混合器21
の出力信号が常時導かれ、またサブサンプルフィルタ1
6および2次元フィルタ17.18には第2のフィール
ドメモリ15がらの混合器21の出力信号を1フレーム
遅延した信号が導かれる。これにより、混合器21には
常に動き適応処理された1フレーム前の信号が帰還され
ることになり、フリーズ画像?得ることができる。特に
、この一実施例では、動き検出回路22に導かれる各フ
ィルタ16,17.18への大刀信号が同じであるから
、基本的には動き量は検出されず、。
are connected in the same way. As a result, the field memory 14.1!5 contains the mixer 21 which has been subjected to motion adaptive processing.
The output signal of sub-sample filter 1 is always guided, and
A signal obtained by delaying the output signal of the mixer 21 of the second field memory 15 by one frame is introduced to the mixer 21 and the two-dimensional filters 17 and 18. As a result, the motion adaptively processed signal of the previous frame is always fed back to the mixer 21, and the frozen image? Obtainable. In particular, in this embodiment, since the long sword signals to each filter 16, 17, 18 guided to the motion detection circuit 22 are the same, the amount of motion is basically not detected.

混合器21では準静止回路21で静止画処理された。In the mixer 21, a still image is processed in a quasi-still circuit 21.

信号のみが出力され、一度動き適応処理した倍。Only the signal is output and once subjected to motion adaptive processing.

号を再度動き適応処理することがなくなり、動。There is no need to process the motion adaptation again.

画をフリーズしてもフレーム間でのフリッカによる画質
劣化を生じない正常な画像を得ること。
To obtain a normal image that does not cause image quality deterioration due to flicker between frames even if the image is frozen.

ができる。ただし、この場合、フリーズモード。I can do it. However, in this case, freeze mode.

後、1フレーム遅れて準静止回路20の利得を1゜とす
るか、または、スイッチ回路を設けて、準。
After that, the gain of the quasi-static circuit 20 is set to 1° with a delay of one frame, or a switch circuit is provided, and the quasi-static circuit 20 is set to 1°.

静止回路20の入力を混合器21に導く必要がある?1
゜以上の第1図の本発明の一実施例の説明では、フリー
ズモード時に入力端子8からの動きベクトル信号による
動き補正を停止していない。しかし、混合器21からフ
ィールドメモリ14.15に導かれる信号は既に動き補
正を施された信号であるから・動きベクトル信号をしゃ
断するか、または第2のフィールドメモリ15での動き
補正を停止するのが望ましい。
Is it necessary to route the input of the static circuit 20 to the mixer 21? 1
In the above description of the embodiment of the present invention shown in FIG. 1, the motion correction using the motion vector signal from the input terminal 8 is not stopped in the freeze mode. However, since the signals led from the mixer 21 to the field memories 14 and 15 have already undergone motion compensation, the motion vector signal must be cut off or the motion compensation in the second field memory 15 must be stopped. is desirable.

また、以上の説明では、フリーズモード時に動き検出回
路22での動き検出を停止していないが、前述したよう
にフリーズ時に混合器21に導。
Furthermore, in the above explanation, the motion detection in the motion detection circuit 22 is not stopped in the freeze mode, but as described above, the motion detection is conducted to the mixer 21 in the freeze mode.

かれる信号は既に動き適応処理が施されている。The signal received has already been subjected to motion adaptive processing.

ために動き検出が不要である。したがって、フ。Therefore, motion detection is not required. Therefore, f.

リーズモード時に動き検出を停止するか、混合。Stop or mix motion detection when in Lease mode.

器21での混合比を強制的に静止画のみとするこ、。Forcibly setting the mixing ratio in the container 21 to only still images.

とにより、動き検出回路22での誤動作による画。This causes an image to be generated due to a malfunction in the motion detection circuit 22.

質実化を抑制することができる。ただし、この。It is possible to suppress frugality. However, this.

動き検出回路21の停止または混合器21での混合。Stopping the motion detection circuit 21 or mixing in the mixer 21.

比を強制的に静止画のみとすることは、フリー。It is free to force the ratio to be still images only.

ズモード信号によりスイッチ31が図示のように接続さ
れてから1フレーム後とするのが望まし。
It is desirable to do this one frame after the switch 31 is connected as shown in the figure by the mode signal.

い。stomach.

第3図に、本発明の他の一実施例を示す。 。FIG. 3 shows another embodiment of the present invention. .

第3図の本発明の一実施例が第1図の一実施。One embodiment of the present invention shown in FIG. 3 is similar to one embodiment of the invention shown in FIG.

例と異なる点は、遅延回路62を設けていること1゜で
ある。この遅延回路32の遅延量はサブサンプルフィル
タ16または2次元フィルタ17.18の入力端から混
合器21の出力端までの遅延量に相当し、この遅延回路
32により、通常の動作時とフリーズモード時を切換え
た場合に生じる各フィ・ 11 ・ ルタ分の遅延量を補正することができ、切換に。
The difference from the example is that a delay circuit 62 is provided. The amount of delay of this delay circuit 32 corresponds to the amount of delay from the input end of the sub-sample filter 16 or two-dimensional filter 17, 18 to the output end of the mixer 21. It is possible to correct the amount of delay for each filter that occurs when changing the time, making it easy to change the time.

よる時間ずれを生じない。ただし、この遅延量。There will be no time lag due to However, this amount of delay.

路32による遅延量だけ第1または第2のフィー。the first or second fee by the amount of delay due to path 32.

ルドメモリ14.15の遅延量を削減させ、第1の。The delay amount of the field memories 14 and 15 is reduced, and the first.

スイッチ回路の一方の入力端子から、第1と第一2のフ
ィールドメモリ14.15と第2のスイッチ。
From one input terminal of the switch circuit a first and a first second field memory 14.15 and a second switch.

回路を通って導かれる他方の入力端子までの遅。The delay to the other input terminal as it is routed through the circuit.

延量が1フレームとなるよう設定する必要かあ。Do I need to set it so that the extension amount is 1 frame?

る。Ru.

また第3図の一実施例は・第1図の一実施例、。The embodiment shown in FIG. 3 is the embodiment shown in FIG.

の説明で述べているように、第1および第2のスイッチ
回路12.13および動き補正用の第2のフィールドメ
モリ15に導かれる7リ一ズ信号を1フレーム遅延する
遅延回路33.54を設けた例を示している。同様に、
スイッチ回路35および入力端子38からのフリーズ信
号を1フレーム遅延する回路36を設け、フリーズモー
ド時に1フレーム遅れて入力端子37からの強制静止モ
ードを示す信号が混合器21に導かれ、混合器21は準
静止処理回路20からの静止画処理された信号の・12
・ みを出力させる場合の例を示している。さらに1フリ一
ズモード時に準静止回路20の利得を1と。
As mentioned in the explanation, the delay circuit 33.54 which delays the 7 reset signal guided to the first and second switch circuits 12.13 and the second field memory 15 for motion compensation by one frame is provided. An example is shown below. Similarly,
A circuit 36 is provided that delays the freeze signal from the switch circuit 35 and the input terminal 38 by one frame, and when in the freeze mode, the signal indicating the forced standstill mode from the input terminal 37 is guided to the mixer 21 with a one frame delay. 12 of the still image processed signal from the quasi-still processing circuit 20
- An example of outputting the following is shown. Furthermore, the gain of the quasi-static circuit 20 is set to 1 in the 1-freeze mode.

する代わりに、スイッチ回路39を設け、準静rb回路
20の入力信号を混合器21に導いている。この場合、
スイッチ回路39を通して混合器21に導かれる信号と
して、準静止回路の入力信号の他に1第1または第2の
2次元フィルタi7,1B(F)。
Instead, a switch circuit 39 is provided to guide the input signal of the quasi-static RB circuit 20 to the mixer 21. in this case,
As a signal led to the mixer 21 through the switch circuit 39, in addition to the input signal of the quasi-static circuit, one first or second two-dimensional filter i7, 1B (F).

入力信号でもよい。It may be an input signal.

第4図に、第1図および第2図とは異なった本発明の一
実施例を示す。
FIG. 4 shows an embodiment of the present invention that is different from FIGS. 1 and 2.

Q 第4図の一実施例の特徴は、混合器21の後段に入力端
子41からの7リ一ズ信号によりスイッチングされるス
イッチ回路39を新たに設けていることである。このス
イッチ回路39は、通常時は混合器21からの信号を出
力し、フリーズモード時には、第2のフィールドメモリ
15からの信号を出力する。したがって17リ一ズモー
ド時には1動き適応処理された信号が2つのスイッチ回
路31.39と第1および第2のフィールドメモリ14
.15で構成されるループを巡回することとなり、この
ループ内の信号を用いてフリーズ。
Q: A feature of the embodiment shown in FIG. 4 is that a switch circuit 39 that is switched by a 7-res signal from an input terminal 41 is newly provided after the mixer 21. This switch circuit 39 outputs the signal from the mixer 21 in normal times, and outputs the signal from the second field memory 15 in the freeze mode. Therefore, in the 17 reset mode, signals subjected to one motion adaptive processing are sent to the two switch circuits 31 and 39 and the first and second field memories 14.
.. It will go around a loop consisting of 15, and freeze using the signal in this loop.

画像を構成することにより、画質劣化のない正。By composing images, there is no deterioration in image quality.

常な画像を得ることができる。また、この−実。A normal image can be obtained. Also, this fruit.

流側では、フリーズ画像に用いられる信号が混。On the downstream side, the signals used for frozen images are mixed.

合冊21を通らないため、混合器21に導かれる動き耽
は任意で良く、動き検出回路22全フリーズ。
Since it does not pass through the combined volume 21, the movement guided to the mixer 21 can be arbitrary, and the movement detection circuit 22 is completely frozen.

モード時に特に停止したり1動き量を強制的に。Especially when in mode, stop or force one movement amount.

静止画モードとする必要はない。There is no need to set it to still image mode.

第5図に、本発明の他の一実施例を示す0 。FIG. 5 shows another embodiment of the present invention.

第5図の一実施例Gま、第4図の一実施例に第、。Embodiment G in FIG. 5, and Embodiment G in FIG. 4.

3図の一実施例と同じように遅延回路32を設け、通常
の動作時とフリーズモード時を切換えた場合に生じる各
フィルタの遅延時間を補正し、切換による時間ずれを抑
制するものである。ただし、この一実施例では、第6図
の一実施例と異なり、遅延回路32の遅延量とほぼ遅延
量の等しい遅延量11i′543′f設け、第2のフィ
ールドメモリ15からスイッチ回路40に導かれる信号
と、混合器21から導かれる信号とのタイミングを一致
させるのが望ましい。
As in the embodiment shown in FIG. 3, a delay circuit 32 is provided to correct the delay time of each filter that occurs when switching between normal operation and freeze mode, thereby suppressing time lag due to switching. However, in this embodiment, unlike the embodiment in FIG. It is desirable to match the timing of the signal introduced from the mixer 21 with the signal introduced from the mixer 21.

第6図に、第1〜5図の実施例と回路構成を違え、第3
のフィールドメモリ24を削減したデコーダ部分に本発
明を用いた一実施例を示す。
Figure 6 shows a third example with a different circuit configuration from the embodiments in Figures 1 to 5.
An embodiment in which the present invention is applied to a decoder section in which the field memory 24 is reduced will be shown.

この実施例の特徴は、第2のフィールドメモ1〕15か
らの信号と、動き適応処理された混合器−21からの信
号とを切換えるスイッチ回路40とともに、第1のフィ
ールドメモリ14からの信号とこの信号に静止画処理を
施した加算器47からの信号とを切換えるスイッチ回路
48を設け、フリーズモード時と通常モード時とで切換
えていることである。以下、この一実施例の動作につい
て説明する。
This embodiment is characterized by a switch circuit 40 that switches between the signal from the second field memory 1] 15 and the signal from the mixer 21 subjected to motion adaptive processing, as well as the signal from the first field memory 14. A switch circuit 48 is provided to switch between this signal and the signal from the adder 47 which has undergone still image processing, and is switched between the freeze mode and the normal mode. The operation of this embodiment will be explained below.

第6図において、44は第1および第2の2次元フィル
タ17.18と同じ特性を持った第6の2次元フィルタ
であり、第1のフィールドメモリ14からの1フィール
ド前と3フィールド前の信号とが内挿されたIF4号が
導かれ、2次元フィルタ処理が施される。この2次元フ
ィルタ処理された信号は静止回路45で静IL画処理が
施され、加算器47で1H遅延回路46からの1H前の
信号・ 15・ と加算される。通常時は2つのスイッチ回路4]〕。
In FIG. 6, reference numeral 44 indicates a sixth two-dimensional filter having the same characteristics as the first and second two-dimensional filters 17 and 18. The IF4 signal interpolated with the signal is derived and subjected to two-dimensional filter processing. This two-dimensional filtered signal is subjected to static IL image processing in a static circuit 45, and is added to the 1H previous signal 15 from the 1H delay circuit 46 in an adder 47. Normally there are two switch circuits 4]].

48が図示とは反対側に接続されており、混合器21か
らの現信壮と1フレーム前の信号とで動き適応処理され
た信号と、加算器47からの1フィールド前と3フィー
ルド前の信号とで静止画処理された信号が、内挿フィル
タ25に導かれる。
48 is connected to the side opposite to that shown in the figure, and receives the signal that has been motion adaptively processed using the current signal from the mixer 21 and the signal from one frame before, and the signal from the adder 47 for one field before and three fields before. The still image processed signal is guided to the interpolation filter 25.

内挿フィルタ25では、動画時にはスイッチ回路40か
らの動き適応処理された信号のみを用いて、静止画時に
はスイッチ回路48からの静止画処理された信号をも用
いてフィールド内挿処理することにより、第1図〜第5
図の実施例と同じ広帯域なテレビ信号を得ることができ
る。フリーズモード時は2つのスイッチ回路40と48
は図示のように接続され、内挿フィルタ25には第2の
フィールドメモリ15の出力信号と第1のフィールドメ
モリ14の出力信号とが導かれ、フィールド内挿処理さ
れる。これにより、第4図の本発明の一実施例と同様な
正常なフリーズ画像を得ることができる。
The interpolation filter 25 performs field interpolation processing using only the motion adaptively processed signal from the switch circuit 40 for moving images, and also using the still image processed signal from the switch circuit 48 for still images. Figures 1 to 5
It is possible to obtain the same broadband television signal as in the embodiment shown in the figure. In freeze mode, two switch circuits 40 and 48
are connected as shown in the figure, and the output signal of the second field memory 15 and the output signal of the first field memory 14 are guided to the interpolation filter 25 and subjected to field interpolation processing. As a result, a normal frozen image similar to that of the embodiment of the present invention shown in FIG. 4 can be obtained.

第7図に、本発明の他の一実施例を示す。FIG. 7 shows another embodiment of the present invention.

、16 ・ 第7図の一実施例は、第6図の一実施例に2゜つの遅延
回路32.49と、第1のフィールドメモ。
, 16. The embodiment of FIG. 7 is the embodiment of FIG. 6 with two delay circuits 32, 49 and a first field memo.

す14の出力信号を遅延する回路49とを設置1第。A circuit 49 for delaying the output signal of step 14 is installed.

5図の一実施例と同じように通常の動作時とフ。As in the embodiment shown in FIG. 5, during normal operation.

リーズモード時を切換えた場合に生じる各フィ。Each fee that occurs when switching to Lease mode.

ルタによる遅延時間を補正し、切控えによる時。When the delay time due to the router is corrected and cut-off is made.

間ずれの抑制を可能にしている。この場合、遅。This makes it possible to suppress gaps. In this case, slow.

迂回路49の遅延時間は遅延回路32.49とほぼ同。The delay time of the detour path 49 is almost the same as that of the delay circuit 32.49.

じ値に選ばれる。The same value is selected.

〔発明の効果1              10本発
明により、ば、フリーズモード時に動き適応処理が施さ
れた1フレーム分の信しをメモリ内で巡回させることが
でき、このメモリ内の動き適応処理された1フレーム分
の信号を1■Jいることにより、動画をフリーズした場
合に静止画処理することによって生じていた内挿エラー
または解像度劣化の抑圧された正常なフリーズ画像を得
ることができる。
[Effect 1 of the Invention 10 According to the present invention, for example, it is possible to circulate one frame worth of motion adaptive processing in the memory during freeze mode, and the one frame worth of motion adaptive processing in this memory can be circulated in the memory. By applying a signal of 1J, it is possible to obtain a normal frozen image in which interpolation errors or resolution deterioration caused by still image processing are suppressed when a moving image is frozen.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による信号処理回路の−実施例を示すブ
ロック図、第2図はミエーズ方式の。 デコーダを示す回路ブロック図1第3図は第1゜図の本
発明の実施例において、通常モードと7゜リーズモード
との切換えによる時間ずれ補正を。 可能とした回路のブロック図、第4図は本発明。 の他の実施例を示す回路ブロック図、第5図は。 第4図の本発明の実施例において、通常モード。 とフリーズモードとの切換えによる時間ずれ補。 正を可能とした回路のブロック図、第6図は7゜イール
ドメモリの削減を図ったデコーダに本発、。 明を用いた実施例を示す回路ブロック図、第7゜図は第
6図の本発明の実施例において、通常モ。 −ドと7リーズモードとの切換えによる時間ず。 れ補正を可能とした回路のブロック図である。。 9・・・A/D変換器 10・・・同期処理回路 11・・・ノイズリダクション回路 12.13,31.55,39.40.48・・・スイ
ッチ回路14・・・第1のフィールドメモリ 15・・・第2のフィールドメモリ 16・・・サブサンプルフィルタ 17.18.44・・・2次元フィルタ19・・・動画
用LPF 20・・・準静止回路 21・・・混合器 22・・・動き検出回路 23・・・テンポラルフィルタ 24・・・第3のフィールドメモリ 25・・・内挿フィルタ 26・・・クロマデコーダ 27 、28・・・D/A変換器 29・・・マトリクス回路 30 、58 、42・・・フリーズ信号の入力端子3
2 、43 、49・・・遅延回路 55 + 34 + 56 r 41・・・フリーズ信
号用1フレーム遅延回路 45・・・静止処理回路 46・・・1H遅延回路
FIG. 1 is a block diagram showing an embodiment of a signal processing circuit according to the present invention, and FIG. 2 is a Miez type signal processing circuit. FIG. 3 is a circuit block diagram showing a decoder. In the embodiment of the present invention shown in FIG. 1, time lag correction is performed by switching between normal mode and 7° lease mode. Figure 4 is a block diagram of the circuit that made this possible. FIG. 5 is a circuit block diagram showing another embodiment. In the embodiment of the invention of FIG. 4, the normal mode. Compensation for time lag by switching between and freeze mode. Figure 6 is a block diagram of the circuit that made this possible. FIG. 7 is a circuit block diagram illustrating an embodiment using a light source. - Time required for switching between mode and 7-lead mode. FIG. 2 is a block diagram of a circuit that enables error correction. . 9...A/D converter 10...Synchronization processing circuit 11...Noise reduction circuit 12.13, 31.55, 39.40.48...Switch circuit 14...First field memory 15... Second field memory 16... Sub sample filter 17.18.44... Two-dimensional filter 19... LPF for moving image 20... Quasi-static circuit 21... Mixer 22... -Motion detection circuit 23...Temporal filter 24...Third field memory 25...Interpolation filter 26...Chroma decoder 27, 28...D/A converter 29...Matrix circuit 30 , 58 , 42 . . . Freeze signal input terminal 3
2, 43, 49...Delay circuit 55 + 34 + 56 r 41...1 frame delay circuit for freeze signal 45...Still processing circuit 46...1H delay circuit

Claims (1)

【特許請求の範囲】[Claims] 1、4フィールドで一巡するサブナイキストサンプリン
グ方式により帯域圧縮された高品位テレビ信号を元の広
帯域なテレビ信号に変換する高品位テレビ受像機の信号
処理回路であって、少なくとも帯域圧縮された高品位テ
レビ信号を4フィールド分遅延する遅延回路と、帯域圧
縮された高品位テレビ信号を動画処理する動画処理回路
と、帯域圧縮された高品位テレビ信号を静止画処理する
静止画処理回路と、帯域圧縮された高品位テレビ信号の
1フレーム間または2フレーム間の動き量を検出する動
き検出回路と、該動き検出回路で検出された動き量によ
り、動画処理回路からの信号と静止画処理回路からの信
号の混合比を制御する混合器と、遅延回路の前後に設け
られたスイッチ回路とを具備し、フリーズモード時には
該スイッチ回路により、該スイッチ回路の一方の入力端
子に接続された該混合器からの出力信号を遅延回路の入
力に導くことを特徴とする高品位テレビ受像機の信号処
理回路。
A signal processing circuit for a high-definition television receiver that converts a high-definition television signal band-compressed by a sub-Nyquist sampling method that goes around in 1 and 4 fields into the original wide-band television signal, which converts at least a high-definition band-compressed signal into the original wideband television signal. A delay circuit that delays a television signal by four fields, a video processing circuit that processes a band-compressed high-definition television signal as a moving image, a still-image processing circuit that processes a band-compressed high-definition television signal as a still image, and a band compression circuit. A motion detection circuit detects the amount of motion between one frame or two frames of a high-definition television signal, and the amount of motion detected by the motion detection circuit is used to detect the signal from the video processing circuit and the still image processing circuit. It is equipped with a mixer that controls the mixing ratio of signals, and a switch circuit provided before and after the delay circuit, and in the freeze mode, the switch circuit causes the mixer connected to one input terminal of the switch circuit to A signal processing circuit for a high-definition television receiver, characterized in that the output signal is guided to the input of a delay circuit.
JP60088572A 1985-04-26 1985-04-26 Signal processing circuit for high definition television receiver Pending JPS61248691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60088572A JPS61248691A (en) 1985-04-26 1985-04-26 Signal processing circuit for high definition television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60088572A JPS61248691A (en) 1985-04-26 1985-04-26 Signal processing circuit for high definition television receiver

Publications (1)

Publication Number Publication Date
JPS61248691A true JPS61248691A (en) 1986-11-05

Family

ID=13946574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60088572A Pending JPS61248691A (en) 1985-04-26 1985-04-26 Signal processing circuit for high definition television receiver

Country Status (1)

Country Link
JP (1) JPS61248691A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104386A (en) * 1985-10-31 1987-05-14 Matsushita Electric Ind Co Ltd Receiver for band-compressed image signal
JPH0256191A (en) * 1988-08-22 1990-02-26 Nec Home Electron Ltd Still indication control circuit for muse decoder
WO2010106739A1 (en) * 2009-03-16 2010-09-23 パナソニック株式会社 Image processing device, image processing method, and image processing program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104386A (en) * 1985-10-31 1987-05-14 Matsushita Electric Ind Co Ltd Receiver for band-compressed image signal
JPH0550917B2 (en) * 1985-10-31 1993-07-30 Matsushita Electric Ind Co Ltd
JPH0256191A (en) * 1988-08-22 1990-02-26 Nec Home Electron Ltd Still indication control circuit for muse decoder
WO2010106739A1 (en) * 2009-03-16 2010-09-23 パナソニック株式会社 Image processing device, image processing method, and image processing program

Similar Documents

Publication Publication Date Title
US5144427A (en) Television receiver decoder apparatus for bandwidth-compressed high definition television signal
JPH02177785A (en) Signal converter
US5018010A (en) Decoder for subsampled video signal
JPS61248691A (en) Signal processing circuit for high definition television receiver
JP2634403B2 (en) Video signal processing device
JP2658050B2 (en) Television receiver
JPS62172875A (en) Reproducing system for multiplex sample transmission signal
JPH06165133A (en) Muse decoder
JPH0771268B2 (en) TV receiver signal processing circuit
JP2772291B2 (en) Decoder for multiple subsampled transmission signals
JP2669543B2 (en) Image signal processing circuit
JP2504441B2 (en) Motion detection circuit
JPS6251390A (en) Signal processing circuit for high-definition television receiver
JPH03295376A (en) High definition television receiver with strobe function
JPH0569351B2 (en)
JPH033583A (en) Signal processing circuit for high definition television receiver
JPS62189893A (en) Television signal receiving method and its receiver
JPH0324882A (en) Signal converter
JPH07274135A (en) High definition television receiver
JPS61242480A (en) Band compression transmitting device
JPH08275124A (en) Image processor
JPH0488795A (en) Receiver for band compressed television signal
JPH04373382A (en) Motion compensating device
JPH0244986A (en) Receiver for band compression television signal
JPH0344186A (en) Signal converter