JPS61247032A - テ−パエツチング方法 - Google Patents
テ−パエツチング方法Info
- Publication number
- JPS61247032A JPS61247032A JP8775285A JP8775285A JPS61247032A JP S61247032 A JPS61247032 A JP S61247032A JP 8775285 A JP8775285 A JP 8775285A JP 8775285 A JP8775285 A JP 8775285A JP S61247032 A JPS61247032 A JP S61247032A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- mask
- sputtering
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ドライエツチング方法の改良に係わり、特に
被処理基体をテーパを付けてエツチングするテーパエツ
チング方法に関する。
被処理基体をテーパを付けてエツチングするテーパエツ
チング方法に関する。
近年、半導体集積回路の微細化に伴い、反応性イオンエ
ツチング技術が導入され、レジストパターンに沿った垂
直なエツチング形状が達成されるようになっている。し
かし、工程によっては、例えば２層ポリシリコンプロセ
スにおける第１ポリシリコンや埋込み型素子分離領域形
成における単結晶３ｉ等のエツチングにおいては、垂直
よりもむしろテーパを付けることが望ましい場合がある
。
ツチング技術が導入され、レジストパターンに沿った垂
直なエツチング形状が達成されるようになっている。し
かし、工程によっては、例えば２層ポリシリコンプロセ
スにおける第１ポリシリコンや埋込み型素子分離領域形
成における単結晶３ｉ等のエツチングにおいては、垂直
よりもむしろテーパを付けることが望ましい場合がある
。
反応性イオンエツチング装置を用いてテーパ加工する方
法として、エツチングガスにエタンやメタン等の炭化水
素ガスを添加し、炭化水素ガスによるポリマーの堆積と
エツチングとを同時に起こす方法が提案されている（君
塚他、第２９回春季応物連合講演会予［ｊ−Ｐ、３８１
．２ａｄ５．１９８２ ＞ 、この方法でテーパの形成
されるメカニズムを第３図を参照して簡単に説明する。
法として、エツチングガスにエタンやメタン等の炭化水
素ガスを添加し、炭化水素ガスによるポリマーの堆積と
エツチングとを同時に起こす方法が提案されている（君
塚他、第２９回春季応物連合講演会予［ｊ−Ｐ、３８１
．２ａｄ５．１９８２ ＞ 、この方法でテーパの形成
されるメカニズムを第３図を参照して簡単に説明する。
第３図（ａ）に示す如＜Ｓｉ基板３１上には、予めエツ
チングマスク材としてＳｉＯ２膜３２膜形２されている
ものとする。これを、真空容器内に対向配置された平行
平板電極の一方の電極上に配置する。その後、容器内に
例えば塩素とメタンとの混合ガスを導入し、電極間に高
周波電力を印加して放電を生起すると、まずメタンが重
合し、第３図（ｂ）に示す如く全面にポリエチレン膜３
４が堆積する。これと同時にイオン衝撃があるので、第
３図（Ｃ）に示す如く表面上に堆積したポリエチレン膜
３４は破壊され、この部分でのエツチングは進む。しか
し、イオンが入射しないパターンの側壁のポリエチレン
膜３４は破壊されずに残留する。従って、次のエツチン
グは、ポリエチレン膜３４の膜厚分だけパターン端部か
ら離れたところで起こる。このようなプロセスの繰返し
によって、第３図（ｄ）に示す如＜Ｓｉのエツチング断
面にテーパが形成される。なお、このテーバ角度は、デ
ポジションとエツチングの起こる比率、即ち塩素とメタ
ンとの混合比により選択することができる。
チングマスク材としてＳｉＯ２膜３２膜形２されている
ものとする。これを、真空容器内に対向配置された平行
平板電極の一方の電極上に配置する。その後、容器内に
例えば塩素とメタンとの混合ガスを導入し、電極間に高
周波電力を印加して放電を生起すると、まずメタンが重
合し、第３図（ｂ）に示す如く全面にポリエチレン膜３
４が堆積する。これと同時にイオン衝撃があるので、第
３図（Ｃ）に示す如く表面上に堆積したポリエチレン膜
３４は破壊され、この部分でのエツチングは進む。しか
し、イオンが入射しないパターンの側壁のポリエチレン
膜３４は破壊されずに残留する。従って、次のエツチン
グは、ポリエチレン膜３４の膜厚分だけパターン端部か
ら離れたところで起こる。このようなプロセスの繰返し
によって、第３図（ｄ）に示す如＜Ｓｉのエツチング断
面にテーパが形成される。なお、このテーバ角度は、デ
ポジションとエツチングの起こる比率、即ち塩素とメタ
ンとの混合比により選択することができる。
しかしながら、この種の方法にあっては次のような問題
がおった。即ち、テーパ角度がパターンのサイズに依存
すると共に、第４図（ａ）に示す如く小さな汝きパター
ンではマスクの端部からテーパが付くのに対し、同図＜
ｂ＞に示す如く大きな後きパターンではマスクの端部か
ら少し離れたところからテーパが付く。つまり、マスク
の端部に出っ張り（未エツチング部）３６が生じる。こ
のような形状は、寸法変換誤差の原因となるため、好ま
しくないものである。
がおった。即ち、テーパ角度がパターンのサイズに依存
すると共に、第４図（ａ）に示す如く小さな汝きパター
ンではマスクの端部からテーパが付くのに対し、同図＜
ｂ＞に示す如く大きな後きパターンではマスクの端部か
ら少し離れたところからテーパが付く。つまり、マスク
の端部に出っ張り（未エツチング部）３６が生じる。こ
のような形状は、寸法変換誤差の原因となるため、好ま
しくないものである。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、パターンサイズに起因する寸法変換誤
差を生じることなく、テーパ状のエツチング形状を得る
ことのできるテーパエツチング方法を提供することにあ
る。
とするところは、パターンサイズに起因する寸法変換誤
差を生じることなく、テーパ状のエツチング形状を得る
ことのできるテーパエツチング方法を提供することにあ
る。
本発明の骨子は、湧常のエツチングにより形成されたマ
スク端部の出っ張りを、スパッタリングにより除去する
ことにある。
スク端部の出っ張りを、スパッタリングにより除去する
ことにある。
本発明者等が鋭意研究を行った結果、テーバ角度のパタ
ーン依存性は、一種のローディング効果であることが判
った。即ち、小さな扱きパターンでは、エツチング面積
がマスク面積に比較して少なく、一方大きな扱きパター
ンではエツチング面積がマスク面積に比較して非常に大
きい。このため、エツチング面積近傍での塩素とメタン
との濃度比は、大きな扱きパターン程メタンが豊富な状
態、つまり堆積が起こり易い雰囲気となっている。
ーン依存性は、一種のローディング効果であることが判
った。即ち、小さな扱きパターンでは、エツチング面積
がマスク面積に比較して少なく、一方大きな扱きパター
ンではエツチング面積がマスク面積に比較して非常に大
きい。このため、エツチング面積近傍での塩素とメタン
との濃度比は、大きな扱きパターン程メタンが豊富な状
態、つまり堆積が起こり易い雰囲気となっている。
ざらに、マスクで、ある５ｉ０２等の酸化膜もエツチン
グされ酸素を放出する。大きな後きパターンでは上述の
如くマスク面積が小さいために、放出酸素量が少ない。
グされ酸素を放出する。大きな後きパターンでは上述の
如くマスク面積が小さいために、放出酸素量が少ない。
酸素は、エツチング面近傍のメタンを酸化する作用を有
する。この酸素量が少ないと云うことも、大きな束きパ
ターンで堆積が起こり易い原因の一つとなっていてる。
する。この酸素量が少ないと云うことも、大きな束きパ
ターンで堆積が起こり易い原因の一つとなっていてる。
また、マスクとして５ｉ０２等の絶縁膜を用いた場合、
マスク自体が帯電し被エツチング面に入射するイオンを
曲げる虞れがある。特に、大きな俵きパターンでは、パ
ターン側壁の近傍において該近傍のパターン側壁からの
影響を強く受け、イオンが大きく曲げられる。この問題
も、パターンサイズにより寸法変換誤差を生じる原因と
考えられる。
マスク自体が帯電し被エツチング面に入射するイオンを
曲げる虞れがある。特に、大きな俵きパターンでは、パ
ターン側壁の近傍において該近傍のパターン側壁からの
影響を強く受け、イオンが大きく曲げられる。この問題
も、パターンサイズにより寸法変換誤差を生じる原因と
考えられる。
このように、堆積とエツチングとの競合反応に応じてテ
ーパを形成する方法では、パターンサイズに起因する寸
法変換誤差は本質的に生じる問題であり、避けられない
と考えられる。
ーパを形成する方法では、パターンサイズに起因する寸
法変換誤差は本質的に生じる問題であり、避けられない
と考えられる。
そこで本発明では、エツチング後、希ガス或いは酸化性
ガスのプラズマを用いて堆積物をスパッタリング作用又
は化学反応によって除去した後、スパッタリング作用に
よってマスク端部からの出っ張りを取除くことを特徴と
する。
ガスのプラズマを用いて堆積物をスパッタリング作用又
は化学反応によって除去した後、スパッタリング作用に
よってマスク端部からの出っ張りを取除くことを特徴と
する。
即ち本発明は、被処理基体をテーパを付けて選択的にエ
ツチングするテーパエツチング方法において、被処理面
上にエツチングマスクが形成された被処理基体を一対の
電極間に配置したのち、上記電極間にハロゲン原子を含
有するエツチング用ガスと放電により堆積膜を生成する
堆積用ガスとの混合ガスを導入すると共に、該電極間に
放電を生起して上記被処理基体を選択エツチングし、次
いで上記被処理基体を被エツチング物に対し不活性なガ
ス雰囲気中でスパッタリングするようにした方法である
。
ツチングするテーパエツチング方法において、被処理面
上にエツチングマスクが形成された被処理基体を一対の
電極間に配置したのち、上記電極間にハロゲン原子を含
有するエツチング用ガスと放電により堆積膜を生成する
堆積用ガスとの混合ガスを導入すると共に、該電極間に
放電を生起して上記被処理基体を選択エツチングし、次
いで上記被処理基体を被エツチング物に対し不活性なガ
ス雰囲気中でスパッタリングするようにした方法である
。
本発明によれば、スパッタリング作用によりマスク端部
の出っ張りを除去することができる。従って、パターン
寸法変換誤差を著しく低減することができ、微細化及び
高集積化に有効である。ここで、スパッタリング率は、
通常被エツチング物に対するイオンの入射角が６０度程
度の時に最大となるので、前述したマスク端部の出っ張
りを除去するのに極めて有効である。
の出っ張りを除去することができる。従って、パターン
寸法変換誤差を著しく低減することができ、微細化及び
高集積化に有効である。ここで、スパッタリング率は、
通常被エツチング物に対するイオンの入射角が６０度程
度の時に最大となるので、前述したマスク端部の出っ張
りを除去するのに極めて有効である。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例に係わるテー
パエツチング工程を示す断面図である。
パエツチング工程を示す断面図である。
まず、第１図（ａ）に示す如く面方位（１００）のＰ型
Ｓ１基板１１を１０００ ［’Ｃ］で湿式酸化し、基板
１１上にマスク材としてのＳｉＯ２膜１２膜形２した。
Ｓ１基板１１を１０００ ［’Ｃ］で湿式酸化し、基板
１１上にマスク材としてのＳｉＯ２膜１２膜形２した。
続いて、このＳｉＯ２膜１２上にポジ型フォトレジスト
１３を塗布し、このレジスト１３をパターニングしてレ
ジストパターンを形成した。ここで、レジストパターン
には、小さい汰きパターン大きな扱きパターンの双方を
形成した。
１３を塗布し、このレジスト１３をパターニングしてレ
ジストパターンを形成した。ここで、レジストパターン
には、小さい汰きパターン大きな扱きパターンの双方を
形成した。
次いで、第２図に示す如きエツチング装置を用い、ＣＨ
Ｆ３ガスを用いた反応性イオンエツチングにより、Ｓ
ｉ ０２膜１２を選択エツチングしてマスクパターンを
形成した。その債、酸素プラズマアッシャ−によりレジ
スト１３を除去して第１図（ｂ）に示す形状を得た。
Ｆ３ガスを用いた反応性イオンエツチングにより、Ｓ
ｉ ０２膜１２を選択エツチングしてマスクパターンを
形成した。その債、酸素プラズマアッシャ−によりレジ
スト１３を除去して第１図（ｂ）に示す形状を得た。
なお、第２図に示す装置は通常の反応性イオンエツチン
グ装置と同様でおり、図中２１は真空容器、２２．２３
は平行平板電極、２４は試料、２５はマツチング回路、
２６は高周波電源、２７はガス導入口、２８はガス排気
口をそれぞれ示している。この装置を用いて上記エツチ
ングを行うには、まず第１図（ａ＞に示す形状の試料２
４を平行平板電極２２．２３の一方に載置する。そして
、容器２１内にＣＨＦ３ガスを導入すると共に、電極２
２．２３間に高周波電力を印加して放電プラズマを生成
すればよい。また、上記レジスト１３の除去は、容器２
１内から試料２４を一旦取出した後、上記装置とは別の
酸素プラズマアッシャ−を用いて行った。
グ装置と同様でおり、図中２１は真空容器、２２．２３
は平行平板電極、２４は試料、２５はマツチング回路、
２６は高周波電源、２７はガス導入口、２８はガス排気
口をそれぞれ示している。この装置を用いて上記エツチ
ングを行うには、まず第１図（ａ＞に示す形状の試料２
４を平行平板電極２２．２３の一方に載置する。そして
、容器２１内にＣＨＦ３ガスを導入すると共に、電極２
２．２３間に高周波電力を印加して放電プラズマを生成
すればよい。また、上記レジスト１３の除去は、容器２
１内から試料２４を一旦取出した後、上記装置とは別の
酸素プラズマアッシャ−を用いて行った。
次いで、第１図（ｂ）に示す試料を再び第２図に示す装
置の容器２１内に配置し、塩素３０［ｓｃｃｍ］ 、メ
タン１０ ［ｓｃｃｍ］ 、圧力０．１５［ｔＯｒｒ］
、高周波電力８００ ［Ｗ］で、９０秒間エツチング
を行った。このエツチングにより、第１図（Ｃ）に示す
如くマスク１２及びエツチング側壁には重合膜（堆積Ｉ
ＩＩ）１４が徐々に付着し、これと共にテーパ状のエツ
チング溝１５が形成された。
置の容器２１内に配置し、塩素３０［ｓｃｃｍ］ 、メ
タン１０ ［ｓｃｃｍ］ 、圧力０．１５［ｔＯｒｒ］
、高周波電力８００ ［Ｗ］で、９０秒間エツチング
を行った。このエツチングにより、第１図（Ｃ）に示す
如くマスク１２及びエツチング側壁には重合膜（堆積Ｉ
ＩＩ）１４が徐々に付着し、これと共にテーパ状のエツ
チング溝１５が形成された。
上記第１図（Ｃ）に示す試料を２つに切断し、一方を酸
素プラズマアッシャ−内に入れ、プラズマ灰化によって
重合膜１４を除去した。また、他方は、再び前記第２図
に示す装置の容器２１内に入れ、０２流量３０ ［ｓｃ
ｃｍ］ 、圧力０．０１［ｔｏｒｒ］ 、高周波電力５
００ ［Ｗ］で２分間処理した。即ち、０２ガスプラズ
マによりスパッタリング処理した。
素プラズマアッシャ−内に入れ、プラズマ灰化によって
重合膜１４を除去した。また、他方は、再び前記第２図
に示す装置の容器２１内に入れ、０２流量３０ ［ｓｃ
ｃｍ］ 、圧力０．０１［ｔｏｒｒ］ 、高周波電力５
００ ［Ｗ］で２分間処理した。即ち、０２ガスプラズ
マによりスパッタリング処理した。
これら２つの試料の断面をＳＥＭ （走査型電子顕微鏡
）を用いて観察したところ、酸素プラズマ灰化によって
重合膜１４を除去しただけの試料は、第１図（ｄ）に示
す如くマスクの端部に出っ張り（未エツチング部）１６
が見られた。これに対し、０２ガスにより反応性イオン
エツチング処理した試料では、酸素イオンスパッタリン
グの効果により、第１図（ｅ）に示す如くマスク端部の
出っ張りが除去され、この部分１７は丸みを帯びたもの
となっていた。
）を用いて観察したところ、酸素プラズマ灰化によって
重合膜１４を除去しただけの試料は、第１図（ｄ）に示
す如くマスクの端部に出っ張り（未エツチング部）１６
が見られた。これに対し、０２ガスにより反応性イオン
エツチング処理した試料では、酸素イオンスパッタリン
グの効果により、第１図（ｅ）に示す如くマスク端部の
出っ張りが除去され、この部分１７は丸みを帯びたもの
となっていた。
このように本実施例方法によれば、反応性イオンエツチ
ングにより選択エツチングした試料を、０２ガス中にて
スパッタリングすることにより、マスク端部の出っ張り
を除去することができる。
ングにより選択エツチングした試料を、０２ガス中にて
スパッタリングすることにより、マスク端部の出っ張り
を除去することができる。
このため、マスクパターンのサイズに起因する寸法誤差
を生じることなく、所望のテーパ形状を実現することが
できる。また、上記スパッタリング処理は、マスク及び
エツチング側壁の重合膜の除去工程としても機能する。
を生じることなく、所望のテーパ形状を実現することが
できる。また、上記スパッタリング処理は、マスク及び
エツチング側壁の重合膜の除去工程としても機能する。
このため、従来の重合膜除去工程の代りに上記スパッタ
リング処理を行うことにより、従来方法と比較しても工
程が増える等の不都合はない。従って、テーパ断面が必
要な各種エツチングに適用して絶大なる効果が得られる
。
リング処理を行うことにより、従来方法と比較しても工
程が増える等の不都合はない。従って、テーパ断面が必
要な各種エツチングに適用して絶大なる効果が得られる
。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記被エツチング物は３ｉ基板に限るもの
ではなく、ポリＳ１膜、ＳｉＯ２膜或いはへ２膜に適用
することもできる。また、エツチング用ガスとしての塩
素の代りには、少なくともハロゲン原子を含有するガス
であれば用いることができる。ざらに、堆積用ガスとし
てのメタンの代りには、放電により堆積膜を生成するガ
スであればよく、メタン以外の炭化水素或いは炭化水素
化合物を用いることができる。また、スパッタリング時
に用いる酸素の代りには、被エツチング物に対し不活性
なガスであればよく、一酸化炭素、二酸化炭素、亜酸化
窒素、二酸化窒素、二酸化イオウ、三酸化イオウ、水蒸
気のいずれか一つ、或いはこれらの複数種の混合ガスを
でおってもよい。さらに、希ガスを用いることも可能で
ある。また、エツチング装置は第２図の構成に回答限定
されるものではなく、適宜変更可能である。
い。例えば、前記被エツチング物は３ｉ基板に限るもの
ではなく、ポリＳ１膜、ＳｉＯ２膜或いはへ２膜に適用
することもできる。また、エツチング用ガスとしての塩
素の代りには、少なくともハロゲン原子を含有するガス
であれば用いることができる。ざらに、堆積用ガスとし
てのメタンの代りには、放電により堆積膜を生成するガ
スであればよく、メタン以外の炭化水素或いは炭化水素
化合物を用いることができる。また、スパッタリング時
に用いる酸素の代りには、被エツチング物に対し不活性
なガスであればよく、一酸化炭素、二酸化炭素、亜酸化
窒素、二酸化窒素、二酸化イオウ、三酸化イオウ、水蒸
気のいずれか一つ、或いはこれらの複数種の混合ガスを
でおってもよい。さらに、希ガスを用いることも可能で
ある。また、エツチング装置は第２図の構成に回答限定
されるものではなく、適宜変更可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
て実施することができる。
第１図（ａ）〜（ｅ）は本発明の一実施例に係わるテー
パエツチング工程を示す断面図、第２図は上記実施例方
法に使用した反応性イオンエツチング装置の概略構成を
示す断面図、第３図（ａ）〜（ｄ）はテーパエツチング
のメカニズムを説明するための断面図、第４図（ａ）（
ｂ）は従来の問題点を説明するための断面図である。 １１・・・Ｓｉ基板（被エツチング物）、１２・・・Ｓ
ｉＯ２膜（マスク）、１３・・・レジスト、１４・・・
重合膜（堆積膜）、１５・・・エツチング溝、１６・・
・出っ張り（未エツチング部）、２１・・・真空容器、
２２．２３・・・平行平板電極、２４・・・試料、２５
・・・マツチング回路、２６・・・高周波電源、２７・
・・ガス導入口、２８・・・ガス排気口。 出願人代理人 弁理士 鈴江武彦 第１図 ゛！
パエツチング工程を示す断面図、第２図は上記実施例方
法に使用した反応性イオンエツチング装置の概略構成を
示す断面図、第３図（ａ）〜（ｄ）はテーパエツチング
のメカニズムを説明するための断面図、第４図（ａ）（
ｂ）は従来の問題点を説明するための断面図である。 １１・・・Ｓｉ基板（被エツチング物）、１２・・・Ｓ
ｉＯ２膜（マスク）、１３・・・レジスト、１４・・・
重合膜（堆積膜）、１５・・・エツチング溝、１６・・
・出っ張り（未エツチング部）、２１・・・真空容器、
２２．２３・・・平行平板電極、２４・・・試料、２５
・・・マツチング回路、２６・・・高周波電源、２７・
・・ガス導入口、２８・・・ガス排気口。 出願人代理人 弁理士 鈴江武彦 第１図 ゛！
Claims (6)
- （１）被処理面上にエッチングマスクが形成された被処
理基体を一対の電極間に配置する工程と、上記電極間に
ハロゲン原子を含有するエッチング用ガスと放電により
堆積膜を生成する堆積用ガスとの混合ガスを導入すると
共に、該電極間に放電を生起して上記被処理基体を選択
的にエッチングする工程と、次いで上記被処理基体を被
エッチング物に対し不活性なガス雰囲気中でスパッタリ
ングすることを特徴とするテーパエッチング方法。 - （２）前記エッチング用ガスとして、塩素を用いたこと
を特徴とする特許請求の範囲第１項記載のテーパエッチ
ング方法。 - （３）前記堆積用ガスとして、炭化水素或いは炭化水素
化合物を用いたことを特徴とする特許請求の範囲第１項
記載のテーパエッチング方法。 - （４）前記スパッタリング時に用いる不活性なガスは、
希ガスであることを特徴とする特許請求の範囲第１項記
載のテーパエッチング方法。 - （５）前記スパッタリング時に用いる不活性なガスは、
酸素、一酸化炭素、二酸化炭素、亜酸化窒素、二酸化窒
素、二酸化イオウ、三酸化イオウ、水蒸気のいずれか一
つ、或いはこれらの複数種の混合ガスであることを特徴
とする特許請求の範囲第１項記載のテーパエッチング方
法。 - （６）前記一対の電極は、平行平板電極であることを特
徴とする特許請求の範囲第１項記載のテーパエッチング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8775285A JPS61247032A (ja) | 1985-04-24 | 1985-04-24 | テ−パエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8775285A JPS61247032A (ja) | 1985-04-24 | 1985-04-24 | テ−パエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61247032A true JPS61247032A (ja) | 1986-11-04 |
Family
ID=13923669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8775285A Pending JPS61247032A (ja) | 1985-04-24 | 1985-04-24 | テ−パエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61247032A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417213A (en) * | 1987-07-09 | 1989-01-20 | Kansai Nippon Electric | Forming method for thin film slant face part |
| JPH01304736A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 複合物薄膜の製造方法及び薄膜トランジスタの製造方法 |
| JPH0344030A (ja) * | 1989-06-30 | 1991-02-25 | American Teleph & Telegr Co <Att> | 半導体デバイスの製作方法 |
| US5381029A (en) * | 1991-03-01 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including semiconductor layer having impurity region and method of manufacturing the same |
| WO2000054327A1 (de) * | 1999-03-11 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572088A (en) * | 1978-11-20 | 1980-05-30 | Gen Electric Co Ltd | Method of manufacturing monolithic array of semiconductor light emission diode |
-
1985
- 1985-04-24 JP JP8775285A patent/JPS61247032A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572088A (en) * | 1978-11-20 | 1980-05-30 | Gen Electric Co Ltd | Method of manufacturing monolithic array of semiconductor light emission diode |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417213A (en) * | 1987-07-09 | 1989-01-20 | Kansai Nippon Electric | Forming method for thin film slant face part |
| JPH01304736A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 複合物薄膜の製造方法及び薄膜トランジスタの製造方法 |
| JPH0344030A (ja) * | 1989-06-30 | 1991-02-25 | American Teleph & Telegr Co <Att> | 半導体デバイスの製作方法 |
| US5381029A (en) * | 1991-03-01 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including semiconductor layer having impurity region and method of manufacturing the same |
| US5446301A (en) * | 1991-03-01 | 1995-08-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including semiconductor layer having impurity region and method of manufacturing the same |
| WO2000054327A1 (de) * | 1999-03-11 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente |
| WO2000054326A1 (de) * | 1999-03-11 | 2000-09-14 | Infineon Technologies Ag | Grabenisolation für elektrisch aktive bauelemente |
| US6583020B2 (en) | 1999-03-11 | 2003-06-24 | Infineon Technologies Ag | Method for fabricating a trench isolation for electrically active components |
| DE19910886B4 (de) * | 1999-03-11 | 2008-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060132A (en) | High density plasma CVD process for making dielectric anti-reflective coatings | |
| JP2553513B2 (ja) | 有機マスクを状態調節するための方法 | |
| US6008139A (en) | Method of etching polycide structures | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| WO2006028858A2 (en) | Methods of removing photoresist on substrates | |
| JPH05247673A (ja) | 酸化物部分および窒化物部分を含む被処理体のエッチング方法 | |
| JP2006507667A (ja) | 材料を除去するためのシステムおよび方法 | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| KR920010775B1 (ko) | 실리콘 표면상의 실리콘 산화막 제거방법 | |
| JPH07153746A (ja) | ドライエッチング室のクリーニング方法 | |
| JP2009530861A (ja) | 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス | |
| WO1995002076A1 (fr) | Procede de formation d'une couche mince | |
| US7396769B2 (en) | Method for stripping photoresist from etched wafer | |
| US7183220B1 (en) | Plasma etching methods | |
| JPS61247032A (ja) | テ−パエツチング方法 | |
| JPS61247033A (ja) | テ−パエツチング方法 | |
| US6455232B1 (en) | Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| JP3865323B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JPH05129246A (ja) | 半導体製造装置のクリーニング方法 | |
| JPH05136097A (ja) | 微細加工方法および微細加工装置 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JPS6399535A (ja) | 半導体装置の製造方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JPH03155621A (ja) | ドライエッチング方法 |