JPS61245249A - プログラム実行監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的には集積回路に関し、特に、プログラム
された処理装置のプログラム実行を監視するために集積
回路に組込まれる監視回路に関する。

工業用及び電気ガス等偽業用に用いる測定及び制御電子
機器にはその性能を高めるためにプログラムされたマイ
クロプロセッサ装置が用いられているが、このような装
置にも短所がないわけではない。例えば、多くのマイク
ロプロセッサ装置はアナログ／デジタル・コンバータを
含むアナログ信号処理回路及びこれと併用されるアナロ
グ信号多重化／レンジ設定回路を必要とする。しかも、
マイクロプロセッサはマイクロプロセッサのプログラム
された命令の実行に関連して用いるいわゆる「パワー・
オン／ダウン」リセット及び「デツトマン」リセットの
機能を行なう監視回路を必要とする。また、このような
電子機器は例外なく給電及びその調整回路を必要とする
。従って、上記補助回路のコスト及び複雑さがプログラ
ム・マイクロプロセッサ装置によって得られる性能の向
上を相殺しかねない。

そこで、マイクロプロセッサの可能性をもっと高めるた
め、これらの補助回路′のコスト及び複雑さを著しく軽
減する新規の方法を発見することが回路設計者にとって
チャンレンジの対象となっている。そのような方法の一
つとして、本発明はこれらの必要な補助回路を組合わせ
てカスタム・メートの単一リニヤ集積回路とすることに
より、マイクロプロセッサ装置の用途拡大を計るもので
ある。補助回路を単一の集積回路として実施すれば、そ
の結果として信頼性が高まり、利用の頻度と生産量の増
大につれて究極的にはコストが減少する。

本発明の目的は、処理装置のプログラム実行を監視する
ために集積回路に用いる新規な監視回路を提供すること
にある。

上記目的に鑑み、本発明は、処理装置のプログラム実行
を、プログラム実行中に処理装置から、適正なプログラ
ム実行状態ならば所定の範囲内で、不適正なプログラム
実行状態ならば前記範囲をはずれて発生する再開信号を
モニタすることによって監視し、不適正なプログラム実
行状態を識別すると、処理装置に供給されてそのプログ
ラム実行を所定の点に復帰させるリセット信号を発生さ
せ、前記点においてリセット信号が消えると同時にプロ
グラム実行の継続が可能となるようにして不適正なプロ
グラム実行状態を解消するため集積回路中に用いる監視
回路において、再開信号の見掛は範囲を表わす値の第１
信号を発生する回路手段と、第１信号及び第１基準信号
に応答し、第１信号の値が第１基準信号の値よりも大き
ければ第１制御信号を発生する第１回路手段と、第１信
号及び第２基準信号に応答し、第１信号の値が第２基準
信号の値よりも小さければ第２制御信号を発生する第２
回路手段と、第１基準信号を第１の値にセットし、第２
基準信号を第１の値よりも小さい第２の値にセットする
第３回路手段と、第１制御信号が発生すると、その制御
下に第１基準信号を第１設定値からこれよりも小さい第
３設定値に変化させ、この第３設定値が第１制御信号発
生の間維持されるようにする第４回路手段と、第２制御
信号が発生すると、その制御下に第２基準信号を第２設
定値からこれよりも大きい設定値に変化させ、第２制御
信号が発生している間この第４設定値が維持されるよう
にする第５回路手段と、第１制御手段が発生すると、そ
の制御下に第１信号の値を、第１制御信号が発生してい
る間、第１の所定速度で低下させる第６回路手段と、第
２制御信号が発生すると、その制御下に第１信号の値を
、第２制御信号が発生している間、第２の所定速度で増
大させる第７回路手段と、第１及び第２制御信号が発生
すると、その制御下にリセット信号を発生する回路手段
とから成ることを特徴とする監視回路を提供する。

以下、添付図面を参照して本発明の実施例を詳細に説明
する。

第１図を参照して、アナログ信号処理、プログラム実行
監視、及び給電モニタ／制御の機能を含むカスタム・リ
ニヤ集積回路２０が、従来型集積回路タイプのアナログ
／デジタル（Ａ／口）コンバータ２２、ＩｎｔｅｌＣｏ
ｒｐｏｒａｔｉｏｎ製Ｍｏｄｅｌ　Ｎｏ、　８０５１の
ようなマイクロプロセッサ装置２４、及び第１図の機能
ブロックダイヤグラムに示すような給電回路２６と一つ
のアーキテクチャを構成するように接続されている。カ
スタム・リニヤ集積回路２０の適当な実施例を第２図に
機能ブロックダイヤグラムで示した。

詳細には、第１及び２図に示すように、複数のアナログ
信号Ａ、Ｂ、Ｃ及びＧが集積回路２０のアナログ信号多
重化回路２８に供給され、マイクロプロセッサ装置２４
が選択信号Ｓ１及びＳ２を含む信号線３ｏを利用してア
ナログ信号の１つを選択する０選択信号Ｓ１及びｓ２の
コードに従って、アナログ信号Ａ、Ｂ、Ｃ及びＧの１つ
が信号線３２を介して集積回路２゜中のレンジ設定回路
３４へ伝送される。レンジ設定回路３４の目的は、コン
バータ２２の制限ダイナミック・レンジを超えることな
くコンバータ２２によるデジタル変換の分解能を最大に
するようにレンジ設定された信号を提供することに・あ
る。この実施例の場合、マイクロプロセッサ装置２４は
信号線３８に現われるオーバレンジ信号をモニタしなが
ら、信号線３６を介して供給される選択信号Ｒ１及びＲ
２を利用して所要のレンジを選択する。

レンジ設定が行なわれると、レンジ設定回路３４から信
号線４０を介してＡ／Ｄコンバータ２２にレンジ設定ア
ナログ信号が供給される。このレンジ設定／選択アナロ
グ信号のＡ／Ｄ変換はマイクロプロセッサ装置２４が信
号線４４を介して制御し、デジタル化されたアナログ信
号が制御線４２を介してマイクロプロセッサ装置２４へ
送られる。

集積回路２０はまた給電回路２６の種々の電圧を調整す
る回路を含む。この実施例の場合、給電回路２６はｖ１
電圧及びΦ５ｖ電圧の双方を発生させ、■＋及び５ｖ電
圧は集積回路２０に含まれる調整器がそれぞれ信号線４
６．４８を利用して感知する。集積回路２０中のＶ＋調
整器５０は信号線４６を介して感知されたＶ＋電圧を例
えば５ｖの基準電圧と比較し、駆動信号線５２を介して
給電回路２６を、両電圧の差を一定に維持するように調
整する。

また、集積回路２０中の５ｖ調整器５６に電流バイアス
ＩＢＩ□が供給される。この実施例の場合、調整器５６
は調整器５６の両端に充分な電圧を維持するツェナーダ
イオードとして機能する。調整器５６はまた、その非反
転（＋）入力に例えば１．２５Ｖの基準電圧を供給され
、その反転（−）入力に、分割比が例えば１：４の適当
な抵抗分割回路網を介して５ｖ電圧感知線４８が接続し
ている高利得演算増幅器として動作する。調整器５６の
出力信号は駆動信号線６０を介しして５ｖ給電回路を調
整する。この実施例の場合、５ｖバスはＡ／Ｄコンバー
タ２２及びマイクロプロセッサ装置２４にも給電する。

調整器５６はまた、パワーアップ状況もパワーダウン状
況もあり得る５ｖ給電回路の電圧不足状態を検知してこ
れを指示する信号６２を発する。

さらにまた、集積回路２０はプログラム実行中に処理装
置２４から発生して信号線６４を介して供給される再開
信号をモニタすることにより処理装置２４のプログラム
の実行を監視する、ブロック７０で表わした回路を含む
。不適当なプログラム実行または給電回路の電圧不足を
示すような状態が発生すると、監視回路からリセット信
号が発生し、信号線６６を介してマイクロプロセッサ装
置２４に供給されてそのプログラム実行を所定の点に復
帰させ、その点においてリセット信号６６が消えると同
時にプログラム実行が継続される。監視回路７０は主と
してその入力において測定される電圧ＶＲ及これによっ
て得られる電流ＩＲ３の大きさと方向に関連した動作を
する。回路７０については第７〜１０図との関連でさら
に詳細に説明する。

次に第３図の機能ブロックダイヤグラム及び第４図の回
路図に沿ってアナログ信号多重化回路２８を詳細に説明
する。この実施例では、アナログ信号Ａ、Ｂ、Ｃ及びＧ
をそれぞれの電流工え＋ＩＢ＋ＩＣ及びＩ（Ｉで表わす
。アナログ信号多重化回路はアナログ入力電流信号ＩＡ
、Ｉｎ、ＩＣ及びＩＯとそれぞれ対応する複数の入力電
流パス８０．８１．８２及び８３を有する。各入力電流
パス８０〜８３にトランジスタＱＩＮＱ４でそれぞれ表
わされるスイッチング回路を設ける。トランジスタＱ１
〜Ｑ４のエミッタは入力電圧バス８０〜８３とそれぞれ
接続し、コレクタはすべて共通の出力パス８４と接続し
、ベースはすべて共通の制御線８６と接続す０る。

回路２８は１組のトランジスタＱ５．Ｑ６．Ｑ７及びＱ
８とチャンネル・デコーダ回路８８から成るチャンネル
選択回路をも含む。トランジスタｑ５〜Ｑ８のエミッタ
はアナログ入力電流パス８０〜８３とそれぞれ接続し、
コレクタはすべて例えば５Ｖの電源と接続し、ベースは
チャンネル・デコーダ回路８８に供給される選択信号Ｓ
１及びＳ２のコードに従ってチャンネル・デコーダ回路
８８が個別に駆動する。この実施例の場合、選択された
電流入力パスと連携するトランジスタＱ５〜ｑ８は遮断
状態となり、選択されなかった電流入力パスと連携する
トランジスタｑ５〜Ｑ８は導通する。

アナログ信号多重化回路２８のチャンネル選択部の適当
な回路実施態様を第４図に示した。更に詳細にはトラン
ジスタＱ９及びＱＩＯが５ｖバス及び入力電流パス８０
を挟んで並列に接続している。トランジスタＱ９は選択
信号Ｓ２によって駆動され、トランジスタつＱＩＯは直
列抵抗Ｒ１”及びＲ２”を介して選択信号Ｓ１によって
駆動される。Ｒ１’及びＲ２”は例えばそれぞれ３．６
キロオーム、４５０オ一ム程度でよい。同様の構成で、
トランジスタＱｌｌ　ｉヒＱ１２を５ｖバスと入力電流
バス８１の間に、トランジスタＱ１３及びＱ１４を５ｖ
バスと入力電圧パス８２の間に、トランジスタＱ１５及
びＱＩＯを５ｖバスと入力電流バス８３に間にそれぞれ
接続する。

トランジスタＱｌｌは例えば５にオーム程度の直列抵抗
Ｒ１’　、　Ｒ２”及びＲ３を介して選択信号Ｓ１によ
って駆動される。トランジスタＱ１３及びＱ１５はトラ
ンジスタＱ１７及び例えば約１２キロオームの抵抗Ｒ４
から成るインバータ回路を介して選択信号Ｓ１によって
駆動される。トランジスタＱ１３は５．４キロオ一ム程
度の抵抗Ｒ５を介してトランジスタＱ１７のコレクタに
より駆動され、トランジスタＱ１５もトランジスタＱ１
７のコレクタにより、ただし、例えば２２５オ一ム程度
の直列抵抗Ｒ５及びＲ６を介して駆動される。同様に、
トランジスタＱ１４は６．７５キロオ一ム程度の抵抗Ｒ
６ａを介して信号Ｓ２によって駆動され、トランジスタ
Ｑ１２及びＱＩＯはトランジスタＱ１Ｂ及び例えば１１
．７キロオ一ム程度の抵抗Ｒ７から成るインバータ回路
を介して選択信号Ｓ２によって駆動される。トランジス
タＱ１２は３．６キロオ一ム程度の抵抗Ｒ８を介してト
ランジスタＱ１８のコレクタにより駆動され、トランジ
スタＱＩＢもＱｌＢのコレクタにより、ただし、例えば
３．６キロオ一ム程度の直列抵抗Ｒ８及びＲ９を介して
駆動される。トランジスタＱ１８はフル・レンジが３０
キロオームの可変抵抗ＲＩＯを介して選択信号Ｓ２によ
って駆動され、トランジスタＱ１７は抵抗Ｒ１”、Ｒ１
１ａ及びＲ１１ｂを介して選択信号Ｓ１によって駆動さ
れる。抵抗１１ａはフル・レンジが３０キロオームの可
変抵抗であり、抵抗１１ｂは９００オ一ム程度である。

“ デコーダ回路８８は下に掲げる表１の真理値表に従って
電流入力パスを選択する。例えば、もし選択信号がどち
らも「０」、即ち、その電位が接地電位に近似なら、ト
ランジスタＱ９．ＱＩＯ，Ｑｌｌ及びＱ１４が遮断状態
となり、トランジスタＱ１３及びＱ１５がインバータ回
路Ｑ１７を介し、て、トランジスタＱ１２及びＱＩＯが
インバータ回路Ｑ１Ｂを介してそれぞれ導通する。トラ
ンジスタＱ１２　、Ｑ１３及びＱ１５またはＱＩＯの導
通で入力電圧パス８１．８２及び８３が例えば４ｖ程度
の正電位となる。電流入力パス８０はこれと接続してい
るトランジスタＱ９及びＱＩＯがいずれも遮断状態にあ
るから、選択コードに影響されない。上記選択回路は選
択された電流入力パスを多重化回路の他の回路部分の制
御下に任せる一方、選択されなかった電流入力バスを表
１の真理値に従って約４ｖのレベルに保持する。

表　　１ ＳＩ　　　Ｓ２　　　選択された電流パス第３図に示す
ように、多重化回路２８はアナログ電流入力パス８０〜
８３のそれぞれと接続する比較回路６１〜Ｃ４をも含む
。電流入力パス８０〜８３の電位が例えばそれぞれ回路
６１〜Ｃ４によって仮想接地電位のような基準電位と比
較される。回路０１〜Ｃ４の出力はいずれも制御線８６
を介してトランジスタＱ１〜Ｑ４を駆動する。以上に述
べたように構成すれば、選択された人力パスを例えば仮
想接地電位のような基準電位に維持することができる。

第４図は以上に述べた構成を備えた好適な回路実施例を
示す。

第４図において、エミッタが５ｖバスと接続するトラン
ジスタＱｌＱ　ＡびＱ１９のベースとアースの間に接続
された抵抗Ｒ１３から成る電源がＱ１９のコレクタから
、トランジスタ０２Ｇ及びＱ２１から成る電流ミラー回
路に電流を供給する。電流はＱ１９を介してこれと接続
しているトランジスタＱ２０及びＱ２１のエミッタに供
給される。なお、トランジスタＱ２０及びＱ２１のコレ
クタは１Ｏ０４キロオ一ム程度の抵抗Ｒ１４を介して互
いに接続している。トランジスタＱ２Ｑ　Ｅｌ、びＱ２
１のコレクタは対応の抵抗Ｒ１５及びＲｌＢを介してト
ランジスタＱ２２及びＱ２３のコレクタともそれぞれ接
続する。トランジスタＱ２２及びＱ２３のエミッタは互
いに接続するともにトランジスタＱ２５のコレクタとも
接続する。トランジスタＱ２１のベースは順方向バイア
ス・ダイオードとして構成されたトランジスタＱ２４を
介して接地電位と接続する。トランジスタＱ２０のベー
スは複数のトランジスタＱ２５．Ｑ２６．Ｑ２７及びＱ
２８のエミッタと接続する。トランジスタＱ２５及びＱ
２６のコレクタは接地電位と接続し、トランジスタＱ２
７及びＱ２８のコレクタは例えば３．６キロオ一ム程度
の抵抗Ｒ１７を介して接地電位と接続する。トランジス
タＱ２５〜０２８のベースは電流入力パス８３．８２．
８１及び８０とそれぞれ接続する。トランジスタＱ２２
のコレクタは制御線８６を介してトランジスタＱ１〜Ｑ
４のベースと接続する。

以下余白 動作に際しては、Ｑ１９からＱ２１のベース・エミッタ
回路及びダイオードとして構成されたＱ２４を通ってア
ースへ電流が流れる。この導通回路により、トランジス
タＱ２０及びＱ２１のコレクタに約１．２Ｖの電圧が供
給される。すでに述べたように、選択されなかった入力
電流パスは選択回路の作用下に例えば４Ｖ程度の正電位
となる。この正電位がトランジスタＱ２５〜Ｑ２Ｂ及び
トランジスタＱ１〜Ｑ４を逆バイアスする。選択信号Ｓ
１及びＳ２の任意の選択コードに対応して、電流入力パ
ス８０〜８３のうちの１つのパスだけがトランジスタ群
Ｑ２５〜Ｑ２８のうちの対応のトランジスタから電流を
導びく。従って、電流はトランジスタＱ２０からそのベ
ース・エミッタ回路を通ってトランジスタ群Ｑ２５〜Ｑ
２８のうちの選択されたトランジスタのベース・エミッ
タ回路へ流れることができる。Ｑ２２のコレクタにおけ
る約０．６ｖの電圧がトランジスタ群Ｑ１〜Ｑ４のうち
の順方向バイアスされたトランジスタを駆動し、選択さ
れた入力電流パスをほぼ仮想接地電位にする。

選択された入力電流パスの電位がやや増大すると、トラ
ンジスタ群Ｑ２５〜Ｑ２Ｂ中の対応トランジスタ及びト
ランジスタＱ２０のベース・エミッタ間の電圧が低下し
、その結果、Ｑ２２のコレクタ電圧が変化して、選択さ
れた入力電流パスの電位がほぼ仮想接地電位に維持され
る。同様に、選択された入力電流パスの電位が低下する
と、トランジスタＱ２２のコレクタ電圧が同じ回路機構
の作用下に逆方向に変化して選択された入力電流パスを
再びほぼ仮想接地電位に等しいレベルに戻す。従って、
選択された入力電流パスは常に、この実施例において設
定された仮想接地電位にほぼ相当するレベルに維持され
る。

入力電流パスを所定の電位に維持する同じ機構がトラン
ジスタ群Ｑ１〜Ｑ４中の対応トランジスタを順方向にバ
イアスして、電流を出力電流パス８４から群８０〜８３
中の選択された入力電流パスへ流す。流れる電流の大き
さは選択された人力パスと連携する選択信号ＩＡ−ＩＧ
に応じて異なる。選択されたアナログ入力電圧は出力パ
ス８４及び信号パス３２を介して、第２図のブロックダ
イヤグラムに示すレンジ設定回路３４へ導びかれる。

次に第５図の機構ブロックダイヤグラム及び第６図の具
体的な回路図に沿ってレンジ設定回路３４を詳細に説明
する。第５図において、レンジ設定回路３４は複数のカ
スケード接続された電流スプリッタ、例えば、９０．９
２及び９６を含む。各電流スプリッタ９０．９２．９６
は第１人力ａ１第２人力す及び共通出力Ｃを含み、第５
図上方に一部を図示するような、それぞれがあらかじめ
設定されている２つの別々の電流パスを形成する。

例えば、電流スプリッタ９０において、共通出力Ｃから
取り出される電流のｌ／４はａＣパスを通り、３／４は
ｂｃパスを通る。同様に、スプリッタ９２及び９６の電
流比はいずれも１７２〜１／２である。

複数の電流スプリッタは１つの電流スプリッタの共通出
力Ｃをカスケード・パスにおける次の電流スプリッタの
第１人力に接続することによってカスケード接続する。

カスケード・パスの一端における電流スプリッタ９６の
共通出力Ｃは信号パス３２と接続し、この信号パス３２
を介して多重化回路２８から選択されたアナログ入力電
圧が取出される。カスケード・パスの他端において、電
流スプリッタ９０の第１人力ａは電流リミッタとして働
く他の電流スプリッタ９８の共通出力Ｃと接続する。第
２人力すは電源Ｖ′″と接続する。

電流リミッタ９８の第１人力ａは電流ミラーとして作用
する他の電流スプリッタ１００と接続する。電流ミラー
回路１００の共通ボートｃは電源ｖ０と接続し、第１人
力ａは電流リミッタ９８の第１人力ａと接続し、゛第２
人力すはレンジ設定回路３４の出力パス１０２と接続す
る。電流ミラー１００はそのＣａ及びｃｂ電流パスを介
してほぼ等量の電流を供給する。即ち、ｃａパスを通る
電流と同じ量の電流がｃｂババスも流れて出力電流パス
１０２に供給される。電流リミッタ９８の電流リミッタ
としては、例えば３００マイクロアンペア程度が適当で
ある。

レンジ設定回路３４はレンジ・デコーダ１０４、及び電
流スプリッタ９０．９２．９６にそれぞれ対応する複数
のスイッチＳＬ、Ｓ２．Ｓ３から成るレンジ選択回路を
も含む。各スイッチＳｌ、Ｓ２．Ｓ３はその極位置ｐが
対応の電流スプリッタ９０．９２．９６の第２人力すと
接続する。各スイッチ５１．Ｓ２．Ｓ３のスイッチ位置
１は対応の電流スプリッタ９０．９２．９６の第１人力
ａと接続する。各スイッチＳＬ、Ｓ２．Ｓ３の第２位置
２は電源Ｖ＋と接続する。レンジ・デコーダ１０４は選
択信号Ｒ１及びＲ２のコードをデコードし、制御線１０
６．１０８．１１０をそれぞれ介してスイッチＳＬ、Ｓ
２．５３の位置を制御する。

レンジ設定回路３４の出力電流パス１０２はダイオード
Ｄ１を介して例えば５ｖの基準電圧にクランプされる。

また、出力パス１０２の電圧は信号パス３８を介して処
理装置２４に導びかれるオーバレンジ信号を形成する比
較回路１１２において、例えば５ｖの基準電圧と比較さ
れる。出力パス１０２を介して導びかれる電流出力信号
は信号線４０を介してＡ／Ｄコンバータ２２に導びかれ
る。

動作に際しては、選択されたアナログ入力信号電流がパ
ス３２から取出される。パス３２の電流は選択信号Ｒ１
及びＲ２のコードに従って、カスケード接続電流スプリ
ッタ９０．９２．９６によってレンジ設定される。電流
ミラーｉｏｏは電流スプリッタ９０．９２．９６のレン
ジ設定された電流にほぼ等しい電流を出力パス１０２に
供給する。適当な電流レンジ設定とコード真理値表との
関係は下に掲げる表２に示す通りである。例えば、選択
信号Ｒ１，Ｒ２のコードが共に「０」なら、レンジ・デ
コーダ１０４は信号線１０６．１０８．１１０を介して
スイッチＳ１、Ｓ２、Ｓ３を位置１に切換える。スイッ
チ、ｓｉ、ｓ２、Ｓ３が位置１を占めると、パス３２か
ら取出される電流は全部電流ミラー１００のパスＣａか
ら流れる。即ち、出力バス１０２を流れる電流はパス３
２から引出される電流とほぼ等しく、従って、電流のレ
ンジ設定は表２の真理値表に示す通り１である。

選択信号Ｒ１、Ｒ２からのコードが０１なら、レンジ・
デコーダ１０８はスイッチＳ３を第２位置に切換え、ス
イッチＳ１及びＳ２を第１位置に維持する。即ち、パス
３２から取出される電流の１７２だけが電流スプリッタ
のカスケード・パスを流れ、従って、出力パス１０２に
おける電流レンジは１／２となる。

パス３２から取出される電流の他の１７２は電源ｖ９か
ら電流スプリッタ９６のｂｃ電流パスを介して供給され
る。従って、選択信号線Ｒ１、Ｒ２からのコードが１１
なら、スイッチＳ２及びＳ３は位置２に、スイッチＳ１
は位置１にそれぞれ切換えられる。即ち、パス３２から
取出される電流のｌ／２だけが電流スプリッタ９６のパ
スａＣを通り、残り１／２だけが電流スプリッタ９２の
パスａｃを通り、従って、電流スプリッタ９０を通る電
流はパス３２から取出される電流の１７４だけであり、
出力電流バス１０２における電流レンジは１／４となる
。電流スプリッタ９２．９６から取出される電流の残り
３／４は電源Ｖ＋から電流バスｂｃを通って供給される
。

最後に、選択信号線Ｒ１、Ｒ２からのコードが１０なら
、３つのスイッチＳ１、Ｓ２、Ｓ３はすべて位置２に切
換わり、パス３２から取出される電流の１７１６だけが
電流ミラー１００のＣａバスから流れ、従って、出力パ
ス１０２における電流レンジは１７１６となる。パス３
２から取出される電流の残り１５７１６は電流スプリッ
タ９０．９２．９６のパスｂｃを介して導びかれる。レ
ンジ設定中の時点において、出力電流パス１０２の電圧
が基準電圧、好ましくは５ｖよりも高くなると、回路１
１２がオーバレンジ信号を発し、これが信号線３８を介
して処理装置°に送られる。

表　　２ 第５図に関連して述べたレンジ設定回路の好ましい実施
例を第６Ａ及び第６Ｂ図に示す第６Ａ及び第６Ｂ図にお
いて、電圧ｖ１と５ｖの間に直列接続した抵抗Ｒ２０、
Ｒ２１及びＲ２２より成る分圧回路を設ける。抵抗Ｒ２
０、Ｒ２１、Ｒ２２の値はそれぞれ３．６キロオーム、
３．１５キロオーム、６．７５キロオ一ム程度とすれば
よく、これにより分圧回路の直列接続点１２０．１２１
．１２２における電圧はそれぞれ５Ｖ、７Ｖ、９Ｖとな
る。電圧点１２０１１２１．１２２はトランジスタＱ３
０、Ｑ３１、Ｑ３２によってそれぞれバッファされ、こ
れらのトランジスタは上記電圧点に高いインピーダンス
を提供する一方、順方向バイアスされ、その結果、電流
スプリッタ・パスにバイアス電流を供給する。

電流パス９６ａは７７０オ一ム程度の抵抗値を有する抵
抗Ｒ２３と直列に接続するトランジスタＱ３３から成り
、同様に、電流パス９６ｂは同じ＜７７０オ一ム程度の
抵抗値を有する抵抗Ｒ２４と直列接続するトランジスタ
Ｑ３４から成る。抵抗Ｒ２３、Ｒ２４は共に入力電流ｆ
ｉｎが取出される入力電流バス３２と接続する。順方向
バイアスされるトランジスタＱ３０は抵抗値が４５０オ
一ム程度の抵抗Ｒ２５を介してトランジスタＱ３３及び
Ｑ３４にバイアス電流を供給する。スイッチＳ３はエミ
ッタが共にトランジスタＱ３４のコレクタと接続するト
ランジスタＱ３５及びＱ３６から成る。Ｑ３６のコレク
タは例えば１３Ｖ程度のＶ＋電源と接続する。Ｑ３５の
コレクタ及びベースは共に点１２４においてＱ３０及び
Ｑ３３のコレクタと接続する。トランジスタＱ３６は後
で詳しく述べるレンジ・デコーダ回路１０４によって与
えられる電流１１によって駆動される。

電流スプリッタのパス９２ａはトランジスタＱ３７及び
これと直列の抵抗Ｒ２６から成り、同様に、電流パス９
２ｂはトランジスタＱ３Ｂ及びこれと直列の抵抗Ｒ２７
から成Ｏる。抵抗値がほぼ同じ、例えば７７０オームで
ある抵抗Ｒ２６及びＲ２７が点１２４において互いに接
続する。トランジスタＱ３１はトランジスタＱ３７及び
Ｑ３８にバイアス電流を供給する。スイッチＳ２は、エ
ミッタが互いに、かつトランジスタＱ３８のコレクタと
接続するトランジスタＱ３９及びＱ４０から成る。トラ
ンジスタＱ４０はそのコレクタがｖ１電源と接続し、デ
コーダ回路１０４によって与えられる電流工２によって
駆動される。トランジスタＱ３９はそのコレクタ及びベ
ースが共に点１２６においてトランジスタＱ３１及びＱ
３７のコレクタと接続する。

同様に、電流パス９０ａはトランジスタＱ４１及びこれ
と直列の、抵抗値が１．３５キロオ一ム程度の抵抗Ｒ２
８から成る。電流パス９０ｂは、コレクタとコレクタ、
エミッタとエミッタが互いに並列に接続している３つの
トランジスタＱ４２、Ｑ４３、Ｑ４４から成り、３つの
トランジスタはすべて抵抗値が４５０オ一ム程度の抵抗
Ｒ２９と直列に接続している。抵抗Ｒ２８及びＲ２９は
点１２６において互いに接続する。トランジスタＱ３２
はトランジスタＱ４１〜Ｑ４４にバイアス電流を供給す
る。スイッチｓ１はエミッタが互いに接続しているトラ
ンジスタＱ４５及びＱ４６から成る。トランジスタＱ４
６はそのコレクタがｖ４電源と接続し、デコーダ回路１
゜４によフて与えられる電流信号Ｉ３によって駆動され
る。トランジスタＱ４５はそのエミッタがトランジスタ
Ｑ４２〜Ｑ４４のコレクタと接続し、そのベース及びコ
レクタが共に点１２８においてトランジスタＱ３２及び
Ｑ４１のコレクタと接続する。

電流リミッタ９８はトランジスタＱ４７と、抵抗値がそ
れぞれ１００オーム、１．８キロオームの抵抗Ｒ３０及
びＲ３１とから成る。トランジスタＱ４７はそのコレク
タが電源Ｖ＋と、エミッタが抵抗Ｒ３０を介して点１２
８と接続する。抵抗Ｒ３１はＱ４７のエミッタ・ベース
間に接続される。また、電流ミラー１００はそれぞれの
エミッタが抵抗値がほぼ同じ、例えば４５０オ一ム程度
である抵抗Ｒ３２及びＲ３３を介して電源Ｖ＋と接続す
るトランジスタＱ４８及びＱ４９から成る。トランジス
タＱ４８のコレクタはＱ４７のベースと接続する。Ｑ４
８及びＱ４９のベースは互いに、かつ出力電流パス１０
２の一部となるＱ４９のコレクタと接続する。トランジ
スタＱ５０及びＱ５１は電流パス１０２中に直列接続さ
れた順方向くバイアス・ダイオードを構成する。同じく
パス１０２中にベースがトランジスタＱ４８のコレクタ
と接続するトランジスタＱ５２をバイアス用として直列
に接続する。Ｑ５２のコレクタは抵抗値が例えば４６０
オ一ム程度の抵抗Ｒ３４を介して信号線４０に出力電流
を供給する。ダイオードＤＩはコレクタが５ｖバスと接
続するトランジスタＱ５３をダイオードを構成するよう
に配置したものである。

比較回路１１２の人力段は、エミッタが互いに接続する
と共に抵抗値が１４キロオ一ム程度の抵抗Ｒ３５を介し
て接地するトランジスタＱ５４及びＱ５５から成る。比
較回路１１２の反転（−）入力と考えることのできるＱ
５４のベースはトランジスタＱ５２のコレクタ（出力パ
ス１０２）と接続し、比較回路１１２の非反転（＋）入
力と考えることのできるＱ５５のベースは基準電圧とし
ての５ｖバスと接続する。Ｑ５５のコレクタはＶ′″バ
スと接続し、Ｑ５４のコレクタは抵抗値が３．６キロオ
一ム程度の抵抗Ｒ３６を介して比較回路１１２の出力段
と接続する。１１２の出力段は２つの並列トランジスタ
Ｑ５６及びＱ５７と開放コレクタ・トランジスタＱ５８
とから成る。抵抗Ｒ３６はエミッタが共にｖ１バスと接
続するＱ５６及びＱ５７の共通接続ベースと接続する。

トランジスタＱ５６及びＱ５７のコレクタは共に、エミ
ッタが接地しているＱ５８のベースと接続する。抵抗値
が４．２キロオームの他の抵抗Ｒ３７を介してＱ５８の
ベースが接地する。Ｑ５８のコレクタは信号線３８を介
してオーバレンジ信号を制御する。

レンジ・デコーダ回路１０４は選択信号Ｒ１及びＲ２に
よりて制御される。選択信号Ｒ１はトランジスタＱ５９
、Ｑ６０及びＱ６１のベースと接続し、選択信号Ｒ２は
トランジスタＱ６２及びＱ６３のベースと接続する。

Ｑ５９のコレクタは接地電位と接続し、Ｑ６０のエミッ
タは抵抗値が７．５キロオームの抵抗Ｒ３８を介して接
地する。Ｑ６１及びＱ６２のコレクタ及びエミッタは互
いに接続する。Ｑ６３のエミッタは抵抗値がそれぞれ６
゜７５キロオーム及び１．３５キロオ一ム程度の直列に
接続した抵抗Ｒ３９及びＲ４０を介して接地する。抵抗
Ｒ３９及びＲ４０の直列接続点は抵抗値が７．２オ一ム
程度の抵抗Ｒ４１を介してＱ６１及びＱ６２の共通エミ
ッタ接続点と接続する。トランジスタＱ５９のエミッタ
は抵抗値が６．３キロオ一ム程度の抵抗Ｒ４２を介して
トランジスタＱ６４のエミッタと接続する。トランジス
タＱ６４は抵抗値が９００オ一ム程度の抵抗Ｒ４３を介
して５ｖバスによって順方向バイアスされる。トランジ
スタＱ６３及びＱ６４のコレクタは接続点１３０に接続
し、この点はフル・レンジが３０キロオームの可変抵抗
ＶＲＩを介して電源ｖ０と接続する。　接続点１３０は
トランジスタＱ４６のベースと接続して、これに電流Ｉ
３を供給する。トランジスタＱ６０のコレクタは抵抗値
が１００オームの抵抗Ｒ４４を介してトランジスタＱ６
５のベースと接続する。トランジスタＱ６５はそのエミ
ッタがｖ１バスと接続し、コレクタが直列接続抵抗Ｒ４
５及びＲ４６を介して５ｖバスと接続する。抵抗Ｒ４５
の抵抗値は９００オーム、抵抗Ｒ４６はフル・レンジ３
０キロオームまで可変である。抵抗Ｒ４５及びＲ４６の
直列接続点１３２はトランジスタＱ４０のベースと接続
してこれにバイアス電流Ｉ２を供給する。トランジスタ
Ｑ６１及びＱ６２のコレクタは共にトランジスタＱ６６
のベースと接続し、トランジスタＱ６６のエミッタはＶ
１バスと、コレクタはトランジスタＱ３６のベースと接
続してこれにバイアス電流ＩＩを供給する。トランジス
タＱ３６のベースは直列接続抵抗ｒｚ４７、Ｒ４８及び
Ｒ４９及び順方向バイアス・ダイオードとして構成され
た２つのトランジスタＱ６７及びＱ６８の直列パスを介
して接地される。抵抗Ｒ４８及びＲ４９の抵抗値はそれ
ぞれ例えば３．１５キロオーム及び１．３５キロオーム
とし、抵抗Ｒ４７はフル・レンジが３０キロオームの可
変抵抗とすればよい。

動作に際しては、選択信号Ｒ１及びＲ２がトランジスタ
Ｑ５９〜０６６を導通させ、上記表２に示した真理値表
環に従ってスイッチＳ３、Ｓ２及びＳｌにそれぞれ電流
ＩＩ、Ｉ２及び■３を供給する。例えばＲ１及びＲ２の
コードが００なら、レンジ・デコーダ回路１０４はいず
れのバイアス電流！１ＮＩ３も供給しない。トランジス
タＱ３６、Ｑ４０及びＱ４６は遮断状態にあり、トラン
ジスタＱ３５、Ｑ３９及びＱ４５は順方向バイアスされ
ている。この状態において、入力パス３２から取出され
る電流は電流ミラー１００から電流リミッタ９８を、さ
らにカスケード接続パスの各電流リミッタの双方のパス
ａ及びｂを流れるため、電流利得は１となる。

デコーダ回路１０４によって電流バイアス信号１１が与
えられると、トランジスタＱ３６が作動してトランジス
タＱ３４のコレクタをほぼｖ３バスのレベルまで引き上
げ、その結果、トランジスタＱ３５が逆バイアスされる
。この状態において、入力電流パス３２から取出される
電流の１７２がｖ０電源からパス９６ｂを流れ、残り半
分が電流ミラー１００からパス９６ａを流れ、従って、
全体として電流レンジは１／２となる。同様に、バイア
ス電流１１及びＩ２が発生すると、両トランジスタＱ３
６及びＱ４０が作動してトランジスタＱ３４及び０３８
のコレクタを共にＶ＋ババスレベルにしてトランジスタ
Ｑ３５及びＱ３９を逆バイアスする。この状態において
、電流入力パス３２から取出される電流の１７２がｖ４
″電源から９６ｂを介して供給され、１／４がｖ１電源
から９２ｂを介して供給され、入力電圧の１７４だけが
電流ミラー１００によって供給されて電流レンジを１７
４とする。３つのバイアス電流ＩＩ、Ｉ２及びＩ３がす
べて発生し、トランジスタＱ４６が導通し、トランジス
タＱ４５が逆バイアスされても同様の状態が成立する。

この状態において、人力パス３２から取出される電流の
ｌ／２はＶ“電源からパス９６ｂを介して供給され、１
／４はＶ“電源からパス９２ｂを介して供給され、３／
１６はＶ＋からパス９０ｂを介して供給される。入力電
流の１７１６だけが電流ミラー１００によりパス９０ａ
、９２ａ及び９６ｂを介して供給され、全体として電流
レンジを１７１６とする。

以　　下　　余　　白 それぞれの電流レンジ状態に対応して、電流ミーラ１０
０は両トランジスタＱ４８及びＱ４９にほぼ同量の電流
を通し、出力パス１０２を介してレンジ設定された電流
に相当する電流を供給する。パス１０２、具体的にはト
ランジスタＱ５２のコレクタ電圧が５ｖ基準電圧以上に
なると、トランジスタＱ５４が順方向バイアスされ、ト
ランジスタＱ５５が逆バイアスされる。この状態におい
て、トランジスタＱ５６及びＱ５７が順方向バイアスさ
れて「導通」トランジスタＱ５８にバイアス電流を供給
し、信号線３８を介してオーバレンジ信号を供給する。

次に、第７図の機能図を参照して監視回路７ｏ及び過電
圧検知回路を説明する。監視回路７０の実施例について
その特性を第８図のグラフに示した。第７図において、
信号線６４を介して処理装置２４から、監視回路７０に
供給される再開信号はデユー・サイクルまたはレンジに
よりプログラム実行状態の適正または不適性が表わされ
るパルス信号である。これについては後で詳しく述べる
。信号線６４を介して供給される信号は抵抗値が例えば
１０θキオロームの、信号線６４と直列の抵抗Ｒ５０を
利用してパルス電流に変換される。再開信号は監視回路
７０の入力電圧と接地パスとの間に挿入された、その値
が例えばｌμＦの電荷蓄積装置、例えばコンデンサＣＡ
Ｌに供給される。

電荷蓄積装置ＣＡＩの電圧ｖＲは再開信号６４の見掛は
レンジまたデユー・サイクルを表わす。この電圧ｖＲは
一方の比較回路１４０の非反転（＋）入力及び他方の比
較回路１４２の反転（−）入力に供給される。回路１４
０の反転（−）入力は回路１４０の出力信号１４４の状
態に応じて電圧ｖ１またはｖ２を（−）入力に供給する
スイッチＳＦＩと接続する。同様に、回路１４２の非反
転（＋）人力は回路１４２の出力信号１４６の状態に応
じて電圧Ｖ３またはｖ４を（＋）入力に供給するスイッ
チＳＦ２と接続する。回路７０の入力ボートに他のスイ
ッチＳＦ３が接続し、電荷蓄積装置ＣＡＬから電流＋Ｉ
Ｒ３を取出すため前記入力ボートに電源１４８を接続す
る。スイッチＳＦ３は出力信号１４４の状態によって制
御される。さらに別のスイッチＳＦ４が他の電源１５０
を回路７０の人力ボートに接続して電荷蓄積装置ＣＡＩ
に電流−ＩＲｌｌを供給する。スイッチＳＦ４は出力信
号１４６によって制御される。出力信号１４４及び１４
６はエミッタが５ｖバスと、コレクタがリセット信号線
６６と接続するトランジスタＱ７０のベースにおいて機
能的にはＯＲゲートとして結合し、前記リセット信号線
６６は例えば６．８キロオームの抵抗を介して接地して
いる。

上記回路は第８図のグラフに示す特性に従って働く。第
８図において、横軸は電荷蓄積装置ＣＡＩの電圧、縦軸
は回路７０によって電荷蓄積装置ＣＡＬに供給されるか
または装置ＣＡＬから取出される電流を表わす。例えば
、電圧■１及び■４をそれぞれ３，５ｖ及び１．５ｖに
設定し、電圧Ｖ２及びＶ３をこれもよりもやや高い１．
５ｖと３．５ｖの間の中間レンジ値に設定し、電源１４
８及び１５０は２５０マイクロアンペア程度のほぼ同じ
電流に設定すればよい。

再開信号が発生しないか、またはデユー・サイクルが不
適当なプログラム実行状態を表わすレンジからずれた再
開信号が発生して、電圧ｖＲが基準電圧ｖ４よりも低く
なると、回路１４２はこれをリセット状態と判断し、適
正状態の出力信号１４６を発生させてトランジスタＱ７
０を導通させ、信号線６６を介して処理装置２４にリセ
ット信号を送る。この状態において、信号１４６はスイ
ッチＳＦ４を制御して、電荷蓄積装置ＣＡＩに電流ＩＲ
５＋を供給すると共に、スイッチＳＦ２を制御して、回
路１４２の基準入力に基準電圧■３を供給する。従って
、電圧ｖＲが基準電圧Ｖ３よりも高くなり、スイッチＳ
Ｆ２及びＳＦ４が元の位置に戻り、リセット信号が消え
るまで、電荷蓄積装置ＣＡＩに電流が供給され、処理装
置２４にリセット信号が供給される。

同様に、デユー・サイクルが不適正なプログラム実行状
態を示すレンジからずれた再開信号発生して、電圧ｖＲ
が基準電圧Ｖ１よりも高くなると、回路１４０はその出
力信号１４４を、トランジスタＱ７０を導通させるレベ
ルにし処理装置２４にリセット信号１４４を供給させる
。この状態において、出力信号１４４は装置ＣＡＩから
電流ＩＲ５を取出すようにスイッチＳＦ３を制御すると
共に、回路１４０の基準入力に電圧ｖ２を供給するよう
にスイッチＳＦＩを制御する。電圧ｖＲが電圧Ｖ２より
も低くなり、スイッチＳＦＩ及びＳＦ３が元の位置に戻
り、リセット信号が消えるまで回路７０はリセット状態
のままである。

不足電圧検知機能に関しては、外部電源Ｂ９から適当に
設定された抵抗Ｒ５２を介して集積回路２０に電流が供
給される。ｖ１バスにおける不足電圧状態を検知するた
めには、６．５キロオ一ム程度の抵抗Ｒ５４と直列ツェ
ナーダイオードＺＤＩを接続する。直列接続したＺＤｌ
及びＲ５４をｖ０バスとアースの間に挿入する。トラン
ジスタＱ７２のベースはこの直列接続ＺＤＩ及びＲ５４
と接続する。Ｑ７２のコレクタは３０キオロ一ム程度の
抵抗Ｒ５５を介して５ｖバスと接続し、エミッタは接地
電位と接続する。Ｑ７２のコレクタは他のトランジスタ
Ｑ７４のベースとも接続し、Ｑ７４のコレクタは５ｖと
、エミッタはリセット信号線６６を形成するＱ７０のコ
レクタ　「ＯＲ」と接続する。

動作に際しては、電圧Ｖ＋がツェナーダイオードＺＤＩ
の導通差電圧以下に降下すると、トランジスタＱ７２が
遮断状態になフて電流を抵抗Ｒ゛５５を介して分流し、
これによりトランジスタ７４が順方向バイアスされてリ
セット信号線６６に給電する。逆に、電圧ｖ１がＺＤｌ
を介して給電するのに充分な高さであれば、トランジス
タＱ７２が順方向バイアスされてそのコレクタを仮想接
地電位とし、トランジスタＱ７４を遮断する。この状態
において、不足電圧状態に起因するリセット信号が除か
れる。なお、不適正なプログラム実行状態が存在すると
、この不適正プログラム実行状態が解消されるまで監視
回路７０からのリセット信号が持続する。

第９図の波形Ａ及びＢは不足電圧検知機能を含む監視回
路７０からリセット信号が発生する３通りの状態を例示
する。波形グラフＡ及びＢの横軸は時間を表わす。波形
グラフＡの縦軸は電荷蓄積装置ＣＡＩの電圧Ｖ、を表わ
し、波形グラフＢの縦軸は信号線６６を介して供給され
るリセット信号のデジタル状態を表わす。電源Ｖ＋が時
点ｔｏに適正電圧に達すると、トランジスタＱ７４は遮
断されるが、回路７０からトランジスタＱ７０を介して
供給されるリセット信号がプログラムの実行を起点に維
持するから、処理装置２４から再開信号は発生しない。

電力レベルが回路７０が作動状態になるレベルに達する
と、スイッチＳＦ４を介して電源１５０から電荷蓄積装
置ＣＡＩに電流が供給される。供給電流及び蓄積装置Ｃ
ＡＬ自体の値に基づく速度で電圧ＶＲが上昇する。波形
Ａの部分１６０から明らかなように、この実施例では電
流及び電荷蓄積装置の値を、約１０ミリセコンドで電圧
ｖＲがｖｌと■４の中間レンジよりもやや低い電圧Ｖ３
（第８図）に達するように設定する。ｖＲがＶ３に達す
ると、リセット信号が除かれ、起点からのプログラムの
実行を続けることができる。即ち、適正なデユーティ・
サイクルで再開信号が発生してこの電荷蓄積装置の電圧
ｖＲをレンジ以内に、即ち、この実施例の場合には１．
５ｖ〜３．５Ｖに維持する。

不適正なプログラム実行状態が存在して波形Ａの１６４
に示すようなレンジずれデユーティ・サイクルが発生す
ると、上記１．５ｖに設定された基準電圧Ｖ４にまで電
圧ｖＲが低下する。このレベルに達すると、電荷蓄積装
置が電源１５０によって与えられる電流レベルに充電さ
れ、波形Ａの部分１６６で明らかなように電圧ｖＲを増
大させる。電荷蓄積装置ＣＡＬが電流レベルＩＲ３に充
電される間リセット信号が発生してプログラム実行を所
定の起点に維持する。電圧ＶＲが波形Ａの点１６８に示
すようにｖ３に達すると、リセット信号が消えて再び適
正なデユーティ・サイクルで再開信号が発生し、電荷蓄
積装置ＣＡＬの電圧ＶＲをレンジ以内に維持する。以後
の時点で、例えば波形Ａの点１７０において、再開信号
のデユーティ・サイクルが上限レンジずれとなり、コン
デンサＣＡＩの電圧を上昇させる。これが波形Ａの部分
１７２である。点１７４において電圧ｖＲが基準電圧ｖ
１を超え、再びリセット信号を発生させ、波形Ａの部分
１７６において電源１４８がコンンサＣＡＬを放電させ
てその電圧ｖＲを低下させる。１７８において電圧ｖＲ
が基準電圧ｖ２以下になると、リセット信号が消え、電
源１４８が接続を断たれる。

次いで再開信号が適正なデユーティ・サイクルで発生し
、電圧ｖＲをレンジ以内に維持する。

集積回路２０における監視回路７０及び不足電圧対応手
段の具体的な実施例を第１０図に示した。第１０図にお
いて、ツェナーダイオードＺＤＩは２個のカスケード接
続されたトランジスタＱ７８及びＱ７９から成る。Ｑ７
８のコレクタ及びエミッタはｖ１バスと接続し、ベース
はＱ７９の共通コレクタ・エミッタ・ジャンクションと
カスケード接続する。

Ｑ７９のベースは抵抗Ｒ５４を介して接地する一方、１
．８キロオームの抵抗５６を介してＱ７２のベースと接
続する。抵抗Ｒ５５はフル・レンジが３０キオロームの
可変抵抗として構成すればよい。第１０図における不足
電圧対応手段の残りの部分は第７図の実施例に関連して
述べたのとほぼ同じである。

第１０図の監視回路７０における回路１４０はエミッタ
が抵抗Ｒ５７を介して共に接地しているトランジスタＱ
８０及びＱ８１から成る。抵抗Ｒ５７の抵抗値は例えば
７．６５キオロームに設定すればよい。同様に、回路１
４２はエミッタが互いに、かつ抵抗Ｒ５８を介して接地
電位と接続するトランジスタＱ８２及びＱ８３から成り
、抵抗Ｒ５８の値は、この実施例の場合、約７．２キロ
オームである。

分圧回路は抵抗値がそれぞれ約６．７５キオローム、８
．１キロオーム及び５．４キロオームである直列接続Ｒ
５９、Ｒ６０及びＲ６１から成る。この直列抵抗を５ｖ
バスと接地電位の間に挿入する。抵抗Ｒ５９及びＲ６０
の直列接続点１７０は基準電圧としてのトランジスタＱ
８１のベースと接続する。同様に、抵抗Ｒ６０及びＲ６
１の直列接続点１７２は約４５０オームの抵抗Ｒ６２を
介してトランジスタＱ８３のベースと接続する。点１７
２における電圧は回路１４２の基準電圧として作用する
。

電荷蓄積装置ＣＡＬと接続する再開信号電圧は抵抗値が
６７０オ一ム程度の抵抗Ｒ６３を介してトランジスタＱ
８２のベースと接続する一方、抵抗値が４５０オ一ム程
度の他の抵抗Ｒ６４を介してトランジスタＱ８０のベー
スとも接続する。

この回路実施例においては、スイッチＳＦ１はそのコレ
クタが点１７０と接続し、エミッタが接地しているトラ
ンジスタＱ８４から成る。トランジスタＱ８４とアース
の間には順方向バイアス・ダイオードとして構成された
別のトランジスタＱ８５を挿入する。Ｑ８４のベースは
タプル・コレクタ・トランジスタである他のトランジス
タＱ８６の第１コレクタと接続し、前記トランジスタＱ
８６の第２コレクタ及びベースは共にトランジスタＱ８
０のコレクタと接続し、Ｑ８６のエミッタは５ｖバスと
接続する。Ｑ８６の第１コレクタはまた、抵抗値が３．
８キロオ一ム程度の抵抗Ｒ６５を介してトランジスタＱ
８７のベースとも接続する。この実施例ではトランジス
タＱ８７がスイッチＳＦ３を構成する。Ｑ８７のコレク
タは再開信号線と接続し、エミッタは接地する。Ｑ８６
の第１コレクタは抵抗Ｒ６５を介して他のトランジスタ
Ｑ８８とも接続し、Ｑ８８のエミッタは接地している。

この実施例では、エミッタが５ｖバスと接続し、一方の
コレクタが２００オ一ム程度の抵抗Ｒ６６を介して点１
７２と接続するダブル・コレクタ・トランジスタＱ８９
がスイッチＳＦ２を構成する。Ｑ８９の第２コレクタは
そのベースと接続すると共に、２００オ一ム程度の抵抗
Ｒ６７を介してＱ８３のコレクタとも接続する。また、
この実施例におけるスイッチＳＦ４はそのエミッタが５
ｖバスと接続し、一方のコレクタが１００オーム程度の
抵抗Ｒ６８を介して再開信号線と接続するダブル・コレ
クタ・トランジスタＱ９０から成る。トランジスタＱ８
９及びＱ９０のベースは互いに接続する。トランジスタ
Ｑ９０の第２コレクタは他のトランジスタＱ９１のベー
スと接続し、次いで、順方向バイアス・ダイオードとし
て構成されたトランジスタＱ９２を介して接地している
。

トランジスタＱ７０のコレクタ及びベースは別々のバス
を介して回路点１７６と接続する。各バスはいずれも順
方向バイアス・ダイオードとして構成されたトランジス
タＱ９３及びＱ９４を含む。回路点１７６は抵抗値がそ
れぞれ３．７キロオーム及び３．６キロオームの直列抵
抗Ｒ６９及びＲ７０を介してＱ９１のコレクタと接続す
る。Ｒ６９及びＲ７０の直列接続点はＱ８８のコレクタ
と接続する。

さらに、Ｑフ０のベースと５ｖバスの間に抵抗値が６．
７キロオ一ム程度の抵抗Ｒ７２を挿入し、リセット信号
線６６とアースの間に、抵抗値が例えば６．８キロオ一
ム程度の抵抗Ｒ７４を挿入する。

動作に際しては、第７図の実施例及び第８図のグラフに
関連して述べたように、電圧Ｖ１及びｖ４を表わす初期
基準電圧がそれぞれ点１７０及び１７２に供給される。

電圧ｖＲが■４以下になると、トランジスタＱ８２が遮
断され、トランジスタＱ８３が導通して両トランジスタ
Ｑ８９及びＱ９０を順方向バイアスする。トランジスタ
Ｑ８９の第１コレクタからの電流により、点１７２にお
ける電圧が新しい値、例えばｖ３まで増大する。さらに
、Ｑ９０の一方のコレクタから抵抗Ｒ６８及びＲ６３を
介して電荷蓄積装置に電流が供給される。さらにまた、
Ｑ９０の他方のコレクタがトランジスタＱ９１を順方向
バイアスし、このトランジスタＱ９１がトランジスタＱ
７０を順方向バイアスすることにより、信号線６６を介
してリセット信号を発生させる。電圧ｖＲが点１７２に
セットされた電圧７３以上に上昇すると、トランジスタ
Ｑ８３が遮断され、トランジスタＱ８２が順方向バイア
スされる。遮断状態のトランジスタＱ８３がトランジス
タＱ８９及びＱ９０をも遮断して、点１７２における電
圧を初期基準電圧設定値、即ち、■４に戻すと共に、電
荷蓄積装置への給電を停止させる。この状態において、
順方向バイアスＱ９１からの給電も停止してＱ９１を遮
断し、その結果、Ｑ９１はＱ７０をも遮断し、かくして
信号線６６からリセット信号が消える。

逆に、電圧ＶＲが点１７０の設定基準電圧、即ち、７１
以上に上昇すると、トランジスタＱ８１が遮断され、ト
ランジスタＱ８０が順方向バイアスされる。この状態に
おいて、トランジスタＱ８６が順方向バイアスされてト
ランジスタＱ８４及びＱ８７のベースに電流を戻すこと
により、この両トランジスタを順方向バイアスする。そ
の結果、点１７０からＱ８４を介して電流が取出され、
点１７０における電圧がより低い電圧、例えばＶ２まで
降下する。これと同時に、再開信号線の抵抗Ｒ６３を介
して電荷蓄積装置から、さらにトランジスタＱ８７を介
して電流が取出されて電圧ｖＲが降下する。この同じ状
態において、トランジスタＱ８６はトランジスタＱ８８
を順方向バイアスし、Ｑ８８がトランジスタＱ７０を導
通させ、その結果、信号線６６を介してリセット信号が
発生する。上記の状態は電圧ｖＲが点１７０における新
しい基準電圧Ｖ２以下に降下して、トランジスタＱ８１
が導通し、トランジスタＱ８０が遮断、されるまで持続
する。この状態において、トランジスタＱ８６が遮断さ
れ、トランジスタＱ８４、Ｑ８７及びＱ８Ｂへの給電を
断つ。従って、点１７０における電圧は初期設定値、例
えばＶｌに復帰し、抵抗Ｒ６３を介した再開信号線から
の電流取出しが停止され、リセット信号が除かれる。こ
のようにして、以上に述べた第１０図の回路は第７図の
実施例及び第８図のグラフに関連して述べた機能を達成
する。

【図面の簡単な説明】

第１図はカスタム・メートのリニヤ集積回路を用いる回
路環境を略示するブロックダイヤグラム。 第２図は第１図の環境に使用するのに好適なカスタム・
メートのリニヤ集積回路実施例を略示する機能ブロクダ
イヤグラム。 第３図は第２図のカスタム・メート・リニア集積回路に
組込むアナログ信号多重化回路を略示する機能ブロック
ダイヤグラム。 第４図は第２図の集積回路に組込みアナログ信号多重化
回路の回路図。 第５図は第２図の集積回路実施例に組込むレンジ設定回
路を略示する機能ブロックダイヤグラム。 第６Ａ図及び６Ｂ図は第５図実施例の機能を実施するの
に好適なレンジ設定回路図。 第７図は第２図の集積回路実施例に組込まれる不足電圧
検知回路を含む監視回路の機能図。 第８図は第７図に示した監視回路の動作を表わすグラフ
。 第９図は第７図に示した監視回路の種々の動作状況を例
示するタイム・グラフ。 第１０図は第７図に示した監視回路実施例の機能を実施
するのに好適な構成を示す回路図である。 ２０・・・・カストム・リニア集積回路２２・・・・Ａ
／Ｄコンバータ ２４・・・・マイクロプロセッサ装置 ２６・・・・給電回路 ６４・・・・再開信号 ６６・・・・リセット信号 ？ＩＧ、Ｚ ＦＩＧ、３ Ｖ◆ ＜ｌ　　　　　　　　　　　　ａ）。 −で５ ″８ｐ ＦＩＧ、　１０

Claims (1)

1. 【特許請求の範囲】 １、処理装置のプログラム実行を、プログラム実行中に
   処理装置から、適正なプログラム実行状態ならば所定の
   範囲内で、不適正なプログラム実行状態ならば前記範囲
   をはずれて発生する再開信号をモニタすることによって
   監視し、不適正なプログラム実行状態を識別すると、処
   理装置に供給されてそのプログラム実行を所定の点に復
   帰させるリセット信号を発生させ、前記点においてリセ
   ット信号が消えると同時にプログラム実行の継続が可能
   となるようにして不適正なプログラム実行状態を解消す
   るため集積回路中に用いる監視回路において、再開信号
   の見掛け範囲を表わす値の第１信号を発生する回路手段
   と、第１信号及び第１基準信号に応答し、第１信号の値
   が第１基準信号の値よりも大きければ第１制御信号を発
   生する第１回路手段と、第１信号及び第２基準信号に応
   答し、第１信号の値が第２基準信号の値よりも小さけれ
   ば第２制御信号を発生する第２回路手段と、第１基準信
   号を第１の値にセットし、第２基準信号を第１の値より
   も小さい第２の値にセットする第３回路手段と、第１制
   御信号が発生すると、その制御下に第１基準信号を第１
   設定値からこれよりも小さい第３設定値に変化させ、こ
   の第３設定値が第１制御信号発生の間維持されるように
   する第４回路手段と、第２制御信号が発生すると、その
   制御下に第２基準信号を第２設定値からこれよりも大き
   い設定値に変化させ、第２制御信号が発生している間こ
   の第４設定値が維持されるようにする第５回路手段と、
   第１制御手段が発生すると、その制御下に第１信号の値
   を、第１制御信号が発生している間、第１の所定速度で
   低下させる第６回路手段と、第２制御信号が発生する と、その制御下に第１信号の値を、第２制御信号が発生
   している間、第２の所定速度で増大させる第７回路手段
   と、第１及び第２制御信号が発生すると、その制御下に
   リセット信号を発生する回路手段とから成ることを特徴
   とする監視回路。 ２、第１信号発生手段が電荷蓄積装置を含 み、第１信号の値が電荷蓄積装置中にかかる電圧であり
   、第１信号電圧が電荷蓄積装置の正味電流に比例する割
   合で変化することを特徴とする特許請求の範囲第１項に
   記載の監視回路。 ３、電荷蓄積装置が容量性回路素子を含 み、処理装置が適正なプログラム実行状態下に、電荷蓄
   積装置にほぼゼロの平均電流を供給する再開信号を発生
   し、処理装置が不適正なプログラム実行状態下に、電荷
   蓄積装置にゼロ以外の平均電流を供給し、電荷蓄積装置
   にかかる第１信号電圧をプログラム実行の状態に応じて
   ほぼ一定に維持するか、または平均電流に比例する速度
   で変化させることを特徴とする特許請求の範囲第２項に
   記載の監視回路。 ４、第１基準信号の第１及び第３設定値が電圧であり、
   第２基準信号の第２及び第４設定値が電圧であり、第１
   及び第２回路手段のそれぞれがそれぞれの入力電圧を比
   較し、入力電圧に関連する特定の状態に応じてそれぞれ
   の制御信号を発生する比較回路を含むことを特徴とする
   特許請求の範囲第１または２項に記載の監視回路。 ５、第６回路手段が、電荷蓄積装置と接続 し、第１制御信号が発生するとこれに応答して作動して
   電荷蓄積装置から第１所定電流の形で電荷を引出す電流
   発生器を含み、第７回路手段が、電荷蓄積装置と接続し
   、第２制御信号が発生するとこれに応答して作動して電
   荷蓄積装置に第２所定電流の形で電荷を供給する電流発
   生器を含むことを特徴とする特許請求の範囲第２または
   ４項に記載の監視回 路。 ６、リセット信号発生手段が、第１及び第２信号を入力
   とし、第１または第２信号が発生するとリセット信号を
   発生させ、第１または第２信号が発生している間このリ
   セット信号を維持するＯＲ回路を含むことを特徴とする
   特許請求の範囲第２、４または５項に記載の監視回路。 ７、処理装置が給電回路を含み、監視回路が給電回路を
   モニタし、給電回路が電圧不足状態ならばこれに応答し
   て電圧不足信号を発生させ、電圧不足状態が解消される
   まで電圧不足信号を維持する回路手段を含むことを特徴
   とする特許請求の範囲第１または６項に記載の監視回路
   。