JPS61243487A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPS61243487A
JPS61243487A JP60085243A JP8524385A JPS61243487A JP S61243487 A JPS61243487 A JP S61243487A JP 60085243 A JP60085243 A JP 60085243A JP 8524385 A JP8524385 A JP 8524385A JP S61243487 A JPS61243487 A JP S61243487A
Authority
JP
Japan
Prior art keywords
picture element
scanning line
transistor
line
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60085243A
Other languages
Japanese (ja)
Other versions
JPH0646347B2 (en
Inventor
一郎 山下
守 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60085243A priority Critical patent/JPH0646347B2/en
Publication of JPS61243487A publication Critical patent/JPS61243487A/en
Publication of JPH0646347B2 publication Critical patent/JPH0646347B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はアクティブマトリクス方式の液晶ディスプレ
イ等に用いられるアクティブマトリクス基板に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an active matrix substrate used in active matrix liquid crystal displays and the like.

(従来の技術) 従来、この目的に使われるトランジスタアレイとしては
、例えば特開昭59−47823号公報に示されるよう
な構成が一般的である。すなわち第3図に示した如く走
査線X+”X−へゲート電極を、信号線Y1〜YNへソ
ース電極を接続した薄膜トランジスタ(以後TPTと呼
ぶ) (II)を備え、そのドレイン電極は絵素電極(
2B)に接続されている。
(Prior Art) Conventionally, a transistor array used for this purpose generally has a configuration as shown in, for example, Japanese Patent Laid-Open No. 59-47823. That is, as shown in FIG. 3, a thin film transistor (hereinafter referred to as TPT) (II) is provided, whose gate electrode is connected to the scanning line X+"X-, and whose source electrode is connected to the signal lines Y1 to YN. (
2B).

そしてこの絵素電極(26)と対向アース電極との間に
は液晶(13)が挿入され、独立した絵素(14)を構
成する。ここで液晶(13)は等制約にコンデンサとし
て働くが場合によってはこれに並列に補助コンデンサが
追加される事もある。
A liquid crystal (13) is inserted between this picture element electrode (26) and the counter ground electrode to constitute an independent picture element (14). Here, the liquid crystal (13) functions as a capacitor with equal restrictions, but depending on the case, an auxiliary capacitor may be added in parallel to it.

斯かる構造のトランジスタアレイは以下の如く動作する
。即ち走査線!+、X1.X5、・・・には第4図に示
すような選択パルスP+、P!−’3・・・PMがそれ
ぞれ印加されるのであって、例えば走査線x1が選択吠
態(他のすべての走査線は非選択)のとき、これに接続
される一連のTPT(11)のソース・ドレイン間が導
通となり、それらに接続された各絵素(14)に対応ス
る信号−の電圧が印加される。前記走査線xlが非選択
に切り換わると、上記TPT(II)は非導通となるの
で、上記絵素(I4)に印加された電圧は次のフレーム
で走査l1iIX+が再び選択されるまでの間、前回の
値を保持する。このようにTFTアレイを用いた液晶デ
ィスプレイは必要な信号電圧を市確かつ独qに各絵素に
伝達することが出来るのでクロストークがなくコントラ
スト比の大きい表示が可能となり注目を集めている。
A transistor array having such a structure operates as follows. That is, scan lines! +, X1. X5, . . . are supplied with selection pulses P+, P! as shown in FIG. -'3...PM is applied to each of the series of TPTs (11) connected to it, for example, when scanning line x1 is in the selected state (all other scanning lines are not selected). The source and drain become conductive, and a voltage of a corresponding signal - is applied to each picture element (14) connected thereto. When the scanning line xl is switched to non-selection, the TPT (II) becomes non-conductive, so the voltage applied to the picture element (I4) remains unchanged until scanning l1iIX+ is selected again in the next frame. , retain the previous value. In this way, a liquid crystal display using a TFT array is attracting attention because it can transmit the necessary signal voltage to each picture element accurately and independently, allowing display with no crosstalk and a high contrast ratio.

(発明が解決しようとする問題点) ところがこのような構成では走り線、信号線の本数が増
えると、すべてのTFT…)を良品として作り込む事が
極めて困難となる。特に、TFT(11)は第5図にそ
の断面構造の一例を示すように、ゲート(2重)とソー
ス(22)・ドレイン(23)との間が少なくとも絶縁
膜(20を介して積層されているため、ピンホールその
他工程上のトラブルによってゲート(20・ソース(2
2)間、あるいはゲート(21)・ドレイン(23)間
が短絡してしまう恐れがある。特に、ゲート(2重)・
ソース(23)間の短絡は、これにつながる走査線X−
〜x、4と信号線Y1〜Ym−hのすべてのTPT(o
)の動作異常を招き、いわゆる線欠陥という重大不良を
もたらす。またドレイン(23)や絵素電極(2B)が
フォトリングラフィの不良等により、ゲートやソースと
短絡するとその液晶セルは正規の電圧を保持しな(なり
点欠陥をもたらす。このほかの重要な不良モードとして
、信号線Yと走査線Xとがその交差部において短絡する
恐れがある。これも線欠陥の原因となる。
(Problems to be Solved by the Invention) However, in such a configuration, as the number of running lines and signal lines increases, it becomes extremely difficult to manufacture all TFTs as good products. In particular, as shown in FIG. 5, which shows an example of the cross-sectional structure of the TFT (11), the gate (double) and the source (22)/drain (23) are stacked with at least an insulating film (20 interposed therebetween). Because of this, pinholes and other process problems may cause gate (20) and source (20)
2) or between the gate (21) and the drain (23). In particular, the gate (double)
A short circuit between the sources (23) is connected to the scan line X-
~x, 4 and all TPTs (o
), resulting in serious defects called line defects. In addition, if the drain (23) or pixel electrode (2B) is short-circuited with the gate or source due to poor photolithography, the liquid crystal cell will not maintain the normal voltage (which will cause a point defect. As a failure mode, there is a possibility that the signal line Y and the scanning line X may be short-circuited at the intersection thereof.This also causes a line defect.

本発明は上記問題点に鑑みて発明されたもので、いくつ
かのトランジスタが不良であう、ても、さらに走査線と
信号線の交差部のいくつかが短絡不良をおこしてもそれ
らが線欠陥や点欠陥に基づく絵素欠陥が発生するような
ことがないア、クチイブマトリクス基板を提供する事を
目的としている。
The present invention was invented in view of the above problems, and even if some of the transistors are defective, even if some of the intersections of the scanning line and the signal line are short-circuited, they will not be affected by line defects. The object of the present invention is to provide a cutting matrix substrate that does not cause pixel defects based on point defects.

(問題点を解決するための手段) 即ち本発明は、上記問題点を解決するため、まず第1に
、絵素電極1つに対し少なくとも2つのトランジスタを
準備し、第2に、信号線と走査線の交差部において走査
線を2つに分岐し、第3に、上記2つのトランジスタを
上記走査線を分岐した部分に配置して、交差点ある□い
はトランジスタの短絡不良発生時には短絡の発生した走
査線分岐部を走査線および絵素電極から分離できる構造
にしたことを特徴とするものである。
(Means for Solving the Problems) That is, in order to solve the above problems, the present invention firstly prepares at least two transistors for one picture element electrode, and secondly, prepares at least two transistors for one picture element electrode. The scanning line is branched into two at the intersection of the scanning lines, and thirdly, the above two transistors are arranged at the intersection of the scanning lines, so that a short circuit occurs when there is an intersection or a short circuit failure occurs in the transistor. The present invention is characterized in that it has a structure in which the scanning line branch portion can be separated from the scanning line and the picture element electrode.

(作用) 本発明は上記したように、まず、1つの信号線と1つの
走査線に対応する1つの絵素への充電経路を従来のよう
に単に1つのトランジスタではなく2つ以上のトランジ
スタを用いて2つの充電経路でもって構成しているので
、これらのトランジスタのいずれかが不良であっても不
良トランジスタを絵素電極および走査線から切りはなし
てやれば残った充電経路で絵素を充電することが可能で
あり、従って先に述べた線欠陥、点欠陥には至らない。
(Function) As described above, the present invention first provides a charging path to one picture element corresponding to one signal line and one scanning line by using two or more transistors instead of just one transistor as in the conventional case. Since the structure has two charging paths, even if one of these transistors is defective, if the defective transistor is disconnected from the pixel electrode and scanning line, the pixel can be charged using the remaining charging path. Therefore, the above-mentioned line defects and point defects do not occur.

次に信号線と走査線の交差部では走査線を2つに分岐し
であるので、どちらかの交差部が短絡しても、短絡した
方の分岐を幹の走査線から切りはなしてやればこれも欠
陥には至らない。さらに走査線の分岐部に前記2つのト
ランジスタをそれぞれ配置しであるので、それらのドレ
イン電極は共通にすることが出来、絵素有効面積(開口
率)が大きくできるとともに、不良発生時に分離切断処
理を施す場所を1ケ所に集中出来、修復の効率もよくな
る。
Next, at the intersection of the signal line and the scanning line, the scanning line is split into two, so even if either intersection is shorted, the shorted branch can be disconnected from the main scanning line. This is also not a defect. Furthermore, since the two transistors are arranged at the branching parts of the scanning lines, their drain electrodes can be shared, increasing the effective pixel area (aperture ratio), and also allowing separation and cutting in the event of a defect. The repair can be concentrated in one place, which improves the efficiency of the repair.

(実施例) 以下、本発明の一実施例を図面に基づいて説明する。(Example) Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図は本発明の配置図、第2図はその等価回路図であ
って、両図により本発明の構成と効果を説明する。なお
、第1図の配置図は第5図の断面構造にもとづいたもの
である。さて走査線x1と信号線Yiの交差部において
、走査線x1を2つに分岐する。これにより2つの交差
点(28a) 、(28b) h<出来る。この分岐部
にともに走査線Xiで制御される2つのトランジスタ(
lla) 、(jlb)を配置する。第1のトランジス
タ(11a)は信号線Yiと絵素C1,2を、第2のト
ランジスタ(llb)は信号線Yjと隣接絵素Ci+l
、iを結合する。さらに本実施例では走査線X;で制御
される第3のトランジスタ(llc)を附加している。
FIG. 1 is a layout diagram of the present invention, and FIG. 2 is an equivalent circuit diagram thereof, and the configuration and effects of the present invention will be explained with reference to both figures. The layout diagram in FIG. 1 is based on the cross-sectional structure in FIG. 5. Now, at the intersection of the scanning line x1 and the signal line Yi, the scanning line x1 is branched into two. This allows two intersections (28a) and (28b) h<. Two transistors (
lla) and (jlb) are placed. The first transistor (11a) connects the signal line Yi and the picture elements C1, 2, and the second transistor (llb) connects the signal line Yj and the adjacent picture element Ci+l.
, i. Furthermore, in this embodiment, a third transistor (llc) controlled by the scanning line X is added.

これは隣接する絵素C:+4とC+鳴り間を結合してい
る。まず第3のトランジスタ(llc)が存在しない時
の動作を説明する。走査線X及び信号線Yに印加される
動作電圧波形は第4図に示した如き従来例と全く同じで
よい。絵素CH,;はまず走査線xI−1が選択される
タイミングでトランジスタ(Ild)などを通して信号
線Y>の情報を受けて例えば電圧V + −+ z J
に充電される。この電圧Vt−H。
This connects the adjacent picture elements C:+4 and C+ ringing. First, the operation when the third transistor (llc) is not present will be explained. The operating voltage waveforms applied to the scanning line X and the signal line Y may be exactly the same as in the conventional example shown in FIG. The picture element CH,; first receives information from the signal line Y> through a transistor (Ild) at the timing when the scanning line xI-1 is selected, and outputs a voltage, for example, V + -+ z J
is charged to. This voltage Vt-H.

λは本来絵素C1−1,;に印加されるべき電圧である
。次のタイミングで走査線X;が選択されると、絵素C
j、iはトランジスタ(lla)を通して信号線Yjか
ら新たな情報を受けとって新たに電圧V;、4に充電さ
れる。以降次のフレームで再び走査線xニー1が選択さ
れるまで、絵素Ci、よは電圧vi 、 ンを保持する
λ is a voltage that should originally be applied to the picture element C1-1,; When scanning line X is selected at the next timing, picture element C
j and i receive new information from the signal line Yj through the transistor (lla) and are newly charged to a voltage V;,4. Thereafter, the picture element Ci, or the voltage vi, is held until the scanning line x knee 1 is selected again in the next frame.

つまりフレーム期間のほとんどの時間絵素C’*hは電
圧V+、;を保持しているので、液晶は本来その絵素に
印加されるべき信号に応じて作動し、トランジスタ(l
ld)の存在によってほとんど影響を受けない。今トラ
ンジスタ(Ita)が何らかの原因で動作不良をおこし
た場合には、このトランジスタ(璽Ia)を走査線X:
および絵素C5,;から切りはなす。
In other words, for most of the frame period, the picture element C'*h holds the voltage V+;, so the liquid crystal operates according to the signal that should originally be applied to that picture element, and the transistor (l
ld) is hardly affected by the presence of ld). If the transistor (Ita) malfunctions for some reason, this transistor (Ia) should be connected to the scanning line X:
and picture element C5, ;

このとき絵素C’pkは先の説明から判るように電圧V
”r k sつまり本来絵素Ci−+、;に印加すべき
電圧を保持することになる。従って絵素” x Jはト
ランジスタ(lla)が不良になっても絵素欠陥とはな
らず、隣接絵素の情報をもらって働く。少なくとも映像
を表示する場合、隣接絵素間の情報の相関性はかなり強
いから絵素Ci、↓はほとんど欠陥として認識されない
。次に第3のトランジスタ(Ilc)の効果を説明する
。先はどの例ではトランジスタ(lIa)を切りはなし
た時、絵素C;、;には電圧V;−リiしか充電されな
いが、トランジスタ(llc)が存在すると、走査線x
1が選択されるタイミングでトランジスタ(llb)と
(Ilc)が導通となり、絵素C1,;は、隣接する絵
素C:+ + I )とともに信号線から電圧Vi、ふ
なる情報を受けとることが出来る。従ってこの場合、ト
ランジスタ(lla)が不良でも絵素ci 、 jは本
来の電圧v+、Jで動作することになり、全く正規の表
示をすることが出来る。°以上の説明から判るように絵
素C:、1の充電に関係する3つのトランジスタ(ll
a) 、(llb) 、(llc)のうちいずれか1つ
が不良でも絵素欠陥を防止出来る。
At this time, the picture element C'pk has a voltage of V, as can be seen from the previous explanation.
``r k s, that is, the voltage that should originally be applied to the picture element Ci-+, ; is held.Therefore, even if the transistor (lla) becomes defective in the picture element "x J", it will not become a picture element defect, It works by receiving information about neighboring pixels. At least when displaying an image, the correlation of information between adjacent picture elements is quite strong, so the picture element Ci, ↓ is hardly recognized as a defect. Next, the effect of the third transistor (Ilc) will be explained. In the previous example, when the transistor (lIa) is cut off, the picture elements C;, ; are charged only with the voltage V;
At the timing when 1 is selected, the transistors (llb) and (Ilc) become conductive, and the picture element C1, ; together with the adjacent picture element C: + + I) can receive the voltage Vi and the information from the signal line. I can do it. Therefore, in this case, even if the transistor (lla) is defective, the picture elements ci and j will operate at the original voltages v+ and J, and a completely normal display can be performed. ° As can be seen from the above explanation, there are three transistors (ll
a) Even if any one of (llb), (llc) is defective, picture element defects can be prevented.

(発明の効果) 以上説明した如く本発明によるアクティブマトリクス基
板は、走査線の分岐と絵素当たりトランジスタ数の増加
とを組み合わせて、それぞれの特徴を生かすとともに新
たな効果を発生させたことを特徴とするもので、トラン
ジスタ数を増す効果は1−記した通りであり、また走査
線を分岐した効果は走査線と信号線間の短絡が発生して
もこれを救済することにある。そして両者を組み合わせ
た時に発生する効果は、第1に2つのトランジスタのド
レイン引出し部を共通にすることが出来、従ってトラン
ジスタの占有面積を小さく出来、絵素間し1率を向上さ
せることが可能なことである。第2に、走査線と信号線
との交差点において走査線を分岐し、その分岐部に配置
した2つのトランジスタを位置的に近接出来た事により
、これらが不良であった時不良場所の同定と不良部を他
から分離する修復工程の効率が向上することである。
(Effects of the Invention) As explained above, the active matrix substrate according to the present invention is characterized by combining the branching of scanning lines and the increase in the number of transistors per picture element, making the best use of each feature and generating new effects. The effect of increasing the number of transistors is as described in 1-, and the effect of branching the scanning lines is to relieve short circuits between the scanning lines and signal lines even if they occur. The effect that occurs when the two are combined is that firstly, the drain lead-out part of the two transistors can be made common, and therefore the area occupied by the transistor can be reduced, and the ratio between pixels can be improved. That's true. Second, the scanning line is branched at the intersection of the scanning line and the signal line, and the two transistors placed at the branch can be positioned close to each other, which makes it easier to identify the location of the defect when they are defective. This improves the efficiency of the repair process that separates defective parts from others.

以上詳述したように本発明は簡単な構成でもってアクテ
ィブマトリクス基板の歩留りを著しく向トさせ得るもの
で、その実用的価値は非常に高いものである。
As described in detail above, the present invention can significantly improve the yield of active matrix substrates with a simple configuration, and its practical value is extremely high.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるアクティブマトリクス基板の配置
図、第2図は第1図の等価回路図、第3図は従来の等価
回路図、第4図は走査線に印加する波形、第5図はトラ
ンジスタの断面図である。 (11)、(lla)、(llb)バ11C)、(ll
d)、(lle)−・・薄膜トランジスタ、(’13)
・・・液晶% (14)・・・絵素、(22)・・・ド
レイン、(23)・・・ソース、(2S)・・・半導体
膜、(28)・・・絵素電極、(28a)、(28b)
・・・走査線と信号線の交差点。 αυ(lla〜11e)・・・薄膜トランジスタ翰・・
・ドレイン 伜・・・ソース 第3図
Fig. 1 is a layout diagram of an active matrix substrate according to the present invention, Fig. 2 is an equivalent circuit diagram of Fig. 1, Fig. 3 is a conventional equivalent circuit diagram, Fig. 4 is a waveform applied to a scanning line, and Fig. 5 is a cross-sectional view of a transistor. (11), (lla), (llb) 11C), (ll
d), (lle)--thin film transistor, ('13)
...Liquid crystal% (14)...Picture element, (22)...Drain, (23)...Source, (2S)...Semiconductor film, (28)...Picture element electrode, ( 28a), (28b)
...Intersection of scanning line and signal line. αυ(lla~11e)...Thin film transistor wire...
・Drain 伜...Source Figure 3

Claims (3)

【特許請求の範囲】[Claims] (1)複数の走査線Xと信号線Y、および各走査線Xと
信号線Yの交差点に対応して各1個設けた絵素電極と、
走査線Xで制御される少なくとも第1および第2のトラ
ンジスタを備え、第1のトランジスタは、前記信号線Y
と1つの絵素電極Aとを結合し、第2のトランジスタは
、前記信号線Yと前記絵素電極Aに対し走査線Xをはさ
んで隣接する別の絵素電極Bとを結合すべく構成され、
かつ前記交差点において各走査線Xを分岐させ、その分
岐部に前記2つのトランジスタをそれぞれ配置したこと
を特徴とするアクティブマトリクス基板。
(1) a plurality of scanning lines X and signal lines Y, and one picture element electrode provided corresponding to each intersection of each scanning line X and signal line Y;
At least a first transistor and a second transistor are controlled by the scanning line X, and the first transistor is controlled by the signal line Y.
and one picture element electrode A, and the second transistor couples the signal line Y and another picture element electrode B adjacent to the picture element electrode A across the scanning line X. configured,
An active matrix substrate characterized in that each scanning line X is branched at the intersection, and the two transistors are disposed at each branch.
(2)前記交差点および前記分岐部に配置したトランジ
スタにおいて、信号線と走査線が短絡する不良が発生し
たとき、短絡した走査線分岐部を走査線および絵素から
分離可能にしたことを特徴とする特許請求の範囲第1項
に記載のアクティブマトリクス基板。
(2) When a short-circuit between the signal line and the scanning line occurs in the transistors arranged at the intersection and the branch, the short-circuited scanning line branch can be separated from the scanning line and the picture element. An active matrix substrate according to claim 1.
(3)前記走査線の分岐した部分に配置された2つのト
ランジスタのドレイン電極引き出し部を共通にしたこと
を特徴とする特許請求の範囲第1項に記載のアクティブ
マトリクス基板。
(3) The active matrix substrate according to claim 1, wherein the drain electrodes of the two transistors arranged at the branched portions of the scanning lines are made common.
JP60085243A 1985-04-19 1985-04-19 Active matrix substrate Expired - Lifetime JPH0646347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60085243A JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085243A JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPS61243487A true JPS61243487A (en) 1986-10-29
JPH0646347B2 JPH0646347B2 (en) 1994-06-15

Family

ID=13853121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085243A Expired - Lifetime JPH0646347B2 (en) 1985-04-19 1985-04-19 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH0646347B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264224A (en) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate capable of spot defect detection and repair
JP2012145927A (en) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144888A (en) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 Matrix type liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144888A (en) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 Matrix type liquid crystal display

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264224A (en) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate capable of spot defect detection and repair
JP2012145927A (en) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd Display device
JP2016106246A (en) * 2010-12-20 2016-06-16 株式会社半導体エネルギー研究所 Display device
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017072852A (en) * 2010-12-20 2017-04-13 株式会社半導体エネルギー研究所 Display device
US9645463B2 (en) 2010-12-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI587058B (en) * 2010-12-20 2017-06-11 半導體能源研究所股份有限公司 Display device
TWI587057B (en) * 2010-12-20 2017-06-11 半導體能源研究所股份有限公司 Display device
TWI608283B (en) * 2010-12-20 2017-12-11 半導體能源研究所股份有限公司 Display device
US9885932B2 (en) 2010-12-20 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2018022165A (en) * 2010-12-20 2018-02-08 株式会社半導体エネルギー研究所 Semiconductor device
JP2018194865A (en) * 2010-12-20 2018-12-06 株式会社半導体エネルギー研究所 Semiconductor device
US10564499B2 (en) 2010-12-20 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2020077002A (en) * 2010-12-20 2020-05-21 株式会社半導体エネルギー研究所 Display device
US11181793B2 (en) 2010-12-20 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US11754896B2 (en) 2010-12-20 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JPH0646347B2 (en) 1994-06-15

Similar Documents

Publication Publication Date Title
EP0465111B1 (en) Liquid crystal display device
EP0506875B1 (en) Scanned liquid crystal display with select scanner redundancy
US7038649B2 (en) Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
US6317176B1 (en) Liquid crystal display having repair lines and methods of repairing the same
JP3272558B2 (en) Matrix type display device
US5774100A (en) Array substrate of liquid crystal display device
US5555001A (en) Redundant scheme for LCD display with integrated data driving circuit
US7133039B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
US7576723B2 (en) Driving apparatus for display device and display panel thereof
TWI310675B (en) Flat panel display and display panel
US20070273802A1 (en) Display device with static electricity protecting circuit
JPS6357000B2 (en)
US20090296011A1 (en) Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel
JPH07333275A (en) Liquid crystal display panel and inspecting method thereof
EP0627722A2 (en) Light valve device with failure detection circuit
KR20060088975A (en) Driving apparatus for liquid crystal display and liquid crystal display including the same
JPS61121034A (en) Thin film transistor array
KR100295974B1 (en) Display device with array of display elements arranged in rows and columns
JPS61243487A (en) Active matrix substrate
JPH0834760B2 (en) Flat display device
JP2002099224A (en) Electrode substrate for display device and its inspection method
JPS61243483A (en) Active matrix substrate
JP3153369B2 (en) Liquid crystal display device and driving method thereof
KR100212867B1 (en) Scanned liquid crystal display with select scanner redundancy
JPS61243486A (en) Active matrix substrate

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term