JPS61240283A

JPS61240283A - 表示制御装置

Info

Publication number: JPS61240283A
Application number: JP60081445A
Authority: JP
Inventors: 幸夫坂本; 刀川　眞
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-04-18
Filing date: 1985-04-18
Publication date: 1986-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発１Ｌ鉱１伯− （産業上の利用分野）本発明は、イメージ処理や大量図形の高速処理を行うデ
ィスプレイシステムの表示制御装置に関するものである
。

（従来の技術）第６図はイメージ処理を実行する従来のディスプレイシ
ステムの構成図で、１はサービスプログラム、オペレー
ティングシステム（Ｏ８）が搭載される主プロセツサ部
、２は他モジュールとデータ転送を行うためのシステム
バス、６０はディスプレイ表示を集中的に管理するディ
スプレイ制御プロセッサ、４及び１０は内部データバス
、６はイメージ制御部で、ウィンドウメモリ９、フレー
ムメモリｌｌ内で保持される矩形ビット領域間の論理演
算等を実行し、ウィンドウメモリ９は画面上に表示すべ
きデータを保持し、フレームメモリ１１は画面と１対１
に対応した画面イメージを保持する。１２は陰極線管等
の表示画面（ＣＲＴ）、１３は文字入力用のキーボード
、１４は画面上の位置を選択するためのポインティング
デバイスである。

ウィンドウメモリ９上の領域には、２次元のイメージデ
ータが複数個保持され、サービスプログラムの指示によ
り各イメージ領域の表示部分をイメージ制御部６により
フレームメモリ１１上に転送する。

本構成では、ウィンドウメモリ９、フレームメモリ１１
上のイメージデータは、イメージ制御部６により高速に
処理され、マルチウィンドウ表示等の処理は高速に処理
される。

第７図は大量の図形データを高速に処理する際の従来の
ディスプレイシステムの構成図で、７は図形を集中的に
制御する図形制御プロセッサ、１５は図形をセグメント
化して格納するセグメントバッファ、２２は正規化座標
からデバイス座標に変換する座標変換プロセッサ部、２
３は正規化座標からワークステーションウィンドウ、ワ
ークステーションビューポートと呼ばれる見るべき範囲
内に図形を切り出すクリッピングプロセッサ部、２４は
クリッピングされた図形をＣＲＴｌＺ上の１ドツトに展
開するビット展開部を示し、その他の符号１，２゜１２
．１３，１４は第６図と同じである。

本構成では、主プロセツサ部１から渡される大量の図形
データをセグメントバッファ１５内に格納し、しかも、
各図形コードを図形制御プロセッサ７で解釈し、座標変
換プロセッサ部２２で座標変換し、クリッピングプロセ
ッサ部２３でクリッピング処理を行い、ビット展開部２
４で画面上のドツトに展開して表示するという処理を、
連続して処理（パラレル処理という）するため、大量図
形を高速に再表示したり、修正したりする操作が容易に
可能である。

（発明が解決しようとする問題点）第６図の構成でも、大量の図形を表示することは可能で
あるが、この処理はディスプレイ制御プロセッサ６０上
のソフトで実行されることになり、画面上の表示時間は
非常に遅くなり、第７図で示した構成をとるディスプレ
イシステムの場合に比べ１０〜１００程度を要する。

第７図の構成では、コード図形等の表示時間は高速に実
行されるが、イメージデータの処理は不可能である。

イメージ処理と大量図形の高速処理が同一端末装置上で
実現可能であれば、端末価格の削減化、及び処理の自由
度が多いサービスプログラム等の開発が可能になり、オ
フィスあるいは事業所等の作業の自動化が推進される。

従来は、このような機能を持った端末装置は開発されて
おらず、イメージ処理用と図形の高速処理用とが別個の
装置として提供されて、価格的にも高価、機能的にも専
用になるという欠点があった。

Ｕ腹（問題点を解決するための手段）本発明は、イメージ処理と大量図形の高速処理とを、同
一端末装置上で実現できないという欠点を解決するため
、イメージ重視な処理を司るハードウェアとＣＡＤ（Ｃ
ｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ）等で用い
る大量の図形を高速に処理するハードウェアとを融合す
るようにしたものである。

（作用）このようにすれば、マルチウィンド環境下でイメージ処
理と、大量図形の高速処理が、サービスプログラムから
併用して利用できる機能を提供することができる。

（実施例）本発明は、同一端末装置上でイメージ重視な処理（矩形
領域から成るビット集合間でのＡＮＤ、ＯＲ。

ＥＸＯＲ［Ｅｘｃｌｕｓｉｖｅ　ＯＲ］等の論理演算）
と、大量図形の高速処理（コード化された図形データを
一括して操作するセグメント処理、及びセグメントの入
力処理や図形操作を、サービスプログラムから利用し易
いように概念づけられているＮＤＣ［正規化座標］系空
間と、デバイス座標系空間との座標変換等の処理）を、サービスプログラムから同時に利用できるようにするこ
とを最も主要な特徴とする。

従来の技術とは、同一端末装置上でイメージ処理と大量
処理とが同時にサービスプログラムから利用できるとい
う点が異なる。

第１図は本発明の構成を示す一実施例のブロック図であ
って、１はオペレーティングシステム（ＯＳ）、サービ
スプログラム等が搭載される主プロセツサ部、２は他の
制御部とデータ転送を行うメインバス、３はディスプレ
イ制御を集中的に管理するプロセッサ部、４はメインパ
ス２と同様なデータ転送用の内部データバス、５はウィ
ンドウメそり（ＩｉｌＭＭ）とフレームメモリ（ＦＲＭ
）間のデータを転送する制御を司るデータ転送制御部、
６はウィンドウメモリ上の矩形領域から成るビット集合
を演算（論理演算、拡大／縮小、回転）するイメージ制
御部、７はコードから成る図形（直線、矩形、テキスト
、円、楕円等）を座標変換やクリッピング等の操作を施
しベクトル発生等を高速に処理する図形制御プロセッサ
、８はキーボードやポインティングデバイスを制御する
デバイス制御部、９は画面上に展開するビットイメージ
を保持するウィンドウメモリ、１０はウィンドウメモリ
９とフレームメモリ間でのデータ転送用の内部データバ
ス、１１は画面と１対１に対応したビットイメージを保
持するフレームメモリ、１２は陰極線管等の表示画イ面（ＣＲＴ）、１３は文字入力を司るキーボード、１４
は画面上の位置を選択するためのポインティングデバイ
ス部、１５はセグメント記憶用のセグメントバッファで
ある。

第２図は本発明において高速図形処理を実現する構成の
一例を示す図であり、第１図の図形制御プロセッサ７の
詳細化を図ったものである。

第２図において、２１はコード図形を解釈実行するグラ
フィックプロセッサ部、２２は正規化座標からデバイス
座標に変換する座標変換プロセッサ部、２３はクリッピ
ング制御を行うクリッピングプロセッサ部、２４は描画
用の情報からウィンドウメモリ上へビット展開するため
の制御を行うビット展開部である。

第３図はウィンドウメモリとフレームメモリとの関係を
示した図であり、３１はウィンドウメモリ９上で展開で
きるイメージ領域、３２，３４．３６はイメージ展開領
域（ＬＳと呼ぶ）、３３，３５．３７はＬＳ内で画面上
に表示する範囲を指定する領域（ＳＣと呼ぶ）、３９゜
４０及び４１はそれぞれ領域３３　、３５及び３７を画
面上に表示する領域（ｖＤと呼ぶ）、３８はフレーム領
域で、この状態が表示画面（ＣＲＴ）上に表示される。

イメージ処理を実現するには、イメージ制御部６により
ウィンドウメモリ９、フレームメモモ上の矩形ビット領
域の、以下のＲａ５ｔｅｒ操作（ＡＮＤ　。

ＯＲ等の論理演算）が高速に処理される。

［Ｒａ５ｔｅｒ操作］　　　Ｓｌ■Ｓ２　　→　Ｄ（注
１）ここで、ＳＬ、Ｓ２．又はＤはウィンドウメモリ又
はフレームメモリ上のビット矩形領域。

（注２）演算■は、２人力、１出力のビット演算。

第４図はビット領域の論理演算の例を示す図であり、ウ
ィンドウメモリ上のイメージ展開領域３１内の二つの矩
形領域間でＡＮＤ操作を施し、フレーム領域上にその結
果を転送する場合の実施例を示し、４２．４３はソース
側の領域、４４はディスティネーション側の領域である
。

イメージ処理が基本となっている処理は、表示制御プロ
セッサ３がイメージ制御部６を制御することによって高
速に実行される。

大量の図形データを処理するには、セグメントバラフッ
１５２図形制御プロセッサ７を制御することにより実行
される。セグメントバッファ１５は主プロセツサ部ｌか
ら渡された図形データをセグメントの形で保持する領域
である。図形制御プロ、セッサ７は図形データのコード
に従い、高速にビット情報に展開し、ウィンドウメモリ
上へ書込む操作を行う。

第５図は正規化座標系とウィンドウメモリとの関係を示
したもので、５０は正規化座標系（ＮＤＣ）で図形を記
述する際の標準的な座標系であり、５１は正規化座標系
５０内で表示する範囲を指定するワークステーションウ
ィンドウ（ＩＩＩす）と呼ぶ領域、５２はワークステー
ションウィンドウ５１で指定した範囲をイメージ展開領
域３２（論理画面ＬＳ）内のどの部分に対応づけるかを
指定領域であるワークステーションビューポート（υＶ
）、　５３．５４は正規化座標系コ（ＮＤＣ）内に書かれた直線図形の一部、５５．５６は
クリッピングされた直線図形であり、ワークステーショ
ンウィンドウ５１、ワークステーションビューポート５
２で指定した領域内で有効な部分である。

正規化座標系５０は［０，０，０，０コＸ　Ｏ，０，１
，０１の太きさを持つ座標系と定義されている。

セグメントバッファ１５内には、この正規化座標系５０
の座標に従って、図形コード（直線、円、テキスト等）
と図形属性（線種、色等）、及び座標値から成る保持情
報が格納されている。

第２図で示した図形制御プロセッサ７の詳細説明におい
て、２１は各種図形コード、属性等を解釈するグラフィック
プロセッサ部、２２は正規化座標からデバイス座標に対
応付けられているイメージ展開領域（論理画面ＬＳ）３
２内座標値への変換を行う座標変換プロセッサ部、２３
はワークステーションウィンドウ、ワークステーション
ビューボート指定によりクリッピングされる範囲を切り
出すクリッピングプロセッサ部、２４はクリッピングプ
ロセッサ部２３で切り出された描画図形の情報からウィ
ンドウメモリ内に割付けられているイメージ展開領域（
論理画面ＬＳ）３２内にビット展開するための制御を行
うビット展開部である。

図形制御プロセッサ７内部の２１．２２，２３．２４に
よる構成は、パイプライン処理が施され、上記に示した
図形データの展開処理が高速に実行される。

セグメントバッファ１５では３０００〜４０００個のセ
グメント化された図形データを格納し、セグメントバッ
ファ１５と図形制御プロセッサ７を組合せることにより
、大量の図形が再表示又は修正等の操作を高速に扱える
ことが可能である。

イメージ処理及び大量図形の高速処理を実現する構成が
、上記したような構造になっているため、主プロセッサ
部１上で走行しているサービスプログラムからイメージ
処理を実行する命令が出されたら１表示制御プロセッサ
３はイメージ制御部６を用いてイメージ処理を実行し、
大量図形の高速処理を実行する命令が出されたら、表示
制御プロセッサ部３は、セグメントバッファ１５と図形
制御プロセッサ７を制御して実行する。

この結果から明らかなように、従来の技術に比べて、イ
メージ処理と大量図形データの高速処理が同一端末装置
上で同時に利用可能となった点で改善があった。

又里亘羞呆以上説明したように、本発明によれば、同一端末装置上
でイメージ処理と大量図形の高速処理が実現できるとい
う利点がある。その為、本発明は、オフィスや事業所内
等で使用する端末として設置することにより、文書処理
、電子メール等の事務作業とＣＡＤ（Ｃｏｍｐｕｔｅｒ
　Ａｉｄｅｄ　Ｄｅｓｉｇｎ）等の設計図作成等の大量
図形操作等の作業が利用者に提供される。

【図面の簡単な説明】

第１図は本発明の構成を示す一実施例のブロック図、第
２図は本発明において高速図形処理を実現する構成の一
例を示す図、第３図はウィンドウメモリとフレームメモ
リとの関係を示した図、第４図はビット領域の論理演算
の例を示す図、第５図は正規化座標系とウィンドウメモ
リとの関係を示した図、第６図はイメージ処理を実行す
る従来のディスプレイシステムの構成図、第７図は大量
の図形データを高速に処理する際の従来のディスプレイ
システムの構成図である。１　・・・主プロセツサ部、２・・・システムバス、３
・・・表示制御プロセッサ部、４．１０・・・内部データバス、５・・・データ転送制御部、６　・・・イメージ制御部、７・・・図形制御プロセッサ、８　・・・デバイス制御部。９　・・・ウィンドウメモリ、１１・・・　フレームメモリ、１２・・・陰極線管等の表示画面（ＣＲＴ）、１３・・
・キーボード、１４・・・ポインティングデバイス部。１５・・・セグメントバッファ、２１・・・グラフィックプロセッサ部。２２・・・座標変換プロセッサ部。２３・・・クリッピングプロセッサ部、２４・・・ビッ
ト展開部、３１・・・ウィンドウメモリ上のイメージ展開領域、３
２．３４，３６・・・イメージ展開領域（ＬＳ）。３３．３５．３７・・・論理スコープ（ＳＣ）、３９．
４０．４１−・・　ウィンドウ（ｗＤ）、３８・・・フ
レーム領域、４２．４３・・・　ソース側の領域、４４・・・ディスティネーション側の領域、５０・・・
正規化座標系（ＮＤＣ）、５１・・・　ワークステーションウィンドウ（ｎ）、５
２・・・　ワークステーションビューポート（ｗＶ）、
５３．５４・・・直線図形、５５．５６はクリッピングされた直線図形。６０・・・ディスプレイ制御プロセッサ。特許出願人　日本電信電話株式会社第１図第３図第４図第５図５３．５４・・・１壜Ｉ！ｌ■

Claims

【特許請求の範囲】イメージ・図形をビット情報に展開して記憶する画像メ
モリと、その画像メモリから実際に表示する画像データ
を切出して表示用に記憶する表示用メモリを有する画像
表示装置において、画像メモリ領域から表示用メモリに矩形ビット領域の論
理演算、データ転送を制御する機構と、大量（数千個）
の図形データを保持するセグメントバッファを有し、各
セグメントを画像メモリ領域にドット展開するための座
標変換制御部と、クリッピング制御部と、ドット展開制
御部の機構とを有することを特徴とする表示制御装置。