JPS61229136A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS61229136A JPS61229136A JP60070007A JP7000785A JPS61229136A JP S61229136 A JPS61229136 A JP S61229136A JP 60070007 A JP60070007 A JP 60070007A JP 7000785 A JP7000785 A JP 7000785A JP S61229136 A JPS61229136 A JP S61229136A
- Authority
- JP
- Japan
- Prior art keywords
- program
- intermediate code
- executed
- execution
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は情報処理のための手続プログラムを翻訳し、実
行する情報処理装置に関する。
行する情報処理装置に関する。
Ｌ開示の概要］
本明細書及び図面は、情報処理のための手続プログラム
を翻訳し、実行する情報処理装置において、手続プログ
ラムを翻訳する際に、各手続に対応した翻訳後のコード
の一部にフラグ領域を設けて、翻訳後の手続プログラム
の実行時に、実行された手続のみのフラグを実行された
事を示すように変更する事により、情報処理のための手
続プログラムの検証を容易にする技術を開示する。
を翻訳し、実行する情報処理装置において、手続プログ
ラムを翻訳する際に、各手続に対応した翻訳後のコード
の一部にフラグ領域を設けて、翻訳後の手続プログラム
の実行時に、実行された手続のみのフラグを実行された
事を示すように変更する事により、情報処理のための手
続プログラムの検証を容易にする技術を開示する。
１従来の技術ｊ
従来よりプログラムのテスト方法はいろいろあるが、そ
れらは主にそのテストにより実際に実行された手続のみ
の正当性を検証するものである。
れらは主にそのテストにより実際に実行された手続のみ
の正当性を検証するものである。
従って、その正当性の程度はテストの態様又は入力され
るテストデータの多様さに依存する事となる。即ち、プ
ログラムの中で実際に実行された部分のみその正当性を
ある程度保証される事になるから、実行されていない部
分を実行させるようなテストデータが必要となる。従来
は、プログラムの作成者が自己のプログラムに基すいて
、このテストデータならばこのルーチンを通るであろう
との仮定からテストデータを数多く作成し、ある程度の
蚊をこなせば、一応誤りはないであろうとの推定のもと
にデパグを終了していた。つまり、実際に問題のルーチ
ンが実行されたかをプログラム作成者に示すものではな
かった。
るテストデータの多様さに依存する事となる。即ち、プ
ログラムの中で実際に実行された部分のみその正当性を
ある程度保証される事になるから、実行されていない部
分を実行させるようなテストデータが必要となる。従来
は、プログラムの作成者が自己のプログラムに基すいて
、このテストデータならばこのルーチンを通るであろう
との仮定からテストデータを数多く作成し、ある程度の
蚊をこなせば、一応誤りはないであろうとの推定のもと
にデパグを終了していた。つまり、実際に問題のルーチ
ンが実行されたかをプログラム作成者に示すものではな
かった。
し発明が解決しようとする問題点Ｊ
本発明は丑記従来例の欠点に鑑みてなされたもので、そ
の課題は作成された手続プログラムのテストを確実なら
しむる情報処理装置を提供するものである。
の課題は作成された手続プログラムのテストを確実なら
しむる情報処理装置を提供するものである。
Ｌ問題点を解決するための手段】
上記課題を達成するための一手段として、例えばＷＩ１
図（ａ）に示す実施颯の情報処理装置１００は、情報処
理のための手続を記述したソースプログラム１０１をコ
ード１０４に翻訳する翻訳手段１０２、翻訳されたコー
ド１０４を解釈実行する解釈実行１０３とを有し、更に
翻訳されたコードを一時的に記憶する記憶手段１０４を
外部又は内部にもつ。
図（ａ）に示す実施颯の情報処理装置１００は、情報処
理のための手続を記述したソースプログラム１０１をコ
ード１０４に翻訳する翻訳手段１０２、翻訳されたコー
ド１０４を解釈実行する解釈実行１０３とを有し、更に
翻訳されたコードを一時的に記憶する記憶手段１０４を
外部又は内部にもつ。
Ｅ作用」
上記構成の作用を説明すると、ソースプログラム１０１
は第１図（ｂ）のようにライン番号１０７をもつソース
ステートメント１０８を翻訳手段１０２はライン番号ヲ
含むポインタ１０９、命令１１０、オペランドｌ ｌ
ｌ、実行／未実行フラグ１０６からなるコード１０５の
列に翻訳して記憶手段１０４に記憶し、解釈実行手段１
０３はコード１０５を実際に実行するとその実行／未実
行フラグ１０６をセットするというものである。
は第１図（ｂ）のようにライン番号１０７をもつソース
ステートメント１０８を翻訳手段１０２はライン番号ヲ
含むポインタ１０９、命令１１０、オペランドｌ ｌ
ｌ、実行／未実行フラグ１０６からなるコード１０５の
列に翻訳して記憶手段１０４に記憶し、解釈実行手段１
０３はコード１０５を実際に実行するとその実行／未実
行フラグ１０６をセットするというものである。
［実施例」
以下、添付図面に従って本発明に係る実施例を詳細に説
明する。
明する。
第２図は実施例の情報処理装置における色々なプログラ
ム及びそれらのプログラムを実行する演算制御装置ｌと
の関係を表わす。本実施例はとくにパーソナルコンピュ
ータのインクプリンタシステムの例で、図中のプログラ
ム中オペレーティングシステム２及びインタプリタプロ
グラム３と演算制御装置との組合せで第１図（ａ）の翻
訳手段１０２及び解釈実行手段１０３とを構成し、おな
しく第１図（ａ）のコーＦ１０５はいわゆる中間コード
して翻訳される０図中の各プログラムについて説明する
と、２はオペレーティングシステムでシステム資源の制
御、プログラムの実行管理、データ管理などを行なう基
本ソフトウェアである。３はインタプリタプログラムで
、例えばＢＡＳＩＣ、ＰＡＳＣＡＬ等の高級言語で記述
されたプログラムを解釈して中間コードに変換し、変換
された中間コードを解釈して手続プログラムを実行する
機能を有する。即ち、インタプリタプログラム３は入力
されたプログラムをソースプログラム領域５に格納して
いくと共に、変数領域７を作成しながら中間コードプロ
グラムを生成して中間コードプログラム領域６に格納す
るという従来の機能に加えて、第４図（ａ）、（ｂ）の
如きフローチャートの制御手順をもつ本実施例に特徴的
な機能を有している。デパグモードフラグ８は当該実施
例のテスト機能を作動させるか否かを指示するフラグで
、その指示入力は例えば不図示のキーボード等の入力手
段から行なう、４の未実行ライン番号表示プログラムは
中間コードからなるプログラムを実行後に作動されるプ
ログラムで、実行／未実行フラグｌＯ６が′０”である
中間コードのライン番号又はポインタ１０９を出力させ
るものであり、詳細については第４図（Ｃ）に示されて
いる。
ム及びそれらのプログラムを実行する演算制御装置ｌと
の関係を表わす。本実施例はとくにパーソナルコンピュ
ータのインクプリンタシステムの例で、図中のプログラ
ム中オペレーティングシステム２及びインタプリタプロ
グラム３と演算制御装置との組合せで第１図（ａ）の翻
訳手段１０２及び解釈実行手段１０３とを構成し、おな
しく第１図（ａ）のコーＦ１０５はいわゆる中間コード
して翻訳される０図中の各プログラムについて説明する
と、２はオペレーティングシステムでシステム資源の制
御、プログラムの実行管理、データ管理などを行なう基
本ソフトウェアである。３はインタプリタプログラムで
、例えばＢＡＳＩＣ、ＰＡＳＣＡＬ等の高級言語で記述
されたプログラムを解釈して中間コードに変換し、変換
された中間コードを解釈して手続プログラムを実行する
機能を有する。即ち、インタプリタプログラム３は入力
されたプログラムをソースプログラム領域５に格納して
いくと共に、変数領域７を作成しながら中間コードプロ
グラムを生成して中間コードプログラム領域６に格納す
るという従来の機能に加えて、第４図（ａ）、（ｂ）の
如きフローチャートの制御手順をもつ本実施例に特徴的
な機能を有している。デパグモードフラグ８は当該実施
例のテスト機能を作動させるか否かを指示するフラグで
、その指示入力は例えば不図示のキーボード等の入力手
段から行なう、４の未実行ライン番号表示プログラムは
中間コードからなるプログラムを実行後に作動されるプ
ログラムで、実行／未実行フラグｌＯ６が′０”である
中間コードのライン番号又はポインタ１０９を出力させ
るものであり、詳細については第４図（Ｃ）に示されて
いる。
第４図（ａ）はソースステートメントを１ラインずつ入
力し中間コードを作成するインタプリタプログラム３の
本実施例に係る制御手順の部分を示したものである。先
ず、ステップ５２０で入力したソースプログラムの１つ
のステートメントをステップＳ２２でソースプログラム
領域５に格納する。ステップＳ２４でデパグモードフラ
グ８がセット（”１”）しているか調べる。セットして
いれば操作者が当該テスト機能の使用を欲しているので
あるから、ステップＳ２６で中間コード及び実行／未実
行フラグ１０６を作成し、デバグモードフラグ８がセッ
トしていなければステップＳ２Ｂで中間コードのみを作
成し、ステップＳ３０に進みステップＳ３０でそれらを
中間コードプログラム領域に格納する。もちろん、この
時必要な作業変数の変数領域の作成も同時に行なわれる
。Ｊ：記の処理を全プログラムの入力終了まで繰返す。
力し中間コードを作成するインタプリタプログラム３の
本実施例に係る制御手順の部分を示したものである。先
ず、ステップ５２０で入力したソースプログラムの１つ
のステートメントをステップＳ２２でソースプログラム
領域５に格納する。ステップＳ２４でデパグモードフラ
グ８がセット（”１”）しているか調べる。セットして
いれば操作者が当該テスト機能の使用を欲しているので
あるから、ステップＳ２６で中間コード及び実行／未実
行フラグ１０６を作成し、デバグモードフラグ８がセッ
トしていなければステップＳ２Ｂで中間コードのみを作
成し、ステップＳ３０に進みステップＳ３０でそれらを
中間コードプログラム領域に格納する。もちろん、この
時必要な作業変数の変数領域の作成も同時に行なわれる
。Ｊ：記の処理を全プログラムの入力終了まで繰返す。
第４図（ｂ）は中間コードの実行プログラムである０通
常は、いわゆる’ ＲＵＮ”コマンドの指示で起動され
る。先ず、ステップ３４０で中間コードプログラム領域
６から中間コードの先頭命令をフェッチする０次にステ
ップ３４２でフェッチした中間コードを実行する。その
実行が終了したら、ステップＳ４４でデバグモードフラ
グ８がセットされているか調べる。セットされていなけ
ればステップ３５０に進み１次の中間コードをフェッチ
する。デバグモードフラグ８がセットされていれば、ス
テップ３４６でその中間コードが実行／未実行フラグ付
で作成されているかを調べ、作成されていなければステ
ップＳ５０へ進み、次の中間コードをフェッチし、実行
／未実行フラグ付で作成されていればステップ３４８で
実行／未実行フラグ１０６を” ｔ ”にセットして、
ステップ５５０に進む、ステップＳ５０では次の中間コ
ードをフェッチし、その中間コードがＥＸ口命令か調べ
る。 ＥＮＤ命令でなければステップ３４２へ戻り、上
記処理を繰返す、フェッチした中間コードがＥＮＤ命令
であるならば、ステップＳ５４へ進む、ステップＳ５４
ではデバグモードフラグ８がセットされているかを調べ
、セットされていれば未実行ライン表示プログラム４を
実行する。デバグモードフラグ８がセットされていなけ
れば中間コード要行処理、即ち手続プログラムの実行を
終了する。
常は、いわゆる’ ＲＵＮ”コマンドの指示で起動され
る。先ず、ステップ３４０で中間コードプログラム領域
６から中間コードの先頭命令をフェッチする０次にステ
ップ３４２でフェッチした中間コードを実行する。その
実行が終了したら、ステップＳ４４でデバグモードフラ
グ８がセットされているか調べる。セットされていなけ
ればステップ３５０に進み１次の中間コードをフェッチ
する。デバグモードフラグ８がセットされていれば、ス
テップ３４６でその中間コードが実行／未実行フラグ付
で作成されているかを調べ、作成されていなければステ
ップＳ５０へ進み、次の中間コードをフェッチし、実行
／未実行フラグ付で作成されていればステップ３４８で
実行／未実行フラグ１０６を” ｔ ”にセットして、
ステップ５５０に進む、ステップＳ５０では次の中間コ
ードをフェッチし、その中間コードがＥＸ口命令か調べ
る。 ＥＮＤ命令でなければステップ３４２へ戻り、上
記処理を繰返す、フェッチした中間コードがＥＮＤ命令
であるならば、ステップＳ５４へ進む、ステップＳ５４
ではデバグモードフラグ８がセットされているかを調べ
、セットされていれば未実行ライン表示プログラム４を
実行する。デバグモードフラグ８がセットされていなけ
れば中間コード要行処理、即ち手続プログラムの実行を
終了する。
第４図（Ｃ）は未実行ライン表示プログラム４のフロー
チャートである。このプログラムは機械語等のオブジェ
クトコード又は中間コードで記述されていよう、先ず、
ステップ３６０で直前まで実行していたプログラムの最
初のラインの中間コードを中間コードプログラム領域６
から読み出し、ステップ５６２で、その中間コードの実
行／未実行フラグ１０６が“０″であるかを調べる。
チャートである。このプログラムは機械語等のオブジェ
クトコード又は中間コードで記述されていよう、先ず、
ステップ３６０で直前まで実行していたプログラムの最
初のラインの中間コードを中間コードプログラム領域６
から読み出し、ステップ５６２で、その中間コードの実
行／未実行フラグ１０６が“０″であるかを調べる。
このフラグが０゛°である時のみ、そのライン番号を不
図示の出力手段に出力する（ステップ５６４）、即ち、
実行されていない中間コードのライン番号を出力する０
次にステップＳ６６で次の中間コードを読み出し、ステ
ップ３６８で全ラインを調べたかどうかを利足して、終
了していなければステップ３６２へ戻り、上記処理を繰
返す。
図示の出力手段に出力する（ステップ５６４）、即ち、
実行されていない中間コードのライン番号を出力する０
次にステップＳ６６で次の中間コードを読み出し、ステ
ップ３６８で全ラインを調べたかどうかを利足して、終
了していなければステップ３６２へ戻り、上記処理を繰
返す。
第３図にＲＡＳＩＣ言語で記述された簡単なプログラム
の１例を示している。但し、第３図に示されたプログラ
ムは、いわゆるシンポリンクプログラムの形態で表示し
である。つまり、インタプリタプログラム３により中間
コードに変換されると。
の１例を示している。但し、第３図に示されたプログラ
ムは、いわゆるシンポリンクプログラムの形態で表示し
である。つまり、インタプリタプログラム３により中間
コードに変換されると。
予約語などがコード化されて中間コードプログラム領域
７に格納されるわけであるが、第３図のでは説明を［１
にするために、８３図のプログラムがソースプログラム
であると同時に中間コードであり、それに実行／未実行
フラグ１０６が付加されている。
７に格納されるわけであるが、第３図のでは説明を［１
にするために、８３図のプログラムがソースプログラム
であると同時に中間コードであり、それに実行／未実行
フラグ１０６が付加されている。
！＠３図のプログラムが実行に移されると、まずインタ
プリタプログラムは各中間コード行の実行／未実行フラ
グ１０６を′″Ｏｎにしておく、そして行ナンバ“１０
″の行を解釈、実行する。
プリタプログラムは各中間コード行の実行／未実行フラ
グ１０６を′″Ｏｎにしておく、そして行ナンバ“１０
″の行を解釈、実行する。
そして操作者がある値を入力すると（この例では５０′
とする）１０行目の実行／未実行フラグ１３を” ｌ
”にする、そして２０行目を解釈、実行し２０行目の実
行／未実行フラグ１３を“ｌ”にする、今は、Ａには°
゛５０”が入っているのでインタプリタプログラム３は
５０行目を解釈、実行し５０行目の実行／未実行フラグ
１０６を′ｌ″にする。そして不図示の出力装置に“Ａ
ｉｓ８ ｉ ｇ ”と出力し、６０行目を解釈、実行
し、６０行目の実行／未実行フラグ１３を°°１゛にす
る。
とする）１０行目の実行／未実行フラグ１３を” ｌ
”にする、そして２０行目を解釈、実行し２０行目の実
行／未実行フラグ１３を“ｌ”にする、今は、Ａには°
゛５０”が入っているのでインタプリタプログラム３は
５０行目を解釈、実行し５０行目の実行／未実行フラグ
１０６を′ｌ″にする。そして不図示の出力装置に“Ａ
ｉｓ８ ｉ ｇ ”と出力し、６０行目を解釈、実行
し、６０行目の実行／未実行フラグ１３を°°１゛にす
る。
ＥＮＤ命令で終了すると、未実行ライン表示プログラム
４に制御を移し、この表示プログラムが１０行目より順
に実行／未実行フラグ１０６を調べてフラグが０“の行
を不図示の表示装置に出力する。この例では３０行と４
０行のフラグが“Ｏ″のままであるから、３０行と４０
行が表示される。そこで操作者は再度、第３図のプログ
ラムを１動かせ、今度は１０°′より小さい数を入力す
ることで、°”Ａ ＩＳ ＳＭＡＬＬ″′と表示させる
。これで、３０行と４０行も実行させた事になる。即ち
、このプログラムの全てのバスを通過したことになる。
４に制御を移し、この表示プログラムが１０行目より順
に実行／未実行フラグ１０６を調べてフラグが０“の行
を不図示の表示装置に出力する。この例では３０行と４
０行のフラグが“Ｏ″のままであるから、３０行と４０
行が表示される。そこで操作者は再度、第３図のプログ
ラムを１動かせ、今度は１０°′より小さい数を入力す
ることで、°”Ａ ＩＳ ＳＭＡＬＬ″′と表示させる
。これで、３０行と４０行も実行させた事になる。即ち
、このプログラムの全てのバスを通過したことになる。
この時に未実行ライン表示プログラム４を起動すると表
示されるライン番号は無いであろう。
示されるライン番号は無いであろう。
こうして、容易にかつ確実にプログラム作成者は全手続
をテストした事がわかる。つまり、プログラムの作成者
は、いろいろなテストデータ、テスドパターンをプログ
ラムに入力しながら、それらのデータ又はバタンにより
プログラムの全ステップが実行されたか容易確実に確認
できる事になる。
をテストした事がわかる。つまり、プログラムの作成者
は、いろいろなテストデータ、テスドパターンをプログ
ラムに入力しながら、それらのデータ又はバタンにより
プログラムの全ステップが実行されたか容易確実に確認
できる事になる。
尚、上記実施例では、１つのソースステーメントが１つ
の中間コードに対応していた言語（例えばＢＡＳＩＣや
ＰＡＳＧＡＬ言語）を例として説明したが、１つのソー
スステートメントが複数の中間コードに変換される場合
であっても、第１図（ｂ）のポインタ１０９のような態
様にして、それらの中間コードのポインタとソースプロ
グラムのライン番号とを対応取らせ、未実行ライン表示
プログラムにポインタとライン番号を出力させるように
゛すれば、上記効果は期待できる。
の中間コードに対応していた言語（例えばＢＡＳＩＣや
ＰＡＳＧＡＬ言語）を例として説明したが、１つのソー
スステートメントが複数の中間コードに変換される場合
であっても、第１図（ｂ）のポインタ１０９のような態
様にして、それらの中間コードのポインタとソースプロ
グラムのライン番号とを対応取らせ、未実行ライン表示
プログラムにポインタとライン番号を出力させるように
゛すれば、上記効果は期待できる。
［発明の効果Ｊ
以上、説明したように１本発明によれば作成したプログ
ラムの検証の容易性が保証される。
ラムの検証の容易性が保証される。
第１図（ａ）は基本実施例の構成概念図、第１図（ｂ）
は第１図（ａ）の実施例におけるコード作成方法を示し
た図、 第２図は実施例における構成要素の関連図、第３図はテ
ストされるプログラムの１例の図５第４図（ａ）、（ｂ
）、（ｃ）は本要施例にかかる制御手順のフローチャー
トである。 特許出願人 キャノン株式会社 第２′ｇＡ 第３図 第４図（０） 中間コードの作威・
は第１図（ａ）の実施例におけるコード作成方法を示し
た図、 第２図は実施例における構成要素の関連図、第３図はテ
ストされるプログラムの１例の図５第４図（ａ）、（ｂ
）、（ｃ）は本要施例にかかる制御手順のフローチャー
トである。 特許出願人 キャノン株式会社 第２′ｇＡ 第３図 第４図（０） 中間コードの作威・
Claims (2)
- （１）情報処理のための手続を記述したソースプログラ
ムを中間コードに翻訳するプログラム翻訳手段と、前記
中間コードを解釈実行する実行手段とを有し、前記翻訳
手段は中間コードの一部に、ソースプログラムと翻訳さ
れた中間コードとの対応を示す識別コード及びフラグ領
域を設けて中間コードに翻訳し、前記実行手段は実行時
に実行された中間コードの前記フラグ領域に実行された
事を示す情報を格納する事を特徴とする情報処理装置。 - （２）更に出力手段を備え、該出力手段はフラグ領域が
実行された事を示さない情報をもつ中間コードに対応す
る識別コードを出力する事を特徴とする特許請求の範囲
第１項に記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070007A JPS61229136A (ja) | 1985-04-04 | 1985-04-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070007A JPS61229136A (ja) | 1985-04-04 | 1985-04-04 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61229136A true JPS61229136A (ja) | 1986-10-13 |
Family
ID=13419112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070007A Pending JPS61229136A (ja) | 1985-04-04 | 1985-04-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61229136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257912A (ja) * | 1988-04-08 | 1989-10-16 | Fuji Xerox Co Ltd | 画像記録装置 |
-
1985
- 1985-04-04 JP JP60070007A patent/JPS61229136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257912A (ja) * | 1988-04-08 | 1989-10-16 | Fuji Xerox Co Ltd | 画像記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0532744B1 (en) | Improved software debugging system and method especially adapted for code debugging within a multi-architecture environment | |
| US6877155B1 (en) | System and method for generating target language code utilizing an object oriented code generator | |
| JP2795244B2 (ja) | プログラムデバッグシステム | |
| US7266809B2 (en) | Software debugger and software development support system for microcomputer operable to execute conditional execution instruction | |
| Carter et al. | Symbolic simulation for correct machine design | |
| US5680584A (en) | Simulator system for code execution and debugging within a multi-architecture environment | |
| JPH07295859A (ja) | プログラムの動的特性の決定 | |
| Davidson et al. | An overview of firmware engineering | |
| US20040064267A1 (en) | Method and apparatus for testing microarchitectural features by using tests written in microcode | |
| Joyner Jr et al. | Automated proofs of microprogram correctness | |
| JPS61229136A (ja) | 情報処理装置 | |
| US11256479B2 (en) | Dynamic updates in an interactive programming environment | |
| Stepney | Incremental development of a high integrity compiler: experience from an industrial development | |
| Davidson | High level microprogramming: current usage, future prospects | |
| Lyle et al. | Using the unravel program slicing tool to evaluate high integrity software | |
| Dasgupta et al. | The use of Hoare logic in the verification of horizontal microprograms | |
| JPH07295612A (ja) | 高級言語シーケンス命令プログラム生成装置および汎用シーケンサ | |
| Dolotta et al. | The LEAP load and test driver | |
| JPS58169637A (ja) | コンパイル処理方式 | |
| JPH04358232A (ja) | 情報処理装置の機能試験方法 | |
| JPH06324883A (ja) | Ｃｐｕシミュレータ | |
| Eracar et al. | Test scripting—An alternative approach to realtime instrument control | |
| JPH0367340A (ja) | シミュレータ | |
| JP2006350676A (ja) | 組込みシステムのプログラムデバッグ方法 | |
| Morton | New Laboratory Tools and Techniques for Embedded Microcontrollers |