JPS6122886B2 - - Google Patents

Info

Publication number
JPS6122886B2
JPS6122886B2 JP53067699A JP6769978A JPS6122886B2 JP S6122886 B2 JPS6122886 B2 JP S6122886B2 JP 53067699 A JP53067699 A JP 53067699A JP 6769978 A JP6769978 A JP 6769978A JP S6122886 B2 JPS6122886 B2 JP S6122886B2
Authority
JP
Japan
Prior art keywords
resistance value
resistor
output
semiconductor switch
impedance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53067699A
Other languages
Japanese (ja)
Other versions
JPS54159246A (en
Inventor
Takashi Sase
Kazuo Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6769978A priority Critical patent/JPS54159246A/en
Publication of JPS54159246A publication Critical patent/JPS54159246A/en
Publication of JPS6122886B2 publication Critical patent/JPS6122886B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電圧或いは電流を抵抗値に変換してな
る抵抗値出力回路、特に差動構成にして変換精度
を上げてなる抵抗値出力回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a resistance value output circuit that converts voltage or current into a resistance value, and particularly to a resistance value output circuit that has a differential configuration to improve conversion accuracy.

抵抗ブリツジ回路は、温度制御やその他の各種
制御面でのセンサとして数多く利用されている。
その際、抵抗ブリツジ回路の一辺は電圧や電流に
応じてそれ自体の抵抗値が対応して変化するよう
になつている。この抵抗値を得る手段となつてい
るのが抵抗値出力回路である。かかる抵抗値出力
回路は上記ブリツジ回路以外にも利用されている
ことは云うまでもない。以下、利用関係の詳細は
ぬきにして、抵抗値出力回路の従来例を述べよ
う。
Resistance bridge circuits are widely used as sensors for temperature control and other various control aspects.
At this time, the resistance value of one side of the resistive bridge circuit changes correspondingly depending on the voltage and current. A resistance value output circuit is the means for obtaining this resistance value. It goes without saying that such a resistance value output circuit is used for purposes other than the bridge circuit described above. Hereinafter, a conventional example of a resistance value output circuit will be described without going into details regarding usage.

第1図はスイツチのオン、オフを利用した抵抗
値出力回路を示す。図に於いて、可変入力電圧
EiはAD変換器100に入力されてデイジタル信
号に変換され、次いでデコーダ200によりデコ
ードされ、直列抵抗400a,400b,400
c,……に並列に接続されてなる各スイツチ30
0a,300b,300c,……をオン・オフし
て出力端子1と2間に所定の抵抗値を得ようとす
るものである。かかる構成では不連続な抵抗値の
設定しかできない欠点を持つ。
FIG. 1 shows a resistance value output circuit that utilizes the on/off state of a switch. In the figure, variable input voltage
Ei is input to the AD converter 100 and converted into a digital signal, then decoded by the decoder 200, and connected to the series resistors 400a, 400b, 400.
Each switch 30 is connected in parallel to c,...
0a, 300b, 300c, . . . are turned on and off to obtain a predetermined resistance value between output terminals 1 and 2. Such a configuration has the disadvantage that resistance values can only be set discontinuously.

第2図はサーボ式によりアナログ的な抵抗値を
変化させてなる構成図を示す。即ち、可変入力電
圧Eiを演算増巾器20に入力させ、この増巾器
20の出力によりサーボモータ500を駆動す
る。サーボモータ500の入力は互いに連動する
ポテンシヨメータ410,411の抵抗値を変化
させるようにしている。この設定される抵抗値は
前記演算増巾器20に負帰還させている。尚、ポ
テンシヨメータ410の電圧ESは基準電圧であ
る。かかる構成では、応答時間が遅い欠点を持
つ。
FIG. 2 shows a configuration diagram in which analog resistance values are changed using a servo system. That is, the variable input voltage Ei is input to the operational amplifier 20, and the output of the amplifier 20 drives the servo motor 500. The input to the servo motor 500 changes the resistance values of potentiometers 410 and 411 which are interlocked with each other. This set resistance value is negatively fed back to the operational amplifier 20. Note that the voltage E S of the potentiometer 410 is a reference voltage. Such a configuration has the disadvantage of slow response time.

第3図は以上の2つの事例に比してより進んだ
抵抗値出力回路を示す。演算増巾器20には、
FET素子より成るインピーダンス素子420を
介して可変入力電圧Eiが入力している。更に、
この演算増巾器20の入力は、抵抗15と基準電
圧ESとによつてバイアスされている。上記イン
ピーダンス素子420のオン・オフは演算増巾器
20の出力を帰還して行つている。更に、演算増
巾器20の出力はFET素子より成る第2のイン
ピーダンス素子421のゲート制御を行つてい
る。インピーダンス素子420と421とは第4
図に示す如き互いに特性の合つているものを使用
している。
FIG. 3 shows a resistance value output circuit that is more advanced than the above two cases. The operational amplifier 20 includes:
A variable input voltage Ei is inputted via an impedance element 420 made of an FET element. Furthermore,
The input of this operational amplifier 20 is biased by a resistor 15 and a reference voltage E S . The impedance element 420 is turned on and off by feeding back the output of the operational amplifier 20. Further, the output of the operational amplifier 20 controls the gate of a second impedance element 421 made of an FET element. Impedance elements 420 and 421 are the fourth
As shown in the figure, materials with matching characteristics are used.

したがつて、入力電圧Eiに対して一方のイン
ピーダンス素子420の抵抗値を制御すること
で、他のインピーダンス素子421にも同様の抵
抗値が得られることになる。しかしながら、この
ような方式は他のインピーダンス素子421の一
端を接地しなければならないので、(一方のイン
ピーダンス素子420の一端が演算増巾器20の
入力で仮想接地されているため)、絶縁がとれな
い。また、一対のインピーダンス素子420,4
21は複合のFET(電界効果トランジスタ)を
使用するが、第4図のようにFETの制御電圧VG
に対するオン抵抗RDSの関係からわかるように
特性が合つているといつてもA,Bのように差が
ある。この差がそのまま出力抵抗値の誤差になり
精度が上がらない。したがつて、従来のような抵
抗値出力回路を用いては、差動構成であるにも拘
らず、精度が上がらないという欠点を持つてい
た。
Therefore, by controlling the resistance value of one impedance element 420 with respect to the input voltage Ei, a similar resistance value can be obtained for the other impedance element 421. However, since such a method requires grounding one end of the other impedance element 421 (because one end of one impedance element 420 is virtually grounded at the input of the operational amplifier 20), insulation cannot be achieved. do not have. In addition, a pair of impedance elements 420, 4
21 uses a composite FET (field effect transistor), but as shown in Figure 4, the FET control voltage V G
As can be seen from the relationship of on-resistance R DS to S , even if the characteristics match, there are differences like A and B. This difference directly becomes an error in the output resistance value and does not improve accuracy. Therefore, the use of a conventional resistance value output circuit has the disadvantage that accuracy cannot be improved despite the differential configuration.

本発明の目的は精度向上をはかつてなる抵抗値
出力回路を提供するものである。
An object of the present invention is to provide a resistance value output circuit with improved accuracy.

本発明の要旨は、演算増巾器の出力を制御のた
めに直接使用するのではなく、一旦、時間巾信号
に変換し、次いでパルストランス等の絶縁形バツ
フアを介して出力を取り出すと共に、該バツフア
によつて、入力及び出力を制御するに際して、抵
抗と半導体スイツチとより成る部分における半導
体スイツチを、バツフア出力によつてオン・オフ
制御せしめるようにしたものである。以下、図面
により本発明を詳細に説明しよう。
The gist of the present invention is not to use the output of the operational amplifier directly for control, but to first convert it into a time width signal, then take out the output via an isolated buffer such as a pulse transformer, and When controlling the input and output using the buffer, the semiconductor switch in the section consisting of the resistor and the semiconductor switch is turned on and off by the buffer output. Hereinafter, the present invention will be explained in detail with reference to the drawings.

以下、本発明の実施例を図面に基づいて詳細に
説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第5図は、本発明の抵抗値出力回路の実施例を
示す概略構成図であり、図中の第1図〜第3図と
同一符号は相当部分を示してある。第5図におい
て、演算増巾器20の入力加算点には入力電圧
Eiが抵抗11と半導体スイツチ10からなるイ
ンピーダンス素子450を介して、また負の基準
電圧−ESが抵抗15を介して接続してある。演
算増巾器20の入力は電圧一時間変換回路30、
即ちV/T変換回路を介した後、一方は半導体ス
イツチ10を、他方は半導体スイツチ40を制御
するようにしてある。また、出力端子1,2には
抵抗41と半導体スイツチ40からなるインピー
ダンス素子451が接続してある。
FIG. 5 is a schematic configuration diagram showing an embodiment of the resistance value output circuit of the present invention, in which the same reference numerals as in FIGS. 1 to 3 indicate corresponding parts. In FIG. 5, the input summing point of the operational amplifier 20 has an input voltage of
Ei is connected through an impedance element 450 consisting of a resistor 11 and a semiconductor switch 10, and a negative reference voltage -E S is connected through a resistor 15. The input of the operational amplifier 20 is a voltage one-time conversion circuit 30,
That is, after passing through the V/T conversion circuit, one side controls the semiconductor switch 10 and the other side controls the semiconductor switch 40. Further, an impedance element 451 consisting of a resistor 41 and a semiconductor switch 40 is connected to the output terminals 1 and 2.

このように構成された第5図の動作を説明す
る。入力電圧Eiがインピーダンス素子450を
介して演算増巾器20に加わると、演算増巾器2
0は入力加算点の電位が0になるように出力電圧
をV/T変換回路30でパルス信号に変換して半
導体スイツチ10をスイツチングすることによ
り、インピーダンス素子450の抵抗値が入力電
圧に対応する値になる。即ち、この時、インピー
ダンス素子450をZ1としてZ1を流れる電流Ii=
Ei/Zと抵抗15をRとしてRを流れる電流IR
Es/R が等しくなるように演算増巾器20を介して負帰
還制御されると(演算増巾器20の入力加算点の
電位が0になるように)、次の式が成立する。
The operation of FIG. 5 configured in this way will be explained. When the input voltage Ei is applied to the operational amplifier 20 via the impedance element 450, the operational amplifier 2
The resistance value of the impedance element 450 corresponds to the input voltage by converting the output voltage into a pulse signal in the V/T conversion circuit 30 and switching the semiconductor switch 10 so that the potential at the input addition point becomes 0. Becomes a value. That is, at this time, current Ii flowing through Z 1 with impedance element 450 as Z 1 =
Ei/Z 1 and resistor 15 as R, current flowing through R =
When negative feedback control is performed via the operational amplifier 20 so that Es/R becomes equal (so that the potential at the input addition point of the operational amplifier 20 becomes 0), the following equation holds true.

Z1=KEi、(但しK=R/Es) …(1) ∴Z1∝Ei …(2) 一方、インピーダンス素子451にもV/T変
換回路30の制御されたパルス信号が加わり、イ
ンピーダンス素子450と同様にこのパルス信号
で半導体スイツチ40をスイツチングするので、
インピーダンス素子451をZ2とすれば、 Z2=Z1 …(3) となる。即ち、入力電圧Eiに比例した出力抵抗
値が出力端子1,2に得られる。
Z 1 = KEi, (K = R/Es) ...(1) ∴Z 1 ∝Ei ...(2) On the other hand, the pulse signal controlled by the V/T conversion circuit 30 is also applied to the impedance element 451, and the impedance element 450, the semiconductor switch 40 is switched by this pulse signal, so
If the impedance element 451 is Z 2 , then Z 2 =Z 1 (3). That is, output resistance values proportional to the input voltage Ei are obtained at the output terminals 1 and 2.

次に、上述した如く、インピーダンス素子45
0及び451を一対とし、かつ、これら一対のイ
ンピーダンス素子450及び451を略同一特性
のものとして用いると共に、半導体スイツチ10
及び40を電圧一時間変換回路30の出力信号で
制御するようにした差動回路構成における一対の
インピーダンス素子のばらつきを考えてみる。イ
ンピーダンス素子450をZ1、抵抗11をr、半
導体スイツチ10のオン抵抗をrpo、インピーダ
ンス素子451をZ2、抵抗41をr(抵抗11と
同じ値のものを使用)、半導体スイツチ40のオ
ン抵抗をrpo(1−Δ)(半導体スイツチ10と
同じ素子を使用するが特性上のばらつきΔを加
味)、半導体スイツチ10,40の制御パルス信
号のデユーテイをαとすれば、 Z1=r+rpo/α …(4) Z2=r+rpo(1−Δ)/α …(5) となり、比をとると、 Z/Z=r+rpo(1−Δ)/r+rpo (6) となる。したがつて、Δは通常10%程度なので、
r=rpoとすれば、一対のインピーダンス素子の
抵抗値のばらつきは5%になり、r=10rpoと選
べば、0.9%となる。このように、インピーダン
ス素子の構成を半導体スイツチの他に抵抗を接続
し、半導体スイツチのオン抵抗のばらつきを吸収
し、補償するようにしているので、前述のような
効果が得られる。したがつて、一対のインピーダ
ンス素子を差動構成、つまり、インピーダンス素
子の入出力特性の非線形状、或いは温度に対する
影響などの特性を改善するために、同一特性のイ
ンピーダンス素子を一対にして用い、両素子の特
性の相似性を利用して特性の改善を図るようにし
た回路構成にして一方のインピーダンス素子の抵
抗値を制御することにより、他方のインピーダン
ス素子の抵抗値を精度よく得ることができる。
Next, as described above, the impedance element 45
0 and 451 as a pair, and these pair of impedance elements 450 and 451 are used as having substantially the same characteristics, and the semiconductor switch 10
Let us consider the dispersion of a pair of impedance elements in a differential circuit configuration in which the voltages and 40 are controlled by the output signal of the voltage-to-time conversion circuit 30. The impedance element 450 is Z 1 , the resistor 11 is r, the on-resistance of the semiconductor switch 10 is r po , the impedance element 451 is Z 2 , the resistor 41 is r (the same value as the resistor 11 is used), the semiconductor switch 40 is turned on If the resistance is r po (1 - Δ) (the same element as the semiconductor switch 10 is used, but the characteristic variation Δ is taken into account), and the duty of the control pulse signal of the semiconductor switches 10 and 40 is α, then Z 1 = r + r po /α...(4) Z 2 = r+r po (1-Δ)/α...(5) Taking the ratio, Z 2 /Z 1 = r+r po (1-Δ)/r+r po (6) Become. Therefore, Δ is usually around 10%, so
If r=r po , then the variation in the resistance values of the pair of impedance elements will be 5%, and if r=10r po , then it will be 0.9%. In this way, since the impedance element is configured such that a resistor is connected in addition to the semiconductor switch to absorb and compensate for variations in the on-resistance of the semiconductor switch, the above-mentioned effects can be obtained. Therefore, in order to improve characteristics such as the nonlinear shape of the input/output characteristics of the impedance elements or the influence on temperature, a pair of impedance elements with the same characteristics is used as a differential configuration. By controlling the resistance value of one impedance element with a circuit configuration that uses the similarity of the characteristics of the elements to improve the characteristics, it is possible to accurately obtain the resistance value of the other impedance element.

第6図は第5図の本発明の抵抗値出力回路を詳
細にした回路構成図であり、図中の第5図と同一
符号は相当部分を示している。第6図における構
成は、第5図の回路と異なる部分についのみ述べ
る。V/T変換回路30の出力はパルストランス
50を介して分岐し、一方は抵抗13を介して半
導体スイツチ10に、又他方は抵抗43を介して
半導体スイツチ40に配分されている。また、抵
抗11と半導体スイツチ10の直列回路には並列
にコンデンサ12が接続してある。また、抵抗4
1と半導体スイツチ40の直列回路には並列にコ
ンデンサ42が接続してある。ここで、パルスト
ランス50には三巻線トランスのものを使用す
る。また、半導体スイツチ10及び40にはバイ
ポーラトランジスタを使用し、オン抵抗を低減す
るために第6図のように接続している。
FIG. 6 is a detailed circuit configuration diagram of the resistance value output circuit of the present invention shown in FIG. 5, and the same reference numerals as in FIG. 5 indicate corresponding parts. Regarding the configuration in FIG. 6, only the parts different from the circuit in FIG. 5 will be described. The output of the V/T conversion circuit 30 is branched via a pulse transformer 50, one being distributed to the semiconductor switch 10 via a resistor 13, and the other to the semiconductor switch 40 via a resistor 43. Further, a capacitor 12 is connected in parallel to the series circuit of the resistor 11 and the semiconductor switch 10. Also, resistance 4
A capacitor 42 is connected in parallel to the series circuit of the semiconductor switch 1 and the semiconductor switch 40. Here, a three-winding transformer is used as the pulse transformer 50. Further, bipolar transistors are used for the semiconductor switches 10 and 40, and are connected as shown in FIG. 6 to reduce on-resistance.

第6図のような構成における動作は第5図にお
いて説明してあるので省略するが、入力電圧Ei
に対する一対のインピーダンス素子の抵抗Z1及び
Z2の関係を第7図に示す。ここで、Z1は抵抗11
と半導体スイツチ10からなるインピーダンス素
子の抵抗値で、Z2は抵抗41と半導体スイツチ4
0からなるインピーダンス素子の抵抗値である。
第7図においては入力電圧Eiに比例した抵抗値
Z1,Z2が得られていることを示している。しか
し、実線と点線のように差がでているのは、二つ
のインピーダンス素子の抵抗値Z1,Z2のうち、抵
抗値Z1は制御ループにあり入力電圧Eiに対して正
確に制御されているが、抵抗値Z2は抵抗値Z1が制
御された分しか変えられず、どうしても抵抗値
Z1,Z2に使用する半導体スイツチ10,40のオ
ン抵抗のばらつきによるものである。しかし、本
発明ではこのばらつきによる差を低減するため
に、半導体スイツチ10,40に使用するパイポ
ートランジスタを第6図のように接続して飽和電
圧値を下げて用い、しかも(6)式からもわかるよう
に半導体スイツチ10及び40に直列に抵抗11
及び41を接続している。したがつて、抵抗値
Z1,Z2の差は実用上ほとんど問題ない値にできる
ので、このように同一特性のインピーダンス素子
450及び451を一対使用して特性改善を図る
ようにした差動構成の抵抗値出力回路では、入力
電圧に比例した出力抵抗値を高精度に得ることが
できる。
The operation in the configuration shown in FIG. 6 is explained in FIG. 5, so it will not be repeated here.
The resistance of the pair of impedance elements Z 1 and
The relationship of Z 2 is shown in Figure 7. Here, Z 1 is the resistance 11
Z2 is the resistance value of the impedance element consisting of the resistor 41 and the semiconductor switch 4.
This is the resistance value of the impedance element consisting of 0.
In Figure 7, the resistance value is proportional to the input voltage Ei.
This shows that Z 1 and Z 2 have been obtained. However, the reason why there is a difference between the solid line and the dotted line is that among the resistance values Z 1 and Z 2 of the two impedance elements, resistance value Z 1 is in the control loop and is not accurately controlled with respect to the input voltage Ei. However, the resistance value Z 2 can only be changed by the amount that the resistance value Z 1 is controlled, and the resistance value cannot be changed.
This is due to variations in the on-resistance of the semiconductor switches 10 and 40 used for Z 1 and Z 2 . However, in the present invention, in order to reduce the difference due to this variation, the piezoelectric transistors used in the semiconductor switches 10 and 40 are connected as shown in FIG. 6, and the saturation voltage value is lowered. As can be seen, a resistor 11 is connected in series with the semiconductor switches 10 and 40.
and 41 are connected. Therefore, the resistance value
The difference between Z 1 and Z 2 can be set to a value that poses almost no problem in practice, so in a resistance value output circuit with a differential configuration in which a pair of impedance elements 450 and 451 with the same characteristics are used to improve the characteristics, , it is possible to obtain an output resistance value proportional to the input voltage with high precision.

第8図は本発明の抵抗値出力回路の他の実施例
を示すもので、第6図と異なる点は、演算増幅器
20の入力加算点に入力電圧Eiを抵抗15を介
して、負の基準電圧−Esを抵抗11を半導体ス
イツチ10からなるインピーダンス素子を介して
接続していることである。このように構成するこ
とにより、次のような式が得られる。
FIG. 8 shows another embodiment of the resistance value output circuit of the present invention. The difference from FIG. The voltage -Es is connected to the resistor 11 via an impedance element consisting of a semiconductor switch 10. By configuring in this way, the following formula can be obtained.

Z1=K/Ei (但しK=Es/R …(7) Z2=Z1∝1/Ei …(8) ただし、Z1;抵抗11と半導体スイツチ10から
なるインピーダンス素子の抵抗値。
Z 1 = K/Ei (K=Es/R...(7) Z 2 = Z 1 ∝1/Ei...(8) where Z 1 is the resistance value of the impedance element consisting of the resistor 11 and the semiconductor switch 10.

Z2;抵抗41と半導体スイツチ40から
なるインピーダンス素子の抵抗値。
Z 2 ; resistance value of the impedance element consisting of the resistor 41 and the semiconductor switch 40;

R ;抵抗15の抵抗値。 R; resistance value of resistor 15.

したがつて、入力電圧Eiに反比例した出力抵
抗値Z2を正確に得られるようになり、第9図に示
すような特性が得られる。この実施例でも、第6
図の実施例と同じ効果を得ることができる。
Therefore, it becomes possible to accurately obtain the output resistance value Z2 which is inversely proportional to the input voltage Ei, and the characteristics shown in FIG. 9 are obtained. In this example as well, the sixth
The same effect as the embodiment shown in the figure can be obtained.

本実施例によれば、一対の抵抗と半導体スイツ
チからなるインピーダンス素子を前述の如き差動
回路構成にして動作できるので、一方のインピー
ダンス素子のみを入力電圧に対して正確に制御す
ることにより、他方のインピーダンス素子も一方
のインピーダンス素子と同様に変えられることに
なり、入力電圧に対応した出力抵抗値を高精度を
得ることができる。
According to this embodiment, it is possible to operate the impedance element consisting of a pair of resistors and a semiconductor switch in the differential circuit configuration as described above, so that by accurately controlling only one impedance element with respect to the input voltage, the other The impedance element can also be changed in the same way as the other impedance element, making it possible to obtain a highly accurate output resistance value corresponding to the input voltage.

以上の実施例において、半導体スイツチとして
バイポーラトランジスタを使用したが、FETを
使用しても同様の効果を達成することができる。
更に、トランスの代りにホト・カツプラーを利用
することもできる。
In the above embodiments, bipolar transistors were used as semiconductor switches, but similar effects can be achieved using FETs.
Furthermore, a photo coupler can be used instead of a transformer.

本発明によれば、高精度な出力抵抗値を得るこ
とができた。
According to the present invention, a highly accurate output resistance value could be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図は従来例図、第4図は
インピーダンス素子の特性図、第5図は本発明の
実施例図、第6図は本発明のより具体的な実施例
図、第7図は本発明の説明図、第8図は本発明の
他の実施例図、第9図はその説明図である。 20……演算増巾器、30……V/T変換回
路、450,451……インピーダンス素子。
1, 2, and 3 are conventional examples, FIG. 4 is a characteristic diagram of an impedance element, FIG. 5 is an embodiment of the present invention, and FIG. 6 is a more specific embodiment of the present invention. FIG. 7 is an explanatory diagram of the present invention, FIG. 8 is a diagram of another embodiment of the present invention, and FIG. 9 is an explanatory diagram thereof. 20... operational amplifier, 30... V/T conversion circuit, 450, 451... impedance element.

Claims (1)

【特許請求の範囲】 1 入力電圧あるいは電流より成る入力信号、及
び基準信号がそれぞれ第1の抵抗、及び第2の抵
抗を介して共通に印加されてなる演算増巾器と、
該第1の抵抗、あるいは第2の抵抗のいずれか一
方に直列に設けられた第1の半導体スイツチと、
上記演算増巾器の出力信号を入力とし、該入力の
大きさに応じた時間巾の信号を出力する信号一時
間巾変換手段と、該変換手段の出力信号を入力と
し、該入力とそれ自身の出力とが電気的に絶縁さ
れた形になつている絶縁形バツフアと、第2の半
導体スイツチと該第2の半導体スイツチのオン抵
抗分を補償する第3の抵抗とが直列に接続されそ
れらの両側から外部に出力を発生してなる出力部
と、上記バツフアの出力信号によつて上記第1及
び第2の半導体スイツチのオン・オフを制御して
なる手段とを備えた抵抗値出力回路。 2 上記絶縁形バツフアはパルストランスより成
る特許請求の範囲第1項記載の抵抗値出力回路。 3 上記絶縁形バツフアはホトカツプラーより成
る特許請求の範囲第2項記載の抵抗値出力回路。
[Claims] 1. An operational amplifier to which an input signal consisting of an input voltage or current and a reference signal are commonly applied through a first resistor and a second resistor, respectively;
a first semiconductor switch provided in series with either the first resistor or the second resistor;
signal-to-time width converting means which takes the output signal of the arithmetic amplifier as an input and outputs a signal with a time width corresponding to the magnitude of the input; An insulated buffer electrically insulated from the output of the switch, a second semiconductor switch, and a third resistor that compensates for the on-resistance of the second semiconductor switch are connected in series. a resistance value output circuit comprising: an output section that generates an output to the outside from both sides of the switch; and means that controls on/off of the first and second semiconductor switches based on the output signal of the buffer. . 2. The resistance value output circuit according to claim 1, wherein the insulated buffer comprises a pulse transformer. 3. The resistance value output circuit according to claim 2, wherein the insulated buffer is a photocoupler.
JP6769978A 1978-06-07 1978-06-07 Resistance value output circuit Granted JPS54159246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6769978A JPS54159246A (en) 1978-06-07 1978-06-07 Resistance value output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6769978A JPS54159246A (en) 1978-06-07 1978-06-07 Resistance value output circuit

Publications (2)

Publication Number Publication Date
JPS54159246A JPS54159246A (en) 1979-12-15
JPS6122886B2 true JPS6122886B2 (en) 1986-06-03

Family

ID=13352454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6769978A Granted JPS54159246A (en) 1978-06-07 1978-06-07 Resistance value output circuit

Country Status (1)

Country Link
JP (1) JPS54159246A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500293A (en) * 1986-08-01 1990-02-01 インテルプロフィル ゲーエフカー‐フェンステル ウント バウジステーム ゲゼルシャフト ミット ベシュレンクテル ハフツング Door or casing frame and manufacturing method for its products

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500293A (en) * 1986-08-01 1990-02-01 インテルプロフィル ゲーエフカー‐フェンステル ウント バウジステーム ゲゼルシャフト ミット ベシュレンクテル ハフツング Door or casing frame and manufacturing method for its products

Also Published As

Publication number Publication date
JPS54159246A (en) 1979-12-15

Similar Documents

Publication Publication Date Title
JPS6038048B2 (en) error amplification circuit
US5043652A (en) Differential voltage to differential current conversion circuit having linear output
JPS6122886B2 (en)
EP0029700B1 (en) Analog-to-digital converter
JPH07231228A (en) Semiconductor integrated circuit device
GB1472073A (en) Bridge switching amplifiers
JPH0247616Y2 (en)
JPS6220078Y2 (en)
JPH0225286B2 (en)
JPH0623120Y2 (en) Signal switching circuit
JPH01140212A (en) Low voltage mos reference voltage circuit
JPH0241927Y2 (en)
JPH0422477Y2 (en)
JPS6122766B2 (en)
JPH0136069B2 (en)
JPH0548457A (en) A/d conversion method for sensor output signal
JPS632889Y2 (en)
JPH0435966Y2 (en)
JPH025419Y2 (en)
JPH0422260Y2 (en)
JPS5821207B2 (en) linearizer
JPH0710406Y2 (en) Voltage / current generator
JPH0349469Y2 (en)
JPH049615Y2 (en)
JPH089776Y2 (en) Voltage generator