JPS61224629A - Frame synchronism device in time division line concentrator - Google Patents
Frame synchronism device in time division line concentratorInfo
- Publication number
- JPS61224629A JPS61224629A JP60063613A JP6361385A JPS61224629A JP S61224629 A JPS61224629 A JP S61224629A JP 60063613 A JP60063613 A JP 60063613A JP 6361385 A JP6361385 A JP 6361385A JP S61224629 A JPS61224629 A JP S61224629A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- subscriber
- identification flag
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、時分割集線装置に好適なマルチフレーム同期
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a multiframe synchronization device suitable for a time division concentrator.
時分割集線装置における加入者回路への制御情報のマル
チフレーム構成については、「Ｄ７０形自動交換機［”
Ｉ］ハードウェア（１）２日本電信電話公社編、Ｐ−１
２７〜１２８．Ｐ−１４５〜 １４６．Ｐ−１７５」が
ある。Regarding the multi-frame structure of control information for subscriber circuits in time-division concentrators, see "D70 type automatic switching system ["
I] Hardware (1) 2 Edited by Nippon Telegraph and Telephone Public Corporation, P-1
27-128. P-145~146. P-175" is available.
この従来例によれば、複数の加入者回路と制御監視回路
との間で情報の伝送に関して、制御監視回路から複数の
加入者回路への情報ＳＤをマルチフレーム（実際は、５
マルチフレーム）化すること、複数の加入者回路から制
御監視回路への情報ＳＣＮをシングルフレームとしてい
ること、が記載されている（ Ｐ、１４４参照）。According to this conventional example, regarding the transmission of information between a plurality of subscriber circuits and a control/monitoring circuit, the information SD is sent from the control/monitoring circuit to the plurality of subscriber circuits in a multi-frame (actually, five
It is described that the information SCN from a plurality of subscriber circuits to the control and monitoring circuit is a single frame (see P, 144).
この従来例は、加入者回路からの情報量が少ない量のも
とで採用される。然るに加入者回路からの情報量が多（
なり、且つ伝送速度の向上のはかられるもとでは、加入
者回路からの情報をマルチフレーム化する必要がある。This conventional example is employed when the amount of information from the subscriber circuit is small. However, the amount of information from the subscriber circuit is large (
As the transmission rate increases and transmission speeds are being improved, it is necessary to convert information from subscriber circuits into multi-frames.
加入者回路からのマルチフレーム化に際しては、そのマ
ルチフレームをいかに識別するかが問題となる。いわゆ
るマルチフレームの同期化の問題である。When converting a multiframe from a subscriber circuit, the problem is how to identify the multiframe. This is a so-called multi-frame synchronization problem.
従来例にはこのことは何ら考慮されていない。The conventional example does not take this matter into consideration at all.
考え方としては、Ｎ個の加入者回路を収容する制御監視
回路において、加入者回路からの状態情報のマルチフレ
ームが、加入者回路の個々に独立な場合、Ｎ個のマルチ
フレーム同期回路を設けることが基本である。しかし、
Ｎ個の同期回路を設けることは経済的でない。The idea is that in a control monitoring circuit that accommodates N subscriber circuits, if the multiframes of status information from the subscriber circuits are independent of each subscriber circuit, then N multiframe synchronization circuits should be provided. is the basics. but,
It is not economical to provide N synchronous circuits.
また、Ｎ個の加入者回路のマルチフレームが同期してい
る場合、代表加入者回路のマルチフレームを同期すると
とＫより、マルチフレーム同期回路を１個とすることが
考えられる。しかし、代表加入者回路の障害が全加入者
回路に波及する欠点がある。Furthermore, when the multiframes of N subscriber circuits are synchronized, it is possible to use only one multiframe synchronization circuit, since the multiframes of the representative subscriber circuit are synchronized. However, there is a drawback that a failure in the representative subscriber circuit spreads to all subscriber circuits.
本発明の目的は、加入者回路からのマルチフレームの同
期化を制御監視回路側で集中的に且つ効率的に行わせて
なるマルチフレーム同期装置を提供するものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a multiframe synchronization device in which synchronization of multiframes from a subscriber circuit is performed centrally and efficiently on the control and monitoring circuit side.
本発明では、加入者回路からのマルチフレームの各フレ
ーム毎にフレーム識別フラグをセットし、このフレーム
識別フラグを制御監視回路側で識別して、マルチフレー
ムのフレーム同期をはかるようにした。In the present invention, a frame identification flag is set for each multiframe from the subscriber circuit, and this frame identification flag is identified on the control and monitoring circuit side to synchronize the multiframes.
更に１制御監視回路からのマルチフレーム送出に際して
も、各フレーム毎に同様なフレーム識別フラグを付加し
、各加入者回路でのマルチフレーム同期をはかれるよう
にした。 よ。Furthermore, even when transmitting a multi-frame from one control/monitoring circuit, a similar frame identification flag is added to each frame to ensure multi-frame synchronization in each subscriber circuit. Yo.
第１図は本発明の実施例を示す。この実施例は、複数の
加入者回路５ＬＣ１〜５ＬＣＮと、１個の制御監視回路
ＳＤＣと、Ｎ個の加入者回路の状態情報ＳＣＮをＮ個多
重化してなるノ１イウエアＦＨＷＮ個の加入者回路を制
御するた′めの制御情報ＳＤをＮ個多重化したハイウェ
イＢＨＶ’／とをもって構成される。FIG. 1 shows an embodiment of the invention. In this embodiment, N subscriber circuits FHW are constructed by multiplexing N pieces of status information SCN of a plurality of subscriber circuits 5LC1 to 5LCN, one control/monitoring circuit SDC, and N subscriber circuits. The highway BHV'/ is constructed by multiplexing N pieces of control information SD for controlling the highway BHV'/.
加入者回路５ＬＣＩ〜５ＬＣＮは、それぞれマルチフレ
ーム発生機能と、針留を介してのマルチフレームを受信
しフレーム同期を行う機能を持つ。Each of the subscriber circuits 5LCI to 5LCN has a multi-frame generation function and a function of receiving multi-frames via needle clamps and performing frame synchronization.
このフレーム同期は、制御情報＄Ｄに付加したフレーム
識別フラグを識別することによって行う。This frame synchronization is performed by identifying the frame identification flag added to the control information $D.
各加入者回路５ＬＣ１〜５ＬＣＮでのマルチフレームの
発生に際しては、状態情報ＳＣＮにフレーム識・別フラ
グを付加する。このフラグを付加した状態情報ＳＣＮは
、ＦＨＷを介して送出される。When a multi-frame is generated in each subscriber circuit 5LC1 to 5LCN, a frame identification flag is added to the status information SCN. The status information SCN with this flag added is sent out via the FHW.
制御監視回路ＳＤＣは、ＦＨＷを介してそのマルチフレ
ームを受信しフレーム同期を行う機能と制御情報ＳＤＫ
フレーム識別フラグを付加してＢＨｗへ送出するマルチ
フレーム発生機能を持つ。The control monitoring circuit SDC has a function of receiving the multi-frame via the FHW and performing frame synchronization, and a function of controlling the control information SDK.
It has a multi-frame generation function that adds a frame identification flag and sends it to the BHw.
フレーム同ＸＱは、ＦＨＷを介してのマルチフレーム内
のフレーム識別フラグを識別することによって行う。Frame same XQ is performed by identifying the frame identification flag within the multiframe via the FHW.
第２図は、ＢＨｗに乗るフレーム形式を示す。FIG. 2 shows the frame format on BHw.
Ｎ個の加入者回路５ＬＣ１〜ＳＬ（、’Ｎ対応にＴＳ１
〜ＴＳＮを割当てる。ＴＳ１〜ＴＳＮの一巡をもって一
巡フレームを構成する。−巡フレームを構成するＴＳｔ
〜ＴＳＮの各々がマルチフレーム形式をとる。第２図で
は、マルチ数＝３．即ち５マルチフレ一ム形式を示す。N subscriber circuits 5LC1 to SL (,'N corresponding to TS1
~Assign TSN. One cycle of TS1 to TSN constitutes one cycle frame. - TSt constituting a circular frame
~TSN each takes a multiframe format. In Figure 2, the number of multiples = 3. That is, it shows a 5 multi-frame format.
第２図では、ＴＳｌについての５マルチフレ一ム形式の
データ構成を代表とし℃示した。In FIG. 2, a representative data structure of 5 multi-frame format for TSL is shown in degrees Celsius.
ＴＳ１テ、５マルチフレームは、第０フレーム第１フレ
ーム、第２フレームより成る。第０フレームは制御情報
５Ｄｏｏ〜５ＤＯ６、及びフレーム識別７ラグＦ０を持
つ。このフラグは１ビツトより成り、第０フレームでは
Ｆ、＝＝ｔとしである。The TS1te, 5 multiframe consists of a 0th frame, a 1st frame, and a 2nd frame. The 0th frame has control information 5Doo to 5DO6 and a frame identification 7 lag F0. This flag consists of 1 bit, and in the 0th frame, F,==t.
第１フレームは制御情報５Ｄ１０〜５Ｄ１６ 、７ラグ
Ｆ、を持ち、第２フレームは制＃情報５Ｄ２０〜ＳＤ２
！ＳフラグＦ、を持つ。７ラグＦ、はｓ Ｆｌ ＝’
＊ ７ラグＦ、は、Ｆ、＝Ｑとする。The first frame has control information 5D10 to 5D16 and 7 lags F, and the second frame has control information 5D20 to SD2.
! It has an S flag F. 7 lag F, is Fl ='
*7 lag F, is F,=Q.
フラグＦは１ビツトであり、５つのフレームの指示は困
難のようであるが、フラグＦが１１１”とａｈば、その
第２ビツトの１１“はフラグＦ１である旨識別できるこ
とＫなる。勿論、２ビツトをもってフラグＦを形成して
もよい。The flag F is 1 bit, and it seems difficult to specify five frames, but if the flag F is 111'', then the second bit 11'' can be identified as the flag F1. Of course, flag F may be formed using two bits.
制御情報ＳＤは、加入者回路を動かすための各種情報で
あり、リンギング信号、電流ノーミルからリバースへの
切換信号等を含む。The control information SD is various information for operating the subscriber circuit, and includes a ringing signal, a current switching signal from normal mill to reverse, and the like.
マルチフレームの送出順序は以下となる。各−巡フレー
ムのもとで、ＴＳ１→ＴＳ２→・・・→ＴＳＮとフレー
ム転送を行う。ＴＳｌにあっては、制御情報５Ｄｏｏ〜
５ＤＯ６と７ラグＦ、とより成る第０フレームを形成し
、５Ｄ１０〜ＳＤｔ ６と７ラグＦ、とより成る第１フ
レーム、ＳＤ２ ｏ〜５Ｄ２６と７ラグＦ。The multiframe transmission order is as follows. Under each cycle frame, frame transfer is performed in the order of TS1→TS2→...→TSN. In TSL, control information 5Doo~
The 0th frame is formed by 5DO6 and 7 lag F, and the first frame is formed by 5D10 to SDt 6 and 7 lag F, and the first frame is SD2 o to 5D26 and 7 lag F.
とより成る第２フレームとを形成し、形成順序に従って
、ＢＨＷに送出する。ＴＳｌの送出終了するとＴＳ２を
ＢＨＷに送る。このＴＳ２も５個のフレームより成る。and a second frame consisting of the following, and send it to the BHW in accordance with the formation order. When transmission of TS1 is completed, TS2 is sent to BHW. This TS2 also consists of five frames.
ＴＳ２の送出終了するとＴＳ５をＢＨＷ Ｋ送出する。When the transmission of TS2 is completed, TS5 is transmitted to BHWK.
以下同様の手順でＴＳＮまで順次送出を行う。ＴＳＮの
送出終了により℃−一巡レームハ終了し、次の一巡フレ
ームに移る。Thereafter, transmission is performed sequentially up to TSN using the same procedure. When transmission of the TSN ends, the °C-first round frame ends, and the process moves on to the next round frame.
第５図はＦＨＷに乗るフレーム形式を示す。Ｎ個の加入
者回路５ＬＣ１〜５ＬＣＮ対応にＴＳｔ〜ＴＳＮを割当
てる。ＴＳ１〜ＴＳＮの一巡をもって一巡フレームを構
成する。−巡フレームを構成するＴＳ１〜ＴＳＮの各々
がマルチフレーム形式をとる。FIG. 5 shows the frame format on FHW. TSt to TSN are assigned to N subscriber circuits 5LC1 to 5LCN. One cycle of TS1 to TSN constitutes one cycle frame. - Each of TS1 to TSN constituting a circular frame takes a multiframe format.
第５図では、マルチ数＝５．即ち５マルチ７レ一ム形式
とした。第５図ではＴＳｌについての５マルチフレ一ム
形式のデータ構成を代表として示した。In Figure 5, the number of multiples = 5. In other words, it is a 5-multi, 7-frame format. FIG. 5 shows a representative data structure of 5 multi-frame format for TSL.
ＴＳｓで５マルチフレームは、第０フレーム。The 5th multiframe in TSs is the 0th frame.
第１フレーム、第２フレームより成る。第０フレームは
、状態情報５ＣＮＯＯ〜５ＣＮＯ６、フレーム識別フラ
グＦ、、第１フレームは状態情報５ＣＮ１０〜５ＣＮ１
６ 、フレーム識別７ラグＦ８．第２フレームはＲ態ｍ
報５ＣＮ２０〜５ＣＮ２６ 、フレーム識別フラグＦ
、より成る。Ｆ、 ＝１． Ｆ、 ＝１．Ｆ、 ＝ｏと
した。It consists of a first frame and a second frame. The 0th frame contains state information 5CNOO to 5CNO6, frame identification flag F, and the 1st frame contains state information 5CN10 to 5CN1.
6. Frame identification 7 lag F8. The second frame is R state m
information 5CN20 to 5CN26, frame identification flag F
, consists of. F, =1. F, =1. F, = o.
Ｆｏ とＦｌとの区別は“１１°と続くか否かのシー
ケンシャル情報として行う。このマルチフレームは、加
入者回路５ＬＣｔが作成したものである。The distinction between Fo and Fl is made as sequential information as to whether or not they continue with "11°." This multiframe was created by the subscriber circuit 5LCt.
他のＴＳにおいても同様にマルチフレーム形式の作成を
行う。Multi-frame formats are created in the same way for other TSs.
加入者回路５ＬＣ１−Ｌ ５ＬＣＮでの動作は以下とな
る。加入者回路５ＬＣｔ〜５ＬＣＮはそれぞれ５マルチ
フレームの形成と、その各フレーム内での状態情報ＳＯ
Ｎ及び識別フラグＦの形成とを行い、ＴＳ１→ＴＳ２→
・・・→ＴＳＮの順で次々Ｋ ＦＨＷに送出する。The operation in the subscriber circuits 5LC1-L 5LCN is as follows. The subscriber circuits 5LCt to 5LCN each form 5 multiframes and state information SO in each frame.
TS1→TS2→
...→Send to K FHW one after another in the order of TSN.
制御監視回路ＳＤＣは、ＦＨＷを介してのＴＳをＴＳ１
→ＴＳ２→・・・→ＴＳＮの順で受信する。各ＴＳ毎。The control monitoring circuit SDC converts the TS via the FHW to TS1.
Receive in the order of →TS2→...→TSN. For each TS.
に、５マルチフレームの順序を識別フラグＦをみること
によって判断し、フレーム同期をとる。Next, the order of the five multi-frames is determined by looking at the identification flag F, and frame synchronization is established.
このフレーム同期は、制御監視回路ＳＤＣ内の単一識別
機能によって実現できる。This frame synchronization can be achieved by a single identification function within the control and supervisory circuit SDC.
とのＦＨＷを介しての状態情報をみて必要な監視を行い
、且つ必要な制御情報を作成し、逆にＢＨＷを介して送
出する。勿論、状態情報を監視の結果、制御情報を作る
以外に、制御監視回路ＳＤ（、’が独自の判断で制御情
報を作ることもある。It performs necessary monitoring by looking at status information via the FHW, creates necessary control information, and sends it out via the BHW. Of course, in addition to creating control information as a result of monitoring status information, the control monitoring circuit SD(,' may also create control information based on its own judgment.
制御監視回路ＳＤＣは、制御情報をマルチフレーム形式
で作成し、且つ各フレーム毎忙識別フラグＦを付加する
。次々に形成したＴＳｌ、ＴＳ２−・・ＴＳＮについて
、ＢＨＷへ送出する。The control monitoring circuit SDC creates control information in a multi-frame format and adds a busy identification flag F to each frame. The TSNs formed one after another are sent to the BHW.
Ｂ）ＩＷを介してのマルチフレームのＴＳ Ｉ ＃ Ｔ
Ｓ２ ＃・・・ＴＳＮを対応加入者回路５ＬＣ１〜５Ｌ
ＣＮが受信する。受信した加入者回路ＳＬＣは、その５
マルチフレームについて、＠０フレームｓ 第１７ ｖ
−ム、第２フレームを識別し、フレーム同期を取る。そ
して、制＠情報を取込み、必要な制御がなされる。B) Multi-frame TS I # T via IW
S2 #...Subscriber circuits 5LC1 to 5L that support TSN
CN receives. The received subscriber circuit SLC is
Regarding multi-frame, @0 frame s 17th v
- identify the second frame and establish frame synchronization. Then, control information is taken in and necessary control is performed.
制御監視回路ＳＤＣにあっては、３マルチフレームでの
フレーム識別フラグは、ＴＳ１〜ＴＳＮのそれぞれで共
通である。即ち、ＴＳ１〜ＴＳＮの区別はせス、各ＴＳ
内でのマルチフレームの位置のみが指定されるだけであ
る。このことは制御監視回路ＳＤｅがマルチフレームに
ついてＦ、、Ｆ、。In the control monitoring circuit SDC, the frame identification flag in three multi-frames is common to each of TS1 to TSN. That is, the distinction between TS1 to TSN is as follows, and each TS
Only the position of the multiframe within is specified. This means that the control and monitoring circuit SDe has F, ,F, for multi-frames.
Ｆ、なる３つの種類のフレームを意識するだけでよ（、
この５つのフラグを付加する機能は、極めて簡単となる
利点を持つ。即ち、Ｆｏ、Ｆｌ、Ｆ。F, just be aware of the three types of frames (,
The function of adding these five flags has the advantage of being extremely simple. That is, Fo, Fl, F.
についてすべてのＴＳｔ〜ＴＳＮで共通に発生する単−
機能があればよい。Ｆｏ、Ｆ、 、Ｆ、を付加する機能
も同様に単一である。A common occurrence in all TSt~TSN for
It's good if it has a function. The function of adding Fo, F, , F, is similarly single.
加入者回路ＳＬＣＫあっては、５ＬＣ１〜５ＬＣＮそれ
ぞれで識別フラグを付加する機能は同一である。Ｆｏ、
Ｆ、 、Ｆ、を付加する機能も同一でよい。In the subscriber circuit SLCK, the function of adding an identification flag to each of 5LC1 to 5LCN is the same. Fo,
The function of adding F, , F, may also be the same.
本発明によれば、加入者回路対応にマルチフレーム同期
回路を設けることなく、マルチフレームを識別できるよ
うになった。According to the present invention, it is now possible to identify multiframes without providing a multiframe synchronization circuit for subscriber circuits.
第１図は本発明の実施例図、第２図はハイウェイＢＨＷ
上でのフレーム構成側図、第５図はハイウェイＴ）ＩＷ
上でのフレーム構成側図である。
５ＬＣ１〜５ＬＣＮ・・・加入者回路、ＳＤＣ・・・制
御監視。
回路、ＦＨＷ−・・状態情報用ハイウェイ、ＢＨｗ・・
・制御情報用ハイウェイ。
才１肥
第２閉
第３図Fig. 1 is an embodiment of the present invention, Fig. 2 is a highway BHW
The frame configuration side view above, Figure 5 is Highway T) IW
It is a side view of the frame configuration shown above. 5LC1-5LCN...Subscriber circuit, SDC...Control monitoring. Circuit, FHW - State information highway, BHw...
・Highway for control information. Sai 1 fat 2nd closed 3rd figure
Claims (1)
び状態監視を行う制御監視回路とより成り、制御監視回
路から加入者回路への制御情報、加入者回路から制御監
視回路への状態情報をマルチフレーム構成で送受させて
なる時分割集線装置において、上記各加入者回路での状
態情報にマルチフレームの各フレーム単位に各フレーム
識別フラグを付加し、制御監視回路での制御情報にマル
チフレームの各フレーム単位に各フレーム識別フラグを
付加して送出せしめると共にフレーム識別フラグを付加
して送られてくる制御情報を各加入者回路が取込み、マ
ルチフレーム毎の各構成フレーム単位の識別をフレーム
識別フラグの識別によって行ってフレーム同期をとり、
フレーム識別フラグを付加して送られてくる状態情報を
制御監視回路が取込み、マルチフレーム毎の各構成フレ
ーム単位の識別をフレーム識別フラグの識別によって行
ってフレーム同期をとる時分割集線装置におけるマルチ
フレーム同期装置。1. Consists of a plurality of subscriber circuits and a control/monitoring circuit that controls and monitors the status of the plurality of subscriber circuits, and transmits control information from the control/monitoring circuit to the subscriber circuit, and from the subscriber circuit to the control/monitoring circuit. In a time division concentrator that transmits and receives status information in a multi-frame configuration, a frame identification flag is added to each frame of the multi-frame to the status information in each subscriber circuit, and the control information in the control monitoring circuit is added to the status information in each subscriber circuit. A frame identification flag is added to each frame of the multi-frame and transmitted, and each subscriber circuit takes in the control information sent with the frame identification flag added, and identifies each constituent frame unit of each multi-frame. Perform frame synchronization by identifying the frame identification flag,
A control monitoring circuit takes in status information sent with a frame identification flag attached, identifies each component frame unit of each multiframe by identifying the frame identification flag, and synchronizes the frame with a multiframe in a time division concentrator. Synchronizer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063613A JPH0797764B2 (en) | 1985-03-29 | 1985-03-29 | Frame synchronizer for time division concentrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063613A JPH0797764B2 (en) | 1985-03-29 | 1985-03-29 | Frame synchronizer for time division concentrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224629A true JPS61224629A (en) | 1986-10-06 |
| JPH0797764B2 JPH0797764B2 (en) | 1995-10-18 |
Family
ID=13234326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60063613A Expired - Lifetime JPH0797764B2 (en) | 1985-03-29 | 1985-03-29 | Frame synchronizer for time division concentrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797764B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150394A (en) * | 1982-03-02 | 1983-09-07 | Nec Corp | Miscontrol preventing method of subscriber circuit |
-
1985
- 1985-03-29 JP JP60063613A patent/JPH0797764B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150394A (en) * | 1982-03-02 | 1983-09-07 | Nec Corp | Miscontrol preventing method of subscriber circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797764B2 (en) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1321648C (en) | Format converter | |
| JP3131863B2 (en) | Data rate converter | |
| US4737722A (en) | Serial port synchronizer | |
| JPS61224629A (en) | Frame synchronism device in time division line concentrator | |
| JPH06121364A (en) | Message information | |
| JP3102976B2 (en) | Time slot signal phase aligner | |
| JPH0394533A (en) | Transmission circuit for time division multiplexer | |
| JP2001186099A (en) | Synchronous data transmission system and device | |
| JP3398709B2 (en) | Burst frame transfer system | |
| JP3017506B2 (en) | Home communication method for I interface | |
| JP2757826B2 (en) | Line monitoring system | |
| JP2619281B2 (en) | PCM device | |
| KR960014688B1 (en) | Unidirectional self healing ring network with path protection | |
| JPS61280145A (en) | Data exchange and connection system | |
| JPS6068745A (en) | Exchange system of digital data transmission line | |
| KR930004097B1 (en) | 64 kbps data mutilateral device | |
| JP2590923B2 (en) | Multiplexed PCM signal repeater | |
| JPS6384331A (en) | Remote loop-back system for digital multiplex converting device | |
| JPH07135498A (en) | Digital data communication system | |
| JPH0936875A (en) | Asynchronous transfer equipment | |
| JPH01151840A (en) | Digital subscriber line synchronization system | |
| JPH01273446A (en) | Clock interface circuit for time division multiplexer | |
| JPS62289093A (en) | Control signal transmission method by synchronizing time slot | |
| JPH03283730A (en) | Adpcm channel tandem connection system | |
| JPH01288134A (en) | Changeover system for master equipment and sub-master equipment of loop lan |