JPS6122341B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデータ合成処理方式に関し、特に定型
データと非定型データの合成をソフトウエアに負
担をかけることなく効果的に行なえるようにした
データ合成処理方式に関する。

通信回線を用いて電子計算機組織とデータ伝送
を行なう端末装置は、紙に残せる出力装置として
は一般にシリアルプリンタ、ラインプリンタが用
いられている。しかし近年、文字ばからではな
く、イメージそのものも出力でき、価格も安い
FAXを端末装置とする考え方が出てきている。
第１図にFAXを端末としたシステムを示す。第
１図において、１は中央処理装置（CPU）、２は
通信制御装置（CCU）、３はコードデータ、イメ
ージデータなどを格納してあるデイスクメモリ、
４はFAXと交信するための変復調装置（FCU）、
５は網制御装置（NCU）、６は交換機、７は公衆
通信回線、８はFAXである。CCUの回線数は
FAXの数、及び使用頻度によつて決められる。

FAXはプリンタと異なり、もともと文字とい
う単位はない。すべてドツトの集合として表わさ
れる。従つてアルフア／ニユーメリツク（α／
Ｎ）漢字、記号、グラフ、罫線、白黒反転、拡大
縮少、イメぶジデータ（手書き文字、印など）に
対して自由に表現できる。

プリンタの場合は、α／Ｎ、漢字の出力しかで
きないため、例えば第２図ａに示すような伝票の
定型用紙をあらかじめ印刷しておき、位置あわせ
を行なつたあと印字している。しかし多種少数の
伝票をあつかう場合は用紙をいろいろとりかえな
ければならない。

FAXは罫線、文字の拡大縮少、イメージの出
力などが自由にできるため、定型用紙を用いなく
ても、FAX自身でこれを作ることができる。第
２図ａに示す定型のデータ（コードデータ）に、
第２図ｂに示す客先ごとに変わる可変データ（コ
ードデータ）を書き込み、第２図ｃの如く作成し
て、それをドツトイメージに変換して送信してや
ればよい。しかし、この操作をソフトウエアで行
なうには負荷が大きくなり、他の処理に影響を与
えることになる。それは、一般に定型データは何
種類もあるであろうし、各回線ごとに異なる伝票
を送出する場合は、その都度異なる定型データと
可変データを合成しなければならないからであ
る。

第８図にA4の用紙を行数、列数の与え方１例
を示す。76列、48行に区切つた場合は3648の領域
ができる。通常α／Ｎは１文字を１領域、漢字は
１文字を２領域で表わす。１画面の合成に4Kバ
イト弱のデータを２つ扱わねばならない。また定
型データは何回も使用するため一度別の領域に定
型データを移してから可変データを書込むように
しなければならない。データ量が多いため写しと
るだけでもかなりの負荷となる。

以上ことから、CPUのソフトウエアでは合成
は行なわず、通信制御装置CCU内で合成した方
が、CPUのソフトウエアの負荷が減るのは明白
である。すなわち、いくつかの定型データをあら
かじめCCU内ののメモリに格納しておき、ソフ
トウエアかなは可変データ及び定型データの種別
を送るのみで、CCU内のプロセツサがそれらを
合成する。CPUのソフトウエアは毎回定型デー
タを扱う必要がなくなるので負荷が減少する。

しかし、CCU側から見ると定型データと可変
データの合成を毎回行なわねばならず、単に
CPUのソフトウエアの負荷がCCUに分散された
だけである。CCUの処理能力はCPUのそれに批
較して小さいので、何らかの対策が必要となる。

本発明は上記の点を考慮して、定型データと可
変データの合成をプログラムで意識することなく
効率的に行なうことを目的とし、そしてそのため
本発明は、同一の大きさの定型データ格納領域が
連続して複数個もうけられる定型データ格納用メ
モリと、上記個々の定型データ格納領域と同一の
大きさを有する非定型データ格納領域が連続して
複数個もうけられる非定型データ格納用メモリと
与えられた論理アドレスを上記定型データ格納用
メモリアクセス用の物理アドレスへ変換し該定型
データ格納用メモリからの読出しを行なう手段
と、与えられた論理アドレスを上記非定型データ
格納用メモリアクセス用の物理アドレスへ変換
し、該非定型データ格納用メモリからの読出しを
行なう手段と、上記定型データ格納用メモリから
の読出し出力と上記非定型データ格納用メモリか
らの読出し出力とが与えられる共通のデータバス
とを有し、与えられた論理アドレスに基づいて上
記定型データ格納用メモリの内容と上記非定型デ
ータ格納用メモリの内容とを同時に上記データバ
スに読出すことにより、定型データと非定型デー
タの合成された出力データを得るようにしたこと
を特徴とする。

第４図に本発明の概念図を示す。図中、９は定
型データの格納されているメモリ、１０は各回線
ごとの可変データの格納されているメモリであ
る。Ａで示すアドレスはメモリの実アドレス、Ｂ
で示すアドレスはプロセツサから見える論理アド
レスである。定型データ、可変データとも4K語
ごとにブロツク化され、論理アドレスは各ブロツ
クともすべてＸ‘C000’〜Ｘ‘CFFF’に割付
けられている。合成する場合はまず定型データを
選択するためにプロセツサはPTNレジスタ（後
述）にパターンの番号を書込む。また可変データ
は、現在処理を行なつている回線番号を示すレジ
スタによつて自動的に、その回線の可変データ領
域が選択されている。この状態でプロセツサがＸ
‘C000’〜Ｘ‘CFFF’痛界域を読むと、９，
１０のメモリの出力がオア（OR）されてプロセ
ツサ内のアキユムレータに転送されるので、あた
かもすでに合成されているデータを読出している
のと同じ結果が得られる。すべての定型データ、
可変データとも同一の大きさの領域に割当ててあ
るので任意の組合せが可能である。

第５図に本発明の一実施例を示す。図中、１は
CPU本体、１１はプロセツサ、１２はメインメ
モリ（MS）、１３はキヤラクタジエネレータ
（CG）である。２はCCU、１４はプロセツサユ
ニツト（PU）、１５は回線ごとのラインアダプタ
（LA）である。SU内の１６はマイクロプロセツ
サユニツト（MPU）、９は定型データを格納する
パーマネントデータメモリ（PDM）、１０は可変
データを格納するバリアブル・データメモリ
（VDM）、１７は回線ごとの制御情報を格納して
あるライン・コントロール・ワード（LCW）、１
８はMPUの制御メモリ（CS）、１９はCPUとの
データの転送の制御を行なうインターフエース・
コントロール・ユニツト（IFC）であ。LA内の
２０，２１は行バツフアであり、合成されたコー
ドデータの一行分をドツトパターンに変換して格
納するメモリである。２つなるのは一方を作成
中、他方のデータを回線に送出するためである。

第５図に基づいて、以下に動作概要を述べる。
最初のCPUのソフトウエアは、定型パターンを
要数だけ図示しないデイスクなどのフアイルから
取り出し、CCUへ転送し、CCUはこれをPDMに
格納する。などブロツクに何の定型パターンを格
納したかは当然CPUのソフトウエアが対応を覚
えておく。次にある端末（FAX）に合成データ
を出力しようとする時は、CPUのソフトウエア
は、第６図に示す可変データをCCUへ転送し起
動をかける。CCUは転送されてきたデータ内の
オーダに従つて所定の回線番号に対応するVDM
にデータを書込んでいく。第６図において、２２
はセツトバツフアアドレス（SBA）オーダーで
次の２バイトが書込みを始める２次元アドレスを
与える。２３は以下に漢字コード（２バイト）が
くることを示すオーダ、２４は漢字コード（２文
字分）、２５は以下にα／Ｎコード（１バイト）
がくることを示すオーダ、２６はα／Ｎコードで
ある。可変データの書込みが終ると、MPUはＭ
‘C000’から順にデータを読み出し、それが文
字コードの場合はIFCを経由してCPUのCGから
対応するドツトパターンを受けとり、対応する
LAの行バツフアに書込んでいく。一方の行バツ
フアへの書込みが終ると、LAは行バツフアの第
０ラインからシリアルに回線に送出していく。24
ライン（１行分）の転送が終ると信号線２２に、
データ転送要求を出し、これは信号線２３により
MPUに割込み通知される。MPUは行バツフアが
空になつたことを知り、続けて次の行のコード−
イメージ変換を行なう。

第７図にPUの要部詳細を示す。図中９，１
０，１６，１７，１８は前述の同番号のもののと
同じである。２７はアドレスバス、２８は双方向
のデータバスである。２９は定型データを選択す
るためのパターンレジスタ（PTN）。３０は回線
番号を格納するライン・コントロールワード・ナ
ンバレジスタ（LWN）である。３１はアドレス
線２７がＸ“C000”〜Ｘ“CFFF”の間である
ことを検出し信号を出力する一致回路、３２はア
ドレス線がＸ“C000”〜Ｘ“003F”の間である
ことを検出し信号を出力する一致回路である。

第８図にPDM、VDMのアドレスの作成を示
す。２７は前述のMPUからのアドレスバスの内
容を示し、論理アドレス（16ビツト）からなり、
その下位12ビツトはそのままPDM、VPMの下位
12ビツトになつている３４，３６。PTNレジス
タの下位４ビツトがパターンの選択番号を示し、
これがPDMの物理アドレスの上位４ビツト３３
になつている。またLWNレジスタの下位４ビツ
トは回線番号を表わし、これがVDMの物理アド
レスの上位４ビツト３５になつている。第８図
中、３１はアドレスバス２７の上位４ビツトがＸ
“Ｃ”（２進“1100”）を示すと３７に信号が出力
される一致回路で、この信号は第７図中の３８，
３９のゲート信号になつている。一致するとゲー
トを開き、PDM、VDMの内容がデータバス２８
にのる。データバスは信号はワイヤードオアされ
ている。従つてMPUがデータバスの信号を読取
ると、PDM、VDMの内容が合成（OR）されたデ
ータが得られる。

PTNレジスタの第０ビツトはPDMをデータバ
スかな切離すために付加されている。本ビツト
“１”が立てられると、信号４０を通して３８の
ゲート及び４２のゲートを閉じる。４２のゲート
はPDMへのデータを書込む時の入力信号のゲー
トである。VDMにデータを書込む場合、４２の
ゲートでPDMへ書込まれないようにしておかね
ばならない。さもなければ同一のアドレスの割当
てられているPDMへも書込まれてしまうからで
ある。LWNレジスタの第０ビツトはVDMをデー
タバスから切離すために付加されている。本ビツ
トに“１”が立てられると信号４１を通して３９
のゲートおよび４３のゲートを閉じる。PDMに
データを書込む時は本ビツトを“１”にしておく
必要がある。

第７図中、１７のLCWは上位４ビツトが
LWN、下位６ビツトがアドレスバス２７の下位
６ビツトから成る物理アドレスを持つ1K語のメ
モリである。プロセツサからは回線番号をLWN
レジスタにセツトすれば、LCWはすべてＸ
“0000”〜Ｘ“003F”の同一の論理アドレスに見
えるようにされている。

以上説明したように本発明によれば、定型デー
タと可変データを合成したものをメモリ上に作る
のではなく、同一アドレス領域に割当ててあるか
２つのメモリブロツク（定型データと可変デー
タ）を同時に読出すことによつて結果的に合成さ
れたものと同じデータを受けられるようにしたの
で定型データと可変データをプログラムに意識さ
せることなしに合成することができ、ソフトウエ
アの負担を大幅に削減することが可能となる。ま
たPTNレジスタの値を変えることによつて任意
の定型データと可変データを合成することができ
る。さらに定型データの上に可変データが書込ま
れるわけではないので、定型データの与しを作る
必要がないため、データ処理上の負荷を軽減する
ことができる。

さらにPNTレジスタとともにPDMを同じ機構
で複数接続することは容易に考えられる。この場
合、複数のPTNレジスタにそれぞれ合成したい
定型パターン番号をセツトしておけば、電気的な
接続数の制限に達するまでは、何種類でも合成可
能となる。

なお、上記実施例は、通信制御装置に関するも
のであるが、本発明は通信制御装置に限定される
ものではないことは明白である。

【図面の簡単な説明】

第１図はFAXを端末としてシステム構処例、
第２図はデータ合成の例を説明する図、第３図は
A4サイズの用紙の行、列の文字数の割付けの１
例、第４図は定型データおよび可変データの格納
の態様を示す図、第５図は本発明の１実施例構成
図、第６図は可変データのフオーマツトの１例を
示す図、第７図はプロセツサユニツト（PU）の
要部詳細図、第８図は物理アドレス作成の態様を
示す図である。 第５図において、１は中央処理装置（CPU）、
２は通信制御装置（CCU）、９はパーマネントデ
ータメモリ（PDM）、１０はバリアブルデータメ
モリ（VOM）、１４はプロセツサユニツト
（PU）、１７はラインコントロールワード
（LCW）である。

Claims (1)

1. 【特許請求の範囲】 １ 同一の大きさの定型データ格納領域が連続し
   て複数個もうけられる定型データ格納用メモリ
   と、上記個々の定型データ格納領域と同一の大き
   さを有する非定型データ格納領域が連続して複数
   個もうけられる非定型データ格納用メモリと、与
   えられた論理アドレスを上記定型データ格納用メ
   モリアクセス用の物理アクセスへ変換し該定型デ
   ータ格納用メモリからの続出しを行なう手段と、
   与えられた論理アドレスを上記非定型データ格納
   用メモリアクセス用の物理アドレスへ変換し、該
   非定型データ格納用メモリからの読出しを行なう
   手段と、上記定型データ格納用メモリからの読出
   し出力と上記非定型データ格納用メモリからの読
   出し出力とが与えられる共通のデータバスとを有
   し、与えられた論理アドレスにもとずいて上記定
   型データ格納用メモリの内容と上記非定型データ
   格納用メモリの内容とを同時に上記データバスに
   読出すことにより、定型データと非定型データの
   合成された出力データを得るようにしたことを特
   徴とするデータ合成処理方式。 ２ 上記複数の定型データ格納領域の１つを選択
   指定する情報を格納する定型データ領域指定レジ
   スタ手段と、与えられた論理アドレスが一定範囲
   内にあることを検出する手段をもうけ、与えられ
   た論理アドレスが一定範囲内にあるとき、上記定
   型データ領域指定レジスタ手段によつて選択され
   た定型データ格納領域の範囲内の定型データを読
   出すことを特徴とする特許請求の範囲第１項記載
   のデータ合成処理方式。 ３ 上記複数の非定型データ格納領域の１つを選
   択指定する情報を格納する非定型データ領域指定
   レジスタ手段と、与えられた論理アドレスが一定
   範囲内にあることを検出する手段をもうけ、与え
   られた論理アドレスが一定範囲内にあるとき、上
   記非定型データ領域指定レジスタ手段によつて選
   択された非定型データ格納領域の範囲内の非定型
   データを読出すことを特徴とする特許請求の範囲
   第１項記載のデータ合成処理方式。 ４ 上記複数の定型データ格納領域の１つを選択
   指定する情報を格納する定型データ格納領域指定
   レジスタ手段と、上記複数の非定型データ格納領
   域の１つを選択指定する情報を格納する非定型デ
   ータ格納領域指定レジスタ手段と、与えられた論
   理アドレスが一定範囲内にあることを検出する手
   段をもうけ、与えられた論理アドレスが一定範囲
   内にあるとき、上記定型データ格納領域指定レジ
   スタ手段によつて選択された定型データ格納領域
   の範囲内の定型データと、上記非定型データ格納
   領域指定レジスタ手段によつて選択された非定型
   データ格納領域の範囲内の非定型データとを読出
   して、定型データと非定型データの合成された出
   力データを得ることを特徴とする特許請求の範囲
   第１項記載のデータ合成処理方式。 ５ 上記複数の定型データ格納領域の１つを選択
   する情報を格納する定型データ領域指定レジスタ
   手段を複数組そなえることを特徴とする特許請求
   の範囲第２項または第４項記載のデータ合成処理
   方式。