JPS61216505A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPS61216505A
JPS61216505A JP5699585A JP5699585A JPS61216505A JP S61216505 A JPS61216505 A JP S61216505A JP 5699585 A JP5699585 A JP 5699585A JP 5699585 A JP5699585 A JP 5699585A JP S61216505 A JPS61216505 A JP S61216505A
Authority
JP
Japan
Prior art keywords
transistor
current
amplifier circuit
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5699585A
Other languages
Japanese (ja)
Other versions
JPH0618298B2 (en
Inventor
Masaki Nakai
中井 昌喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP60056995A priority Critical patent/JPH0618298B2/en
Publication of JPS61216505A publication Critical patent/JPS61216505A/en
Publication of JPH0618298B2 publication Critical patent/JPH0618298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To suppress the power consumption in a circuit according to the state of a load by forming the 1st and the 2nd transistors (TR) of a Darlington connection circuit in separated conductive area on a semiconductor substrate individually and setting the reverse current amplification factor of the 1st TR low. CONSTITUTION:Epitaxial layers 46 and 48 are formed at adjacent positions electrically separately and individually so as to constitute the Darlington connection circuit 6 on the semiconductor substrate 21. Then, the area of the emitter area 30 of a TR 2 formed in the epitaxial layer 46 is set smaller than the area of its collector electrode part 28 and the reverse current amplification factor HPE of the TR 2 is set to a small value. Consequently, the reverse current amplification factor of the TR 2 decreases and the absorption of a current from a TR 8 to the emitter of the TR 2 is accelerated, so that the current is absorbed to the base of a TR 4 efficiently.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダーリントン接続回路を用いた増幅回路に
係り、特に、モータなどの負荷を駆動する駆動用出力回
路などに適する増幅回路に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an amplifier circuit using a Darlington connection circuit, and in particular to an amplifier circuit suitable for a drive output circuit that drives a load such as a motor. be.

〔従来の技術〕[Conventional technology]

一対のトランジスタをダーリントン接続して構成される
増幅回路は、たとえば、特願昭58−238461号に
示すように、モータなどの負荷を駆動するための出力回
路として用いられている。
An amplifier circuit constructed by connecting a pair of transistors in a Darlington connection is used as an output circuit for driving a load such as a motor, as shown in Japanese Patent Application No. 58-238461, for example.

この増幅回路は、第2図に示すよう・に、第1および第
2のトランジスタ2.4からなるダーリントン接続回路
6に、第3のトランジスタ8を併設したものである。す
なわち、各トランジスタ2.8のベースには、抵抗10
.12を介して入力端子14から入力信号が加えられ、
各トランジスタ2.8のベース電流は、この入力信号に
応じて流れる。
As shown in FIG. 2, this amplifier circuit has a Darlington connection circuit 6 made up of first and second transistors 2.4, and a third transistor 8 added thereto. That is, the base of each transistor 2.8 has a resistor 10
.. An input signal is applied from input terminal 14 via 12;
The base current of each transistor 2.8 flows in response to this input signal.

そして、トランジスタ2.4のコレクタ側に形成された
出力端子16と、駆動電源が接続された電源端子18と
の間には、モータなどの負荷20が接続されるとともに
、トランジスタ8のコレクタには、接地側との間に抵抗
18を介して駆動電源から駆動電圧Vccが加えられる
A load 20 such as a motor is connected between the output terminal 16 formed on the collector side of the transistor 2.4 and the power supply terminal 18 to which the drive power source is connected. A drive voltage Vcc is applied from a drive power supply between the drive power supply and the ground side through a resistor 18.

このような増幅回路において、負荷20としてたとえば
、直流モータが接続されている場合を想定すると、モー
タ、は起動時と定常回転時とを比較した場合、起動時で
は内部インピーダンスが低く、その起動のために大きな
起動電流を必要とするのに対し、定常回転時では起動電
流に比較して回転に必要とする電流が小さくなる。
In such an amplifier circuit, if we assume that a DC motor is connected as the load 20, the internal impedance of the motor is low at the time of startup and when the motor is at steady rotation. However, during steady rotation, the current required for rotation is smaller than the starting current.

この場合、トランジスタ8がないものと仮定すると、モ
ータの起動時の大きい電流を必要とする場合、ダーリン
トン接続回路6のトランジスタ4のコレクタ・エミッタ
間電圧VCtは、トランジスタ4のベース・エミッタ間
電圧v■と、トランジスタ2のコレクタ・エミッタ間飽
和電圧vc!□□との和(VCt” v、、+ Vcz
smt+)で与えられる。
In this case, assuming that there is no transistor 8, when a large current is required at the time of starting the motor, the collector-emitter voltage VCt of the transistor 4 of the Darlington connection circuit 6 is the base-emitter voltage v of the transistor 4. ■ and the collector-emitter saturation voltage vc of transistor 2! □□ sum (VCt” v,, + Vcz
smt+).

この結果、モータが定常回転に移行するなどの軽負荷時
においても、モータの電流変化に無関係に回路内部の電
力消費が生じ、ダーリントン接続回路6の内部に不必要
な電力消費が生じる不都合がある。
As a result, even when the motor is under a light load, such as when the motor shifts to steady rotation, power consumption occurs inside the circuit regardless of changes in the motor current, and there is an inconvenience that unnecessary power consumption occurs inside the Darlington connection circuit 6. .

そこで、このような不都合を解消するため、トランジス
タ8が付加され、特定の動作域では、トランジスタ2に
代わってトランジスタ8からトランジスタ4にベース電
流を供給するようにしている。すなわち、モータの起動
時などの重負荷には、トランジスタ4に対しそのベース
電流がトランジスタ2.8で与えられてトランジスタ4
が駆動されるが、モータが定常回転に移行すると、その
負荷電流■。が減少し、トランジスタ4が飽和状態に移
行するとき、トランジスタ2も飽和状態に移行するが、
このとき、トランジスタ8は飽和しないので、トランジ
スタ8からトランジスタ4にベース電流が供給される。
Therefore, in order to solve this problem, a transistor 8 is added, and in a specific operating range, the base current is supplied from the transistor 8 to the transistor 4 instead of the transistor 2. That is, during heavy loads such as when starting a motor, the base current of the transistor 4 is supplied by the transistor 2.8, and the transistor 4
is driven, but when the motor shifts to steady rotation, its load current ■. decreases and transistor 4 goes into saturation, transistor 2 also goes into saturation, but
At this time, since transistor 8 is not saturated, base current is supplied from transistor 8 to transistor 4.

この場合、トランジスタ4のコレクタ・エミッタ間電圧
vc!は、そのコレクタ・エミッタ間飽和電圧VC!□
、となる。
In this case, the collector-emitter voltage vc! of the transistor 4! is its collector-emitter saturation voltage VC! □
, becomes.

このような動作によって、ダーリントン接続回路6のト
ランジスタ4のコレクタ・エミッタ間電圧VCtに対す
る負荷電流I、は、第3図に示す特性Aとなり、トラン
ジスタ8を付加していない場合の特性Bに比較し、負荷
電流1cの特定の値を堺にして動作域a、bのようにト
ランジスタ4のコレクタ・エミッタ間電圧V4が段階的
に変化する。したがって、このような増幅回路によれば
、負荷20にその内部インピーダンスの状態に応じた負
荷電流ICを流すことができ、軽負荷時の回路内部の消
費電流を抑制できるなどの効果が期待できる。
Due to this operation, the load current I with respect to the collector-emitter voltage VCt of the transistor 4 of the Darlington connection circuit 6 becomes characteristic A shown in FIG. 3, compared to characteristic B when the transistor 8 is not added. , the collector-emitter voltage V4 of the transistor 4 changes stepwise as in the operating ranges a and b, with a specific value of the load current 1c set as a threshold. Therefore, according to such an amplifier circuit, it is possible to flow the load current IC in accordance with the state of internal impedance of the load 20, and effects such as being able to suppress the current consumption inside the circuit when the load is light can be expected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、通常、このような増幅回路を半導体集積
回路で実現する場合、第4図に示すように、半導体基板
21にエピタキシャル層22.24を形成し、ダーリン
トン接続回路6のトランジスタ2.4は共通のエピタキ
シャル層22に形成し、トランジスタ8は別のエピタキ
シャル層24に形成するのが一般的である。すなわち、
トランジスタ2において、26はベース領域、28はエ
ピタキシャル層22からなるコレクタ領域に形成された
コレクタ電極部、30はエミッタ領域、トランジスタ4
において、32はベース領域、34はエピタキシャル層
22からなるコレクタ領域に形成されたコレクタ電極部
、36はエミッタ領域であり、また、トランジスタ8に
おいて、38はベース領域、40はエピタキシャル層2
4からなるコレクタ領域に形成されたコレクタ電極部、
42はエミッタ領域である。
However, when such an amplifier circuit is usually realized using a semiconductor integrated circuit, as shown in FIG. Generally, the transistor 8 is formed in one epitaxial layer 22, and the transistor 8 is formed in another epitaxial layer 24. That is,
In the transistor 2, 26 is a base region, 28 is a collector electrode portion formed in the collector region made of the epitaxial layer 22, 30 is an emitter region, and the transistor 4
In the transistor 8, 32 is a base region, 34 is a collector electrode portion formed in the collector region made of the epitaxial layer 22, and 36 is an emitter region.
a collector electrode portion formed in the collector region consisting of 4;
42 is an emitter region.

そして、トランジスタ2のエミッタ領域30゜トランジ
スタ4のベース領域32およびトランジスタ8のエミッ
タ領域42は、それぞれ図示していない電極を介して破
線で示すように導体配線44で接続される。
The emitter region 30° of the transistor 2, the base region 32 of the transistor 4, and the emitter region 42 of the transistor 8 are connected to each other by a conductive wiring 44 through electrodes (not shown) as shown by broken lines.

このような半導体集積回路において、トランジスタ2の
エミッタ領域30からコレクタ電極部28を見た逆電流
増幅率(HFりが大きくなる場      3.。
In such a semiconductor integrated circuit, the reverse current amplification factor (when the HF ratio increases) when looking from the emitter region 30 of the transistor 2 to the collector electrode portion 28 is 3.

合、トランジスタ8のエミッタからトランジスタ4のベ
ースに供給される電流は、トランジスタ2が飽和する動
作域において吸収され、第3図に示す特性Aのようなト
ランジスタ8を付加した効果が得られないおそれがあり
、特に、製造ロフト間で特性が区々になると、トランジ
スタ8の機能が妨げられることになる。
In this case, the current supplied from the emitter of transistor 8 to the base of transistor 4 will be absorbed in the operating range where transistor 2 is saturated, and there is a risk that the effect of adding transistor 8 as shown in characteristic A shown in FIG. 3 may not be obtained. In particular, if the characteristics differ between manufacturing lofts, the function of the transistor 8 will be hindered.

そこで、この発明は、このような第1および第2のトラ
ンジスタか、らなるダーリントン接続回路に一定の動作
領域においてダーリントン接続回路に流す駆動電流を第
3のトランジスタを付加してなる増幅回路において、第
3図に示す特性Aを確実に実現することを目的とする。
Therefore, the present invention provides an amplifier circuit in which a third transistor is added to the Darlington connection circuit made up of the first and second transistors to supply a drive current to the Darlington connection circuit in a certain operating region. The purpose is to reliably realize characteristic A shown in FIG.

〔問題点を解決するための手段〕[Means for solving problems]

すなわち、この発明は、入力信号がベースに加えられる
第1のトランジスタと、この第1のトランジスタによっ
てベース電流が与えられる第2のトランジスタとからな
るダーリントン接続回路に、前記第2のトランジスタに
前記入力信号に応じたベース電流を流す第3のトランジ
スタを付加してなる増幅回路において、第1および第2
のトランジスタを半導体基板上の分離された導電領域に
個別に形成されるとともに、第1のトランジスタの逆電
流増幅率を低く設定したものである。
That is, the present invention provides a Darlington connection circuit consisting of a first transistor to which an input signal is applied to the base and a second transistor to which a base current is applied by the first transistor. In an amplifier circuit including a third transistor that flows a base current according to a signal, the first and second
transistors are individually formed in separate conductive regions on a semiconductor substrate, and the reverse current amplification factor of the first transistor is set to be low.

〔作 用〕[For production]

第1および第2のトランジスタを異なるエピタキシャル
層に個別に形成することにより、各トランジスタの共通
のコレクタ領域の干渉を避けるとともに、第1のトラン
ジスタの逆電流増幅率を低減させることにより、第3の
トランジスタのエミッタ領域からの駆動電流を第2のト
ランジスタのベース領域に効率よく流し込むようにして
いる。
By separately forming the first and second transistors in different epitaxial layers, interference of the common collector region of each transistor is avoided, and by reducing the reverse current amplification factor of the first transistor, the third The drive current from the emitter region of the transistor is efficiently flowed into the base region of the second transistor.

〔実施例〕〔Example〕

以下、この発明の実施例を図面を参照して詳細に説明す
る。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図はこの発明の増幅回路の実施例を示しており、第
2図に示す増幅回路および第4図に示す半導体集積回路
のレイアウトと共通部分には同一符号を付しである。
FIG. 1 shows an embodiment of the amplifier circuit of the present invention, and parts common to the layout of the amplifier circuit shown in FIG. 2 and the semiconductor integrated circuit shown in FIG. 4 are given the same reference numerals.

第1図において、半導体基板21に対してダーリントン
接続回路6を構成するための特定の導電型からなる導電
領域としてエピタキシャル層46.48が隣接した位置
に電気的に分離されるようにして別個に形成し、エピタ
キシャル層46に第1のトランジスタ2、エピタキシャ
ル層48に第2のトランジスタ4を形成する。
In FIG. 1, epitaxial layers 46 and 48 are electrically isolated at adjacent positions as conductive regions of a specific conductivity type for configuring the Darlington connection circuit 6 with respect to the semiconductor substrate 21. The first transistor 2 is formed in the epitaxial layer 46, and the second transistor 4 is formed in the epitaxial layer 48.

そして、エピタキシャル層46に形成されているトラン
ジスタ2のエミッタ領域30の面積は、そのコレクタ電
極部28の面積より小さく設定し、トランジスタ2の逆
電流増幅率(H□)を低い値に設定する。
The area of the emitter region 30 of the transistor 2 formed in the epitaxial layer 46 is set smaller than the area of its collector electrode portion 28, and the reverse current amplification factor (H□) of the transistor 2 is set to a low value.

この場合、エピタキシャル層24を各エピタキシャル層
46.48に隣接して形成し、同様に第3のトランジス
タ8を形成するものとする。
In this case, epitaxial layer 24 is formed adjacent to each epitaxial layer 46, 48, and third transistor 8 is formed in the same way.

そして、トランジスタ2のエミフ)領域30、トランジ
スタ4のベース領域32およびトランジスタ8のエミッ
タ領域42は、導体配線50にて接続し、第2図に示す
ような増幅回路を構成する。
The emiff region 30 of the transistor 2, the base region 32 of the transistor 4, and the emitter region 42 of the transistor 8 are connected by a conductor wiring 50 to form an amplifier circuit as shown in FIG.

このように構成すれば、トランジスタ2の逆電流増幅率
が低下し、特定の動作域において、トランジスタ8から
の電流をトランジスタ2のエミッタへの吸収が抑制され
、トランジスタ4のベースに効率よく吸収させることが
できる。すなわち、トランジスタ2が飽和した場合、ト
ランジスタ4のベース電流は、トランジスタ8のみから
供給され、第3図に示す特性Aのように、負荷20に応
じてトランジスタ2が飽和する動作域を堺にしてトラン
ジスタ4のコレクタ・エミフク間電圧ve+rが変化す
る、動作域a、bが実現される。・なお、第2図に示す
増幅回路は、モータなどの負荷に駆動する駆動回路とし
て説明したが、この発明は、このような駆動回路のほか
、各種の信号増幅出力を各種の負荷に供給する増幅手段
として用いることができる。
With this configuration, the reverse current amplification factor of the transistor 2 is reduced, and in a specific operating range, absorption of the current from the transistor 8 into the emitter of the transistor 2 is suppressed, and the current is efficiently absorbed into the base of the transistor 4. be able to. That is, when transistor 2 is saturated, the base current of transistor 4 is supplied only from transistor 8, and as shown in characteristic A shown in FIG. Operating ranges a and b are realized in which the collector-emitter voltage ve+r of the transistor 4 changes.・Although the amplifier circuit shown in FIG. 2 has been described as a drive circuit that drives a load such as a motor, the present invention is applicable not only to such a drive circuit but also to supply various signal amplification outputs to various loads. It can be used as an amplification means.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、次のような効
果が得られる。
As explained above, according to the present invention, the following effects can be obtained.

(a)  第3のトランジスタからの電流を第2のト 
     、ランジスタに効率よく供給でき、第3のト
ランジスタを付加したことによる効果を十分に発揮させ
ることができ、負荷の状態に応じて回路内部の電力消費
を抑制できる。
(a) Transfer the current from the third transistor to the second transistor.
, the power can be efficiently supplied to the transistor, the effect of adding the third transistor can be fully exhibited, and power consumption inside the circuit can be suppressed depending on the load state.

(b)  第3のトランジスタからの電流の第1のトラ
ンジスタべの吸収が抑制できるので、その分だけ第3の
トランジスタからの供給電流が削減され、電力消費の低
減とともに、半導体集積回路の発熱を抑制できる。
(b) Since absorption of the current from the third transistor by the first transistor can be suppressed, the supply current from the third transistor is reduced by that amount, reducing power consumption and reducing heat generation in the semiconductor integrated circuit. It can be suppressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の増幅回路の実施例を示す説明図、第
2図はこの発明の前提となる増幅回路を示す回路図、第
3図はその動作特性を示すグラフ、第4図は第2図に示
す増幅回路を実現した半導体集積回路を示す説明図であ
る。 2・・・第1のトランジスタ、4・・・第2のトランジ
スタ、6・・・ダーリントン接続回路、8・・・第3の
トランジスタ、28・・・コレクタ電極部、30・・・
エミッタ領域、46.48・・・エピタキシャル層。 第1図 I 2・・・第1のトランジスタ      2B・・・コ
レクタ電極部6・・ ダーリントン接続回路  46.
48・・・エピタキシャル層8・・ 第3のトランジス
タ 第2図 第3図 −、Ic 第4図
FIG. 1 is an explanatory diagram showing an embodiment of the amplifier circuit of the present invention, FIG. 2 is a circuit diagram showing the amplifier circuit that is the premise of the invention, FIG. 3 is a graph showing its operating characteristics, and FIG. FIG. 2 is an explanatory diagram showing a semiconductor integrated circuit that realizes the amplifier circuit shown in FIG. 2; 2... First transistor, 4... Second transistor, 6... Darlington connection circuit, 8... Third transistor, 28... Collector electrode portion, 30...
Emitter region, 46.48...Epitaxial layer. FIG. 1 I 2...First transistor 2B...Collector electrode portion 6...Darlington connection circuit 46.
48...Epitaxial layer 8... Third transistor Fig. 2 Fig. 3-, Ic Fig. 4

Claims (2)

【特許請求の範囲】[Claims] (1)入力信号がベースに加えられる第1のトランジス
タと、この第1のトランジスタによってベース電流が与
えられる第2のトランジスタとからなるダーリントン接
続回路に、前記第2のトランジスタのベースに前記入力
信号に応じてベース電流を流す第3のトランジスタを付
加してなる増幅回路において、第1および第2のトラン
ジスタを半導体基板上の分離された導電領域に個別に形
成されるとともに、第1のトランジスタの逆電流増幅率
を低く設定したことを特徴とする増幅回路。
(1) The input signal is applied to the base of the second transistor in a Darlington connection circuit consisting of a first transistor to which the input signal is applied to the base, and a second transistor to which the base current is supplied by the first transistor. In an amplifier circuit including a third transistor that flows a base current according to An amplifier circuit characterized by having a low reverse current amplification factor.
(2)前記第1のトランジスタは、そのコレクタの電極
部に対するエミッタの面積を小さくしたことを特徴とす
る特許請求の範囲第1項に記載の増幅回路。
(2) The amplifier circuit according to claim 1, wherein the first transistor has a smaller emitter area than a collector electrode portion.
JP60056995A 1985-03-21 1985-03-21 Amplifier circuit Expired - Lifetime JPH0618298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60056995A JPH0618298B2 (en) 1985-03-21 1985-03-21 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60056995A JPH0618298B2 (en) 1985-03-21 1985-03-21 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPS61216505A true JPS61216505A (en) 1986-09-26
JPH0618298B2 JPH0618298B2 (en) 1994-03-09

Family

ID=13043069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60056995A Expired - Lifetime JPH0618298B2 (en) 1985-03-21 1985-03-21 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0618298B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985109A (en) * 1982-07-17 1984-05-17 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Darlington transistor circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985109A (en) * 1982-07-17 1984-05-17 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Darlington transistor circuit

Also Published As

Publication number Publication date
JPH0618298B2 (en) 1994-03-09

Similar Documents

Publication Publication Date Title
US4547791A (en) CMOS-Bipolar Darlington device
JP3325396B2 (en) Semiconductor integrated circuit
JPH1065146A (en) Semiconductor integrated circuit device
JPH0378787B2 (en)
JPS61216505A (en) Amplifier circuit
JPH08195490A (en) Semiconductor element for performing power supply, recirculation and demagnetization to inductive load
JP3199857B2 (en) Conductivity modulation type MOSFET
JP2690776B2 (en) Semiconductor device
CA1043470A (en) Arrangement for stabilizing a bipolar semiconductor device utilized in emitter follower or current switching configuration
JPS5833707Y2 (en) transistor circuit device
JPH0576783B2 (en)
JP3129486B2 (en) Semiconductor device
JPH04298106A (en) Microwave hybrid integrated circuit
JPS61152071A (en) Multistage darlington semiconductor device
JPH0612818B2 (en) Semiconductor device
JPS61150229A (en) Integrated circuit
JPH0337763B2 (en)
JPS61231882A (en) Motor drive circuit
JPH07142994A (en) Semiconductor device
JPS5837698B2 (en) Transistor chiro-souch
JP2003045882A (en) Semiconductor device and designing method therefor
JPH05121672A (en) Semiconductor device
JPH06204372A (en) Power transistor
JPH04165665A (en) Semiconductor integrated circuit
JPS6164142A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term