JPS61215909A - Position detecting device - Google Patents

Position detecting device

Info

Publication number
JPS61215909A
JPS61215909A JP5603785A JP5603785A JPS61215909A JP S61215909 A JPS61215909 A JP S61215909A JP 5603785 A JP5603785 A JP 5603785A JP 5603785 A JP5603785 A JP 5603785A JP S61215909 A JPS61215909 A JP S61215909A
Authority
JP
Japan
Prior art keywords
signal
pulse
pulse signal
signals
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5603785A
Other languages
Japanese (ja)
Inventor
Fumio Yasutomi
文夫 安富
Makoto Yamada
誠 山田
Kazuhiro Hiratsuka
和博 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5603785A priority Critical patent/JPS61215909A/en
Publication of JPS61215909A publication Critical patent/JPS61215909A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

PURPOSE:To detect the position of the high resolution with a low cost by using two rectangular wave signals outputted from a pulse encoder. CONSTITUTION:Each time the prescribed angle rotation is executed for a driving shaft 2, a pulse encoder 1 mutually generates two pulse signals PA and PB where the phase is dislocated to 90 deg., and is inputted to an up-and-down pulse generating circuit 10 and a decoder 11. Next, the circuit 10 synchronizes to the rise of a signal PA and generates an up counting pulse signal PU and a down counting pulse signal PD. The up-and-down counter 12, when signals PU and PD are impressed, respectively counts up or counts down, and the counting data of (n) bit are outputted as the higher order (n) digit of the position detecting signal of n+2 bit, namely, as bit D2-Dn+1. On the other hand, the decoder 11 outputs a binary signal showing the four different levels from the assembly of the signals PA and PB as the signal of the lower order two digits of the position detecting signal, namely, as bits D0 and D1. Thus, the position detecting signal of n+2 digit having the resolution four times as much as the encoder 1 can be obtained.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、パルスエンコーダを用いた位置検出装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a position detection device using a pulse encoder.

(ロ)従来の技術 この種の位置検出装置として、物体の移動方向に応じて
901位相が進み遅れする2種類の矩形波信号を発生さ
せるパルスエンコーダを設け、このパルスエンコーダよ
り発生する2種類の矩形波信号を方向弁別回路に入れて
処理することにより、物体の移動方向に応じたパルス信
号を取り出し。
(B) Prior Art This type of position detection device is equipped with a pulse encoder that generates two types of rectangular wave signals whose 901 phase leads and lags depending on the moving direction of the object. By inputting a rectangular wave signal into a direction discrimination circuit and processing it, a pulse signal corresponding to the direction of movement of the object is extracted.

これを計数器にてカウントアツプ!ダウンすることによ
り、その位置を検出するものが知られており、 NC装
置等に利用されている。
Count this up with a counter! There is a known device that detects the position by going down, and is used in NC devices and the like.

上記パルスエンコーダにはロータリ型とリニア型とがあ
り、更にその信号発生方式としては光学式、磁気式、ブ
ラシ式等があるが、検出位置の分解能を上げるには、上
記矩形波信号を発生させるスリット数を増加させなけれ
ばならず、パルスエンコーダの大型化乃至は加工の精密
化が要求され、好ましくない。
The above pulse encoders include rotary type and linear type, and their signal generation methods include optical type, magnetic type, brush type, etc. However, in order to increase the resolution of the detection position, it is necessary to generate the above-mentioned rectangular wave signal. This is not preferable because the number of slits must be increased, and the pulse encoder must be larger or the processing must be more precise.

このような点に鑑み、「センサ技術」情報調査会発行1
984年3月号(Vol、4. No、3)P、23〜
25(第5図)に示されているように、エンコーダより
発生した信号を4倍に周波数を上げることにより検出位
置の分解能を上げる方法が従来より提案されている。
In view of these points, the “Sensor Technology” Information Investigation Committee published 1
March 984 issue (Vol, 4. No, 3) P, 23~
As shown in FIG. 25 (FIG. 5), a method has been proposed in which the resolution of the detected position is increased by increasing the frequency of the signal generated by the encoder by four times.

しかし、上記方法によると、エンコーダ出力から4倍の
周波数のパルスを発生させる回路構成が複雑になる上、
そのパルスをカウントするカウンタ容量が増大し、コス
トアップを招く欠点があった。
However, according to the above method, the circuit configuration for generating pulses of four times the frequency from the encoder output becomes complicated, and
This has the disadvantage that the capacity of the counter for counting the pulses increases, leading to increased costs.

(ハ)発明が解決しようとする問題点 本発明は、上記した点に鑑み、低コストにて高分解能の
位置検出装置を提供することを目的とする。
(c) Problems to be Solved by the Invention In view of the above-mentioned problems, an object of the present invention is to provide a high-resolution position detection device at low cost.

(ニ)問題点を解決するための手段 このため本発明は、パルスエンコーダの出力する2つの
矩形波信号を方向弁別回路に入れて移動方向に応じたパ
ルスを発生させ、これをカウントして位置情報の上位桁
とする一方、上記矩形波信号のレベルが1周期内で変化
することに着目し。
(d) Means for solving the problem Therefore, in the present invention, two rectangular wave signals output from a pulse encoder are input into a direction discrimination circuit to generate pulses corresponding to the direction of movement, and the pulses are counted to determine the position. While using the upper digits of the information, we focused on the fact that the level of the rectangular wave signal changes within one cycle.

この信号変化から位置情報の下位桁をデコード出力させ
るようにしたことを特徴としている。
The device is characterized in that the lower digits of the position information are decoded and output based on this signal change.

(ホ)作用 パルスエンコーダから出力する2つの矩形波信号を用い
れば、1周期の間に論理レベルの異なる組合せが等間隔
に4つ、また、上記矩形波信号を1つだけ用いた場合は
異なる論理レベルが2つあられれる。これを利用して矩
形波信号をデコーダに入力し、矩形波信号の1周期間に
4つまたは2つの信号状態を形成してこれを位置情報の
下位桁とする。これにより、周波数逓倍回路を設けない
でもパルスエンコーダの出力パルスの4倍または2倍の
分解能で位置を検出することができるようになる。
(e) If two rectangular wave signals output from the action pulse encoder are used, there will be four combinations of different logic levels at equal intervals during one cycle, and if only one of the above rectangular wave signals is used, there will be different combinations. There are two logical levels. Utilizing this, a rectangular wave signal is input to a decoder, four or two signal states are formed during one period of the rectangular wave signal, and these are used as lower digits of position information. This makes it possible to detect the position with a resolution four times or twice that of the output pulses of the pulse encoder without providing a frequency multiplication circuit.

(へ)実施例 以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。
(F) Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明の一実施例にかかる装置を示したもの
である。
FIG. 1 shows an apparatus according to an embodiment of the present invention.

同図において、パルスエンコーダ1は、駆動軸2の一端
に取り付けられ、この駆動軸2が所定の角度回転する度
に、互いに90度位相がずれたデユーティ−50%の2
つのパルス信号PA、PBを発生し、これらのパルス信
号PA、PBは、アップダウンパルス発生回路10およ
びデコーダ11に加えられる。
In the figure, a pulse encoder 1 is attached to one end of a drive shaft 2, and each time this drive shaft 2 rotates by a predetermined angle, a pulse encoder 1 is connected to a pulse encoder 1 at a duty ratio of -50% with a phase shift of 90 degrees.
Two pulse signals PA and PB are generated, and these pulse signals PA and PB are applied to an up-down pulse generation circuit 10 and a decoder 11.

アップダウンパルス発生回路10は、駆動軸2が正転方
向に回転していてパルス信号PAがパルス信号PBより
も進み位相のときには、パルス信号PAの立上りに同期
してアップカウントパルス信号PUを発生し、また、駆
動軸2が逆転方向に回転していてパルス信号PAがパル
ス信号PBよりも遅れ位相のときには、パルス信号PA
の立上りに同期してダウンカウントパルス信号PDを発
生する。そして、アップカウントパルス信号Puはアッ
プダウンカウンタ12のアップカウント入力端に、また
、ダウンカウントパルス信号PDはアップダウンカウン
タ12のダウンカウント入力端にそれぞれ入力される。
The up-down pulse generation circuit 10 generates an up-count pulse signal PU in synchronization with the rising edge of the pulse signal PA when the drive shaft 2 is rotating in the normal rotation direction and the pulse signal PA is ahead of the pulse signal PB. However, when the drive shaft 2 is rotating in the reverse direction and the pulse signal PA is delayed in phase than the pulse signal PB, the pulse signal PA
A down count pulse signal PD is generated in synchronization with the rising edge of . The up-count pulse signal Pu is input to the up-count input terminal of the up-down counter 12, and the down-count pulse signal PD is input to the down-count input terminal of the up-down counter 12.

アップダウンカウンタ12は、アップカウントパルス信
号PUが印加されるとカウントアツプし、ダウンカウン
トパルス信号PDが印加されるとダウンカウントし、そ
のnビットのカウントデータを、(n+2)ビットの位
置検出信号の上位1桁すなわちビットD2−Dn+1と
して出力する。
The up-down counter 12 counts up when an up-count pulse signal PU is applied, counts down when a down-count pulse signal PD is applied, and converts the n-bit count data into an (n+2)-bit position detection signal. It is output as the upper one digit of , that is, bits D2-Dn+1.

ところで、パルス信号PAとパルス信号PBが、デユー
ティ−50%の同波形でかつ互いに位相が90度ずれて
いることから、パルス信号P^の1周期においては、パ
ルス信号PAとパルス信号PBの論理レベルの異なる組
合せが4つ得られ、さらにこの4状態がほぼ等間隔に発
生する。したがって、それらの4状態を判別すれば、実
質的にパルス信号PA、PBによる分解能の4倍の分解
能で位置を検出することができる。
By the way, since the pulse signal PA and the pulse signal PB have the same waveform with a duty of -50% and are out of phase with each other by 90 degrees, in one period of the pulse signal P^, the logic of the pulse signal PA and the pulse signal PB is Four different combinations of levels are obtained, and these four states occur at approximately equal intervals. Therefore, by distinguishing between these four states, the position can be detected with substantially four times the resolution of the pulse signals PA and PB.

デコーダ11は、このことを利用して、パルス信号PA
、PBの論理レベルの組合せから4つの異なるレベルを
あられすバイナリ信号を出力するものであり、その出力
信号は1位置検出信号の下位2桁の信号すなわちビット
DO,DIとして出力される。
Using this fact, the decoder 11 uses the pulse signal PA
, PB outputs a binary signal having four different levels based on a combination of logic levels, and the output signal is output as a signal of the lower two digits of the 1 position detection signal, that is, bits DO and DI.

このようにして、パルスエンコーダ1の4倍の分解能を
もつ(n+2)桁の位置検出信号が、次段の制御回路等
に出力される。
In this way, a position detection signal of (n+2) digits having a resolution four times that of the pulse encoder 1 is output to the next stage control circuit, etc.

第2図は、上述したアップダウンパルス発生回路10の
具体例を示したものである。
FIG. 2 shows a specific example of the up-down pulse generation circuit 10 described above.

同図において、パルス信号PA(第3図(a)参照)は
立ち上がり微分回路10aに加えられるとともに、イン
バータ10bを介して立ち上がり微分回路10cに加え
られており、したがって、立ち上がり微分回路10aか
らはパルス信号PAの立ち上がりタイミングでパルス信
号Pi(第3図(e)参照)が出力されるとともに、立
ち上がり微分回路10cからはパルス信号PAの立上り
タイミングでパルス信号P2(第3図(f)参照)が出
力される。これらのパルス信号PL、P2は、それぞれ
アンド回路10d、lOeの1入力端に加えられる。
In the figure, a pulse signal PA (see FIG. 3(a)) is applied to a rising differentiation circuit 10a and is also applied to a rising differentiation circuit 10c via an inverter 10b. The pulse signal Pi (see FIG. 3(e)) is output at the rising timing of the signal PA, and the pulse signal P2 (see FIG. 3(f)) is output from the rising differentiation circuit 10c at the rising timing of the pulse signal PA. Output. These pulse signals PL and P2 are applied to one input terminal of AND circuits 10d and 1Oe, respectively.

また、このアンド回路10d 、 10eの値入力端に
は、パルス信号PBがインバータ10fを介して加えら
れており、したがって、パルス信号PRがHレベルのと
きにアンド回路10d、10aが動作可能状態になる。
Furthermore, a pulse signal PB is applied to the value input terminals of the AND circuits 10d and 10e via an inverter 10f, and therefore, when the pulse signal PR is at H level, the AND circuits 10d and 10a are enabled to operate. Become.

したがって、第3図(a)−(h)の左側に示したよう
に、駆動軸2が正転してパルス信号PAがパルス信号P
aより進み位相の状態では、パルス信号PBがHレベル
のとき発生するパルス信号P1がアンド回路10dを通
過してアップカウントパルスPuとして出力される。
Therefore, as shown on the left side of FIG. 3(a)-(h), the drive shaft 2 rotates forward and the pulse signal PA changes to the pulse signal P.
In a state where the phase is ahead of a, the pulse signal P1 generated when the pulse signal PB is at the H level passes through the AND circuit 10d and is output as an up-count pulse Pu.

また、第3図(a)〜(h)の右側に示したように、駆
動軸2が逆転してパルス信号PAがパルス信号PRより
も遅れ位相の状態では、パルス信号PBがHレベルのと
き発生するパルス信号P2がアンド回路10eを通過し
てダウンカウントパルスPDとして出力される。
Furthermore, as shown on the right side of FIGS. 3(a) to (h), when the drive shaft 2 is reversed and the pulse signal PA is delayed in phase than the pulse signal PR, when the pulse signal PB is at H level, The generated pulse signal P2 passes through the AND circuit 10e and is output as a down count pulse PD.

このようにして、パルス信号PA、PBの位相関係に応
じて、アップカウントパルスPUあるいはダウンカウン
トパルスPDが、パルス信号PA、PAの立上りに同期
して発生される。
In this way, depending on the phase relationship between the pulse signals PA and PB, the up count pulse PU or the down count pulse PD is generated in synchronization with the rise of the pulse signals PA and PA.

第4図は、前述したデコーダ11の具体例を示したもの
である。
FIG. 4 shows a specific example of the decoder 11 mentioned above.

同図において、パルス信号PAはインバータllaを介
して反転され、ビットD1の信号として出力されるとと
もに排他的論理和回路11bの1入力端に加えられてい
る。また、この排他的論理和回路11bの値入力端には
パルス信号PBが加えられていて、その出力信号がビッ
ト00の信号として出力されている。
In the figure, pulse signal PA is inverted via inverter lla, output as a signal of bit D1, and is also applied to one input terminal of exclusive OR circuit 11b. Further, a pulse signal PB is applied to the value input terminal of this exclusive OR circuit 11b, and its output signal is outputted as a bit 00 signal.

したがって、第5図(a)−(d)の左側に示したよう
に、駆動軸2が正転してパルス信号PAがパルス信号P
Bよりも進み位相の状態では、パルス信号PAが立ち上
がって信号D1が立ち下がったタイミングではパルス信
号PBがしレベルなので、信号DOはLレベルになり、
4分の1周期経過してパルス信号PaがHレベルになっ
た時点で信号DOはHレベルになり。
Therefore, as shown on the left side of FIGS. 5(a) to 5(d), the drive shaft 2 rotates forward and the pulse signal PA changes to the pulse signal P.
In a state where the phase is ahead of B, the pulse signal PB is at the positive level at the timing when the pulse signal PA rises and the signal D1 falls, so the signal DO goes to the L level,
When the pulse signal Pa reaches the H level after a quarter cycle has passed, the signal DO becomes the H level.

さらに、4分の1周期経過してパルス信号PAが立ち下
がって信号D1がHレベルになると信号DOは再度立ち
下がり、そしてさらに、4分の1周期が経過してパルス
信号PBが立ち下がると信号DOがHレベルに立ち上が
る。以上の動作は、パルス信号PAの各周期で同様に実
行されて、信号Do、Diのレベル状態が変化する。
Furthermore, when the pulse signal PA falls and the signal D1 becomes H level after a quarter period has elapsed, the signal DO falls again, and furthermore, when the pulse signal PB falls after a quarter period has elapsed, the signal DO falls again. Signal DO rises to H level. The above operation is similarly executed in each period of the pulse signal PA, and the level states of the signals Do and Di change.

その結果、パルス信号PAがその立ち上がりから1周期
変化する間に、信号Do、DIはro、oJ、 ro、
IJ。
As a result, while the pulse signal PA changes one cycle from its rise, the signals Do and DI change to ro, oJ, ro,
I.J.

ri、oJ、rl、IJの4つの状態を、パルス信号P
Aの4分の1周期毎にその順番に繰り返し変化し、これ
により、位置検出信号の下位2桁が、パルス信号PAの
4倍の周波数でインクリメイントされるように変化する
The four states of ri, oJ, rl, and IJ are expressed by a pulse signal P.
It changes repeatedly in that order every quarter period of A, and thereby changes so that the lower two digits of the position detection signal are incremented at a frequency four times that of the pulse signal PA.

また、第5図(a)〜(d)の右側に示したように、駆
動軸2が逆転してパルス信号PAがパルス信号PBより
も遅れ位相の状態では、パルス信号PAが立ち下かって
信号Diが立ち上がったタイミングではパルス信号PB
がHレベルなので、信号DOはHレベルになり、4分の
1周期経過してパルス信号PBがHレベルになった時点
で信号DOはLレベルになり、さらに、4分の1周期経
過してパルス信号PAが立ち下がって信号D1がLレベ
ルになると信号DOは再度立ち上がり、そしてさらに、
4分の1周期が経過してパルス信号PRが立ち下がると
信号DOがLレベルに立ち下がる0以上の動作は、パル
ス信号PAの各周期で同様に実行されて、信号Do、D
iのレベル状態が変化する。
Furthermore, as shown on the right side of FIGS. 5(a) to (d), when the drive shaft 2 is reversed and the pulse signal PA is in a phase lagging behind the pulse signal PB, the pulse signal PA falls and the signal At the timing when Di rises, the pulse signal PB
is at the H level, the signal DO goes to the H level, and when the pulse signal PB goes to the H level after a quarter of a cycle has passed, the signal DO goes to the L level, and then after another quarter of a cycle has passed, the signal DO goes to the H level. When the pulse signal PA falls and the signal D1 becomes L level, the signal DO rises again, and furthermore,
The operation of 0 or more in which the signal DO falls to the L level when the pulse signal PR falls after a quarter period has passed is performed in the same way in each period of the pulse signal PA, and the signals Do, D
The level state of i changes.

その結果、パルス信号PAがその立ち下がりから1周期
変化する間に、信号Do、Diは「1,1」、rt、o
J、rO,IJ、ro、oJの4つの状態を、パルス信
号PAの4分の1周期毎にその順番に繰り返し変化し、
これにより、位置検出信号の下位2桁が、パルス信号P
Aの4倍の周波数でデクリメントされるように変化する
As a result, while the pulse signal PA changes one cycle from its falling edge, the signals Do and Di change to "1, 1", rt, o.
The four states J, rO, IJ, ro, and oJ are repeatedly changed in that order every quarter period of the pulse signal PA,
As a result, the lower two digits of the position detection signal become the pulse signal P
It changes so that it is decremented at a frequency four times that of A.

このようにして、位置検出信号の下位2桁の信号DO,
DIは、パルス信号PA、PBの位相関係に応じて。
In this way, the lower two digits of the position detection signal DO,
DI depends on the phase relationship between pulse signals PA and PB.

パルス信号PAの4倍の周波数でインクリメントあるい
はデクリメントされるように変化し、その結果、パルス
エンコーダ1の4倍の分解能を得ることができる。
It changes to be incremented or decremented at a frequency four times that of the pulse signal PA, and as a result, a resolution four times that of the pulse encoder 1 can be obtained.

第6図は1本発明の他の実施例を示したものである。な
お、同図において第1図と同一部分には同一符号を付し
てその説明を省略する。
FIG. 6 shows another embodiment of the present invention. In addition, in this figure, the same parts as in FIG. 1 are given the same reference numerals, and the explanation thereof will be omitted.

同図において、方向弁別回路14は、パルス信号PAが
パルス信号PBよりも進んでいるときにはアップダウン
信号SudをLレベルに立ち下げ、パルス信号PAがパ
ルス信号PBよりも遅れているときにはアップダウン信
号SudをHレベルに立ち上げるとともに、パルス信号
PA、PAの立上りに同期したクロック信号CPaを出
力するものであり、アップダウン信号Sudおよびクロ
ック信号CPaは、nビットのアップダウンカウンタ1
5のアップ/ダウン入力端およびクロック入力端にそれ
ぞれ加えられる。
In the figure, the direction discrimination circuit 14 lowers the up-down signal Sud to L level when the pulse signal PA is ahead of the pulse signal PB, and lowers the up-down signal Sud to L level when the pulse signal PA is behind the pulse signal PB. It raises Sud to H level and outputs pulse signals PA and a clock signal CPa synchronized with the rising edge of PA.
5 is applied to the up/down input terminal and the clock input terminal respectively.

アップダウンカウンタ15は、アップlダウン入力端に
印加されているアップダウン信号SudがLレベルのと
きにクロック入力端に印加されるクロック信号CPaに
よってカウントアツプし、また、アップダウン信号Su
dがHレベルのときに印加されているクロック信号CP
aをカウントダウンするものであり、その計数値は位置
検出信号の上位0桁すなわちビットD2−On+1とし
て次段装置に出力される。また、位置検出信号の下位2
桁の信号Do、Diは。
The up/down counter 15 counts up by the clock signal CPa applied to the clock input terminal when the up/down signal Sud applied to the up/down input terminal is at L level, and also counts up by the clock signal CPa applied to the clock input terminal.
Clock signal CP applied when d is at H level
A is counted down, and the counted value is output to the next stage device as the upper 0 digits of the position detection signal, that is, bit D2-On+1. In addition, the lower 2 of the position detection signal
The digit signals Do and Di are.

デコーダ11から出力される。It is output from the decoder 11.

第7図は、方向弁別回路14の具体例を示したものであ
る。この方向弁別回路14は、第2図で説明したアップ
ダウンパルス発生回路10における出力信号すなわちア
ップカウントパルスPUとダウンカウントパルスPDを
オア回路14.を介してクロック信号CPaとして出力
する。これと同時に、第8図に示すタイミングでパルス
信号PA、PBをフリップフロップ14hのクロック入
力端GKおよびデータ入力端りにそれぞれ加えて、この
フリップフロップ14hの出力端Qの信号をアップダウ
ン信号Sudとして出力する。
FIG. 7 shows a specific example of the direction discrimination circuit 14. This direction discrimination circuit 14 converts the output signals from the up/down pulse generation circuit 10 described in FIG. The clock signal CPa is output via the clock signal CPa. At the same time, pulse signals PA and PB are applied to the clock input terminal GK and data input terminal of the flip-flop 14h, respectively, at the timing shown in FIG. Output as .

第9図は、本発明のさらに他の実施例を示したものであ
る。なお、同図において、第1図と同一部分には同一符
号を付してその説明を省略する。
FIG. 9 shows still another embodiment of the present invention. In addition, in this figure, the same parts as in FIG. 1 are given the same reference numerals, and the explanation thereof will be omitted.

同図において、パルスエンコーダ1の出力するパルス信
号PA 、 PBは、アップダウンパルス発生回路10
に加えられるとともに、制御部を構成するマイクロコン
ピュータ20に直接出力され、このマイクロコンピュー
タ20によって、前述したデコーダ11と同様の論理演
算がなされて、位置検出信号の下位2桁の信号DO,D
iの内容が判別される。
In the figure, pulse signals PA and PB output from a pulse encoder 1 are transmitted to an up-down pulse generation circuit 10.
The microcomputer 20 performs a logical operation similar to that of the decoder 11 described above to obtain the lower two digits of the position detection signal DO, D.
The contents of i are determined.

また、マイクロコンピュータ20には、位置検出信号の
上位0桁の信号D2〜On+1としてアップダウンカウ
ンタ12の計数値が加えられている。
Further, the count value of the up/down counter 12 is added to the microcomputer 20 as signals D2 to On+1 of the upper 0 digits of the position detection signal.

なお、以上の各実施例では、アップダウンカウンタによ
って1位置検出信号の上位桁を発生しているが、正転用
のカウンタおよび逆転用のカウンタを2つ用いても同様
の効果を得られる。また、デコーダの出力信号は、必要
とされる分解能に応じて信号D1のみを出力するもので
あってもよい。
In each of the above embodiments, the upper digit of the 1-position detection signal is generated by an up/down counter, but the same effect can be obtained by using two forward rotation counters and two reverse rotation counters. Further, the output signal of the decoder may be one that outputs only the signal D1 depending on the required resolution.

さらに、アップダウンパルス発生回路および方向弁別回
路の構成は、上述したものに限るものでないことは言う
迄もない。
Furthermore, it goes without saying that the configurations of the up-down pulse generation circuit and the direction discrimination circuit are not limited to those described above.

(ト)発明の詳細 な説明したように1本発明によれば、パルスエンコーダ
の出力する2つの矩形波信号を方向弁別回路に入れて移
動方向に応じたパルスを発生させ、これをカウントして
位置情報の上位桁とする一方、上記矩形波信号のレベル
が1周期内で変化することに着目し、この信号変化から
位置情報の下位桁をデコード出力させるようにしたので
、簡単な構成で高分解能の位置検出が可能な位置検出装
置が得られる。
(G) Detailed Description of the Invention According to the present invention, two rectangular wave signals output from a pulse encoder are input into a direction discrimination circuit to generate pulses corresponding to the moving direction, and these pulses are counted. While using the upper digits of the position information, we focused on the fact that the level of the rectangular wave signal changes within one cycle, and decoded and output the lower digits of the position information from this signal change. A position detection device capable of high-resolution position detection is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示したブロック図。 第2図はアップダウンパルス発生回路の一例を示した回
路図、第3図(a)(h)は第2図に示した回路の動作
を説明するための波形図、第4図はデコーダの一例を示
した回路図、第5図(a)−(d)は第4図に示した回
路の動作を説明するための波形図、第6図は本発明の他
の実施例を示したブロック図、第7図は方向弁別回路の
一例を示した回路図、第8図(a)〜(c)は第7図に
示した回路の動作を説明するだめの波形図、第9図は本
発明のさらに他の実施例を示したブロック図である。 1・・・パルスエンコーダ、10・・・アップダウンパ
ルス発生回路、11・・・デコーダ、 12.15・・
・アップダウンカウンタ、14・・・方向弁別回路、2
0・・・マイクロコンピュータ。 第1図 第2図 内
FIG. 1 is a block diagram showing one embodiment of the present invention. Figure 2 is a circuit diagram showing an example of an up-down pulse generation circuit, Figures 3(a) and (h) are waveform diagrams for explaining the operation of the circuit shown in Figure 2, and Figure 4 is a diagram of a decoder. A circuit diagram showing an example, FIGS. 5(a) to 5(d) are waveform diagrams for explaining the operation of the circuit shown in FIG. 4, and FIG. 6 is a block diagram showing another embodiment of the present invention. 7 is a circuit diagram showing an example of a direction discrimination circuit, FIGS. 8(a) to (c) are waveform diagrams for explaining the operation of the circuit shown in FIG. 7, and FIG. 9 is a circuit diagram showing an example of the direction discrimination circuit. FIG. 7 is a block diagram showing still another embodiment of the invention. 1... Pulse encoder, 10... Up/down pulse generation circuit, 11... Decoder, 12.15...
・Up/down counter, 14...Direction discrimination circuit, 2
0...Microcomputer. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 物体の移動方向に対応して位相が所定角度進み遅れする
2つの矩形波信号を発生するパルスエンコーダと、上記
2つの矩形波信号の位相関係から上記物体の移動方向を
判別し、上記矩形波信号の周期に同期したパルス信号を
発生するパルス発生手段と、そのパルス信号をカウント
し、上記物体の位置情報の上位桁を出力するカウント手
段と、上記矩形波信号から上記物体の位置情報の下位桁
を出力するデコード手段とを備えて成ることを特徴とす
る位置検出装置。
A pulse encoder generates two rectangular wave signals whose phases lead and lag by a predetermined angle in accordance with the moving direction of the object, and a pulse encoder that determines the moving direction of the object from the phase relationship of the two rectangular wave signals, and generates the rectangular wave signal. pulse generating means for generating a pulse signal synchronized with the cycle of the pulse signal; counting means for counting the pulse signal and outputting the upper digits of the position information of the object; and calculating the lower digits of the position information of the object from the rectangular wave signal. 1. A position detection device comprising: a decoding means for outputting a decoding means.
JP5603785A 1985-03-22 1985-03-22 Position detecting device Pending JPS61215909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5603785A JPS61215909A (en) 1985-03-22 1985-03-22 Position detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5603785A JPS61215909A (en) 1985-03-22 1985-03-22 Position detecting device

Publications (1)

Publication Number Publication Date
JPS61215909A true JPS61215909A (en) 1986-09-25

Family

ID=13015880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5603785A Pending JPS61215909A (en) 1985-03-22 1985-03-22 Position detecting device

Country Status (1)

Country Link
JP (1) JPS61215909A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381743B1 (en) * 2000-05-06 2003-05-01 정용훈 An Indoor Position Finding Apparatus and Method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381743B1 (en) * 2000-05-06 2003-05-01 정용훈 An Indoor Position Finding Apparatus and Method

Similar Documents

Publication Publication Date Title
US4796005A (en) Circuit device for a positional encoder
US4308500A (en) Incremental encoder for measuring positions of objects such as rotating shafts
US4442532A (en) Encoder output pulse detection using two stage shift register and clock oscillator
JPS61215909A (en) Position detecting device
US7193534B2 (en) Apparatus and method for improving resolution of optical encoder
US4599600A (en) Conversion of quadrature signals into counter control pulses
EP0341945B1 (en) Shaft angle encoder interface
JP3050027B2 (en) Encoder pulse count circuit
KR100618555B1 (en) Apparatus for detecting velocity of motor
JP3171485B2 (en) Creating a high-resolution absolute signal
EP0065998A1 (en) Pulse detection circuit
JP2551680B2 (en) Position detection device
JP3054270B2 (en) How to synchronize high and low resolution incremental signals
JPH06147921A (en) Absolute rotary encoder
JP4419225B2 (en) Rotary encoder
JP2692976B2 (en) Synchronous counter
US4973959A (en) Digital pulse circuit for processing successive pulses
SU1674121A1 (en) Device for determining number sign presented in system of residual classes
US4939756A (en) Two-phase encoder circuit
SU1256203A1 (en) Device for checking shaft turn angle-to-digital converter
SU494759A1 (en) Angle Code Transducer
JP3725632B2 (en) Incremental encoder
KR100411666B1 (en) Motor direction discrimination circuit
JPH01136019A (en) Pulse encoder circuit
JPS6022672Y2 (en) Photoelectric switch device